JPS6285365A - 情報転送方式 - Google Patents
情報転送方式Info
- Publication number
- JPS6285365A JPS6285365A JP60226618A JP22661885A JPS6285365A JP S6285365 A JPS6285365 A JP S6285365A JP 60226618 A JP60226618 A JP 60226618A JP 22661885 A JP22661885 A JP 22661885A JP S6285365 A JPS6285365 A JP S6285365A
- Authority
- JP
- Japan
- Prior art keywords
- dmac
- memory access
- access control
- direct memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報転送方式に関し、特に、マイクロプロセッ
サシステムにおけるデータ受信装置と主記憶装置との間
の情報転送方式に関する。
サシステムにおけるデータ受信装置と主記憶装置との間
の情報転送方式に関する。
本発明は、マイクロプロセッサシステムにおけるデータ
受信装置と主記憶装置との間の情報転送方式において、 複数個のダイレクトメモリアクセス制御装置と、制御信
号によりこの複数個のダイレクトメモリアクセス制御装
置のいずれか１個を順次動作させる選択回路とを設ける
ことにより、 ダイレクトメモリアクセス制御装置へのソフトウェアの
再設定時間を実質的Ｉこ省略し、一つのデータブロック
を受信するまでの時間が、ダイレクトメモリアクセス制
御装置へのソフトウェアの再設定時間よりも小さくなる
高速信号リンクの受信データの転送を可能としたもので
ある。
受信装置と主記憶装置との間の情報転送方式において、 複数個のダイレクトメモリアクセス制御装置と、制御信
号によりこの複数個のダイレクトメモリアクセス制御装
置のいずれか１個を順次動作させる選択回路とを設ける
ことにより、 ダイレクトメモリアクセス制御装置へのソフトウェアの
再設定時間を実質的Ｉこ省略し、一つのデータブロック
を受信するまでの時間が、ダイレクトメモリアクセス制
御装置へのソフトウェアの再設定時間よりも小さくなる
高速信号リンクの受信データの転送を可能としたもので
ある。
従来、この種の情報転送方式は、データ受信装置と主記
憶装置との間に１個のダイレクトメモリアクセス制御装
置を有し、そのダイレクトメモリアクセス制御装置によ
りデータ受信装置で受信された情報を主記ｔα装置へ転
送する方式となっていた。
憶装置との間に１個のダイレクトメモリアクセス制御装
置を有し、そのダイレクトメモリアクセス制御装置によ
りデータ受信装置で受信された情報を主記ｔα装置へ転
送する方式となっていた。
一般的にダイレクトメモリアクセス制御装置を使用した
シリアルデータ受信装置と主記憶装置との間の情報転送
方式では、ある一つのデータメツセージを受信完了した
場合、その時点から次の一つのデータブロック（通常８
ビツト）を受信するまでの時間Ｔ内に、マイクロプロセ
ッサのソフトウェアにより次の受信データブロックの転
送のために、転送先の主記憶装置のアドレスや転送ワー
ド数等をダイレクトメモリアクセス制御装置に再設定し
なければならない。上述した従来の情報転送方式は、１
個のダイレクトメモリアクセス制御装置しか有していな
いため、受信信号リンクのビットレートに反比例して上
記時間Ｔの値が小さくなり、時間Ｔの値が、マイクロプ
ロセッサのソフトウェアのダイレクトメモリアクセス制
１２１１ ’Ａ １ ｍ設定のために要する時間より小
さくなる高速信号リンクの受信データは、扱うことがで
きない欠点がある。
シリアルデータ受信装置と主記憶装置との間の情報転送
方式では、ある一つのデータメツセージを受信完了した
場合、その時点から次の一つのデータブロック（通常８
ビツト）を受信するまでの時間Ｔ内に、マイクロプロセ
ッサのソフトウェアにより次の受信データブロックの転
送のために、転送先の主記憶装置のアドレスや転送ワー
ド数等をダイレクトメモリアクセス制御装置に再設定し
なければならない。上述した従来の情報転送方式は、１
個のダイレクトメモリアクセス制御装置しか有していな
いため、受信信号リンクのビットレートに反比例して上
記時間Ｔの値が小さくなり、時間Ｔの値が、マイクロプ
ロセッサのソフトウェアのダイレクトメモリアクセス制
１２１１ ’Ａ １ ｍ設定のために要する時間より小
さくなる高速信号リンクの受信データは、扱うことがで
きない欠点がある。
本発明の目的は、上記の欠点を除去することにより、一
つのデータブロックを受信するまでの時間Ｔが、マイク
ロプロセッサのソフトウェアのダイレクトメモリアクセ
ス制御装置再設定のために要する時間より小さくなる高
速信号リンクの受信データも扱うことのできる情報転送
方式を提供することにある。
つのデータブロックを受信するまでの時間Ｔが、マイク
ロプロセッサのソフトウェアのダイレクトメモリアクセ
ス制御装置再設定のために要する時間より小さくなる高
速信号リンクの受信データも扱うことのできる情報転送
方式を提供することにある。
本発明は、データ受信装置と、主記憶装置と、マイクロ
プロセ・ノサの制御により上記データ受信装置と上記主
記憶装置との間の情報の転送を制御するダイレクトメモ
リアクセス制御装置とを含むマイクロプロセッサシステ
ムにおける情報転送方式において、上記ダイレクトメモ
リアクセス制御装置は複数個であり、この複数個のダイ
レクトメモリアクセス制御装置がそれぞれ接続され、制
御信号によりこの複数個の上記ダイレクトメモリアクセ
ス制御装置のいずれか１個を順次選択して動作させる選
択回路を含むことを特徴とする。
プロセ・ノサの制御により上記データ受信装置と上記主
記憶装置との間の情報の転送を制御するダイレクトメモ
リアクセス制御装置とを含むマイクロプロセッサシステ
ムにおける情報転送方式において、上記ダイレクトメモ
リアクセス制御装置は複数個であり、この複数個のダイ
レクトメモリアクセス制御装置がそれぞれ接続され、制
御信号によりこの複数個の上記ダイレクトメモリアクセ
ス制御装置のいずれか１個を順次選択して動作させる選
択回路を含むことを特徴とする。
本発明は、ダイレクトメモリアクセス制御装置を複数個
設け、選択回路によりそのうちのいずれか１個を選択し
て順次動作させるので、ソフトウェアをダイレクトメモ
リアクセス制御装置に再設定する時間が実質的に省略で
き、一つのデータブロックを受信する時間Ｔが、ダイレ
クトメモリアクセス制御装置へのソフトウェアの再設定
時間よりも小さくなる高速信号リンクの受信データの転
送が可能となる。
設け、選択回路によりそのうちのいずれか１個を選択し
て順次動作させるので、ソフトウェアをダイレクトメモ
リアクセス制御装置に再設定する時間が実質的に省略で
き、一つのデータブロックを受信する時間Ｔが、ダイレ
クトメモリアクセス制御装置へのソフトウェアの再設定
時間よりも小さくなる高速信号リンクの受信データの転
送が可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
図は本発明の一実施例による情報転送システムの構成を
示すブロック図である。
示すブロック図である。
本実施例は、データ受信装置１、マイクロプロセッサ４
および主記憶装置５がそれぞれＤＭＡＣ選択回路３を経
由して複数個のダイレクトメモリアクセス制御装置ｔ
（ＤＭＡＣ）２と接続されることからなっている。
および主記憶装置５がそれぞれＤＭＡＣ選択回路３を経
由して複数個のダイレクトメモリアクセス制御装置ｔ
（ＤＭＡＣ）２と接続されることからなっている。
本発明の特徴は、図において、複数個のダイレクトメモ
リアクセス制御装置２と、ＤＭＡＣ選択回路３とを設け
たことにある。
リアクセス制御装置２と、ＤＭＡＣ選択回路３とを設け
たことにある。
次に、本実施例の動作について説明する。ＤＭＡＣ選択
回路３は、複数個のダイレクトメモリアクセス制御装置
２のうち１個のダイレクトメモリアクセス制御装置の制
御線のみを有効とし、他は無効とする。そうすることに
よりデータ受信装置１、マイクロプロセッサ４および主
記憶装置５は、従来の方式と同様１個のダイレクトメモ
リアクセス制御装置２と接続されているかのように動作
する。動作すべきダイレクトメモリアクセス制御装置２
の決定は、データ受信装置１からのデータメソセージ受
信完了信号６により行われる。つまりＤＭＡＣ選択回路
３は、データメソセージ受信完子信号６がアクティブに
なるごとに順次サイクリックに動作すべきダイレクトメ
モリアクセス制御装置２の制′４Ｂ線を有効となるよう
に切り替え、他のダイレクトメモリアクセス制御装置２
の制御線を無効となるようにゲートする。
回路３は、複数個のダイレクトメモリアクセス制御装置
２のうち１個のダイレクトメモリアクセス制御装置の制
御線のみを有効とし、他は無効とする。そうすることに
よりデータ受信装置１、マイクロプロセッサ４および主
記憶装置５は、従来の方式と同様１個のダイレクトメモ
リアクセス制御装置２と接続されているかのように動作
する。動作すべきダイレクトメモリアクセス制御装置２
の決定は、データ受信装置１からのデータメソセージ受
信完了信号６により行われる。つまりＤＭＡＣ選択回路
３は、データメソセージ受信完子信号６がアクティブに
なるごとに順次サイクリックに動作すべきダイレクトメ
モリアクセス制御装置２の制′４Ｂ線を有効となるよう
に切り替え、他のダイレクトメモリアクセス制御装置２
の制御線を無効となるようにゲートする。
以上説明したように、本発明は、データ受信装置と主記
憶装置との間に、複数個の並列に接続されたダイレクト
メモリアクセス制御装置と、それらのダイレクトメモリ
アクセス制御装置のうちの一装置のみを選択動作させ、
一つのデータメツセージを受信完了した時点で動作すべ
きダイレクトメモリアクセス制御装置を順次サイクリッ
クに切り替えるためのＤＭＡＣ選択回路とを有すること
により、複数個設備したダイレクトメモリアクセス制御
装置の個数に比例して、マイクロプロセッサのソフトウ
ェアのダイレクトメモリアクセス制御装置への再設定に
要する時間を長くすることができ、つまり従来ダイレク
トメモリアクセス制御装置で扱うことのできるビットレ
ートのグイレフトメモリアクセス制御装置数倍のビット
レートの高速データを扱うことができる効果がある。
憶装置との間に、複数個の並列に接続されたダイレクト
メモリアクセス制御装置と、それらのダイレクトメモリ
アクセス制御装置のうちの一装置のみを選択動作させ、
一つのデータメツセージを受信完了した時点で動作すべ
きダイレクトメモリアクセス制御装置を順次サイクリッ
クに切り替えるためのＤＭＡＣ選択回路とを有すること
により、複数個設備したダイレクトメモリアクセス制御
装置の個数に比例して、マイクロプロセッサのソフトウ
ェアのダイレクトメモリアクセス制御装置への再設定に
要する時間を長くすることができ、つまり従来ダイレク
トメモリアクセス制御装置で扱うことのできるビットレ
ートのグイレフトメモリアクセス制御装置数倍のビット
レートの高速データを扱うことができる効果がある。
図は本発明の一実施例による情報転送システムの構成を
示すブロック図。 工・・・データ受信装置、２・・・ダイレクトメモリア
クセス制御装置（ＤＭＡＣ） 、３・・・ＤＭＡＣ選択
回路、４・・・マイクロプロセッサ、５・・・主記憶装
置、６・・・データメツセージ受信完了信号。
示すブロック図。 工・・・データ受信装置、２・・・ダイレクトメモリア
クセス制御装置（ＤＭＡＣ） 、３・・・ＤＭＡＣ選択
回路、４・・・マイクロプロセッサ、５・・・主記憶装
置、６・・・データメツセージ受信完了信号。
Claims (1)
- （１）データ受信装置と、 主記憶装置と、 マイクロプロセッサの制御により上記データ受信装置と
上記主記憶装置との間の情報の転送を制御するダイレク
トメモリアクセス制御装置とを含むマイクロプロセッサ
システムにおける情報転送方式において、 上記ダイレクトメモリアクセス制御装置は複数個であり
、 この複数個のダイレクトメモリアクセス制御装置がそれ
ぞれ接続され、制御信号によりこの複数個の上記ダイレ
クトメモリアクセス制御装置のいずれか１個を順次選択
して動作させる選択回路を含むことを特徴とする情報転
送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226618A JPS6285365A (ja) | 1985-10-09 | 1985-10-09 | 情報転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226618A JPS6285365A (ja) | 1985-10-09 | 1985-10-09 | 情報転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285365A true JPS6285365A (ja) | 1987-04-18 |
Family
ID=16848023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226618A Pending JPS6285365A (ja) | 1985-10-09 | 1985-10-09 | 情報転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009500817A (ja) * | 2005-06-29 | 2009-01-08 | シーメンス アクチエンゲゼルシヤフト | 電磁石における磁極面の形成のための方法、接極子、継鉄、電磁石、電気機械式開閉器 |
-
1985
- 1985-10-09 JP JP60226618A patent/JPS6285365A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009500817A (ja) * | 2005-06-29 | 2009-01-08 | シーメンス アクチエンゲゼルシヤフト | 電磁石における磁極面の形成のための方法、接極子、継鉄、電磁石、電気機械式開閉器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099233A (en) | Electronic data-processing system with data transfer between independently operating miniprocessors | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPS63213014A (ja) | デ−タ処理装置 | |
| JPS6285365A (ja) | 情報転送方式 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| EP0923010B1 (en) | Programmable controller | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
| JPH0514365A (ja) | スキヤン伝送方式 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JP2522951B2 (ja) | インタフェイス回路 | |
| JPS59198044A (ja) | 情報転送方式 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPH01243739A (ja) | 無線回線アクセス方式 | |
| JPH02278361A (ja) | 切り換え式マルチチャネルｄｍａコントローラ | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPH04130951A (ja) | 複数プロセッサシステムのデータ転送制御方式 | |
| JPS61101859A (ja) | 制御装置切換方式 | |
| JPH05151136A (ja) | データ転送装置 | |
| JPH0442633A (ja) | 回線制御システム | |
| JPS61272855A (ja) | 割込要求スタツク制御方式 | |
| JPS6255749A (ja) | 入出力制御装置 | |
| JPH08297651A (ja) | アレイプロセッサ |