JP3105614B2 - 光交換マトリックス - Google Patents
光交換マトリックスInfo
- Publication number
- JP3105614B2 JP3105614B2 JP1432692A JP1432692A JP3105614B2 JP 3105614 B2 JP3105614 B2 JP 3105614B2 JP 1432692 A JP1432692 A JP 1432692A JP 1432692 A JP1432692 A JP 1432692A JP 3105614 B2 JP3105614 B2 JP 3105614B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- matrix
- cells
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
- H04L2012/5605—Fibre
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5675—Timeslot assignment, e.g. TDMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多段交換ネットワークを
提供するための光交換マトリックスに係る。本発明の光
交換マトリックスは、非同期時分割多重化された固定長
のセル形態のデータを光ファイバ上で交換するために、
２地点間及び１地点対多地点間接続を実現する。
提供するための光交換マトリックスに係る。本発明の光
交換マトリックスは、非同期時分割多重化された固定長
のセル形態のデータを光ファイバ上で交換するために、
２地点間及び１地点対多地点間接続を実現する。
【０００２】
【従来技術及び発明が解決しようとする課題】論文：Ａ
ＴＭ ｐｈｏｔｏｎｉｃ ｓｗｉｔｃｈｉｎｇ ｎｅｔ
ｗｏｒｋ，．ｒｅｆｅｒｅｎｃｅ １４Ｂ２ ｏｆ Ｔ
ＯＰＩＣＡＬ ＭＥＥＴＩＮＧ ＯＮＰＨＯＴＯＮＩＣ
ＳＷＩＴＣＨＩＮＧ， ＫＯＢＥ， ＪＡＰＡＮ，
Ａｐｒｉｌ １２−１４ １９９０は、マトリックスの
ｎ個の入力の各々に配置されており、セルのヘッダに含
まれる仮想回線ラベルを読み出すことにより該入力に到
着するセルを認識し、マトリックスの１つの出力を表す
波長に各セルの波長を変換するための入力インタフェー
スモジュールと、各々分割器及びフィルタから構成さ
れ、波長に応じてマトリックスの出力にセルを分配する
ためのセルセレクタと、同一出力に向けられ且つ該出力
へのアクセスのために競合し得るセルを格納するために
各出力に設けられた光バッファとを備える光交換マトリ
ックスを記載している。
ＴＭ ｐｈｏｔｏｎｉｃ ｓｗｉｔｃｈｉｎｇ ｎｅｔ
ｗｏｒｋ，．ｒｅｆｅｒｅｎｃｅ １４Ｂ２ ｏｆ Ｔ
ＯＰＩＣＡＬ ＭＥＥＴＩＮＧ ＯＮＰＨＯＴＯＮＩＣ
ＳＷＩＴＣＨＩＮＧ， ＫＯＢＥ， ＪＡＰＡＮ，
Ａｐｒｉｌ １２−１４ １９９０は、マトリックスの
ｎ個の入力の各々に配置されており、セルのヘッダに含
まれる仮想回線ラベルを読み出すことにより該入力に到
着するセルを認識し、マトリックスの１つの出力を表す
波長に各セルの波長を変換するための入力インタフェー
スモジュールと、各々分割器及びフィルタから構成さ
れ、波長に応じてマトリックスの出力にセルを分配する
ためのセルセレクタと、同一出力に向けられ且つ該出力
へのアクセスのために競合し得るセルを格納するために
各出力に設けられた光バッファとを備える光交換マトリ
ックスを記載している。
【０００３】この既知の型の交換マトリックスの欠点
は、各マトリックス出力毎に光ファイバを必要とすると
いう点にある。これらのバッファの各々は、１つのセル
に等しい容量を有しており且つ光遅延ラインの形態であ
り得るｎ個の光メモリと、ｎ×ｍスペクトル分割スイッ
チとを含む。
は、各マトリックス出力毎に光ファイバを必要とすると
いう点にある。これらのバッファの各々は、１つのセル
に等しい容量を有しており且つ光遅延ラインの形態であ
り得るｎ個の光メモリと、ｎ×ｍスペクトル分割スイッ
チとを含む。
【０００４】このｎ×ｍスイッチは、セル毎に各セルの
波長を変換するための波長コンバータと、結合器と、分
割器と、光メモリの１つに各セルを経路選択するように
同調可能なフィルタとを含む。光メモリは直列に接続さ
れているので、１セル周期の０〜ｍ倍の遅延を導入する
ことができる。
波長を変換するための波長コンバータと、結合器と、分
割器と、光メモリの１つに各セルを経路選択するように
同調可能なフィルタとを含む。光メモリは直列に接続さ
れているので、１セル周期の０〜ｍ倍の遅延を導入する
ことができる。
【０００５】この既知の型のマトリックスの欠点は、各
マトリックス出力毎にバッファが必要であり、コンポー
ネントの数、従って製造コストが増加するという点にあ
る。
マトリックス出力毎にバッファが必要であり、コンポー
ネントの数、従って製造コストが増加するという点にあ
る。
【０００６】本発明の目的は、この既知の型のマトリッ
クスよりも低コストでありながら、本発明の複数のモジ
ュールを組み合わせることにより多段交換ネットワーク
を実現することができ且つ１地点対多地点間及び２地点
間接続の両方に適合するような単純な光交換マトリック
スを提案することである。
クスよりも低コストでありながら、本発明の複数のモジ
ュールを組み合わせることにより多段交換ネットワーク
を実現することができ且つ１地点対多地点間及び２地点
間接続の両方に適合するような単純な光交換マトリック
スを提案することである。
【０００７】
【課題を解決するための手段】本発明は、非同期時分割
多重化された固定長のセル形態のデータを光ファイバ上
で交換するためにｎ個の入力とｎ個の出力とを有する光
交換マトリックスに係り、該マトリックスは、マトリッ
クスの入力に加えられる各セルに波長を割り当てるよう
にマトリックスの夫々の入力に配置された複数の波長コ
ンバータと、マトリックスの全出力に共通であり、０〜
ｋ・Ｔｃ（ｋは整数でありＴｃは１セル周期である）の
間で選択可能な期間各セルを格納するための光バッファ
と、所与の波長を有するセルのみを所与の出力に向かっ
て通過させるためのフィルタをマトリックスの各出力毎
に含む空間経路選択段と、該セルがアドレスされるマト
リックスの出力を各セル毎に指示する経路選択情報に応
じてコンバータ及びバッファを制御し、同一出力に向か
ってスイッチングされるべき２つのセルの間の競合を避
けるように、各出力に待ち行列を構成するように各セル
がバッファに格納される期間を選択するための制御手段
とを含んでおり、該バッファは、遅延０，．．．，ｋ・
Ｔｃを夫々導入し且つ空間経路選択段の入力に接続され
た出力を有する（ｋ＋１）個の遅延ラインと、遅延ライ
ンの入力に接続された出力とｎ個の入力とを各々有する
（ｋ＋１）個の結合器と、バッファの入力を構成する入
力と（ｋ＋１）個の出力を各々有するｎ個の分割器と、
ｎ個の分割器の１つの出力を（ｋ＋１）個の結合器の１
つの入力に各々接続し且つ各分割器が一度に単一の結合
器に接続されるように制御手段により制御される（ｋ＋
１）・ｎ個の光ゲートとを含む。
多重化された固定長のセル形態のデータを光ファイバ上
で交換するためにｎ個の入力とｎ個の出力とを有する光
交換マトリックスに係り、該マトリックスは、マトリッ
クスの入力に加えられる各セルに波長を割り当てるよう
にマトリックスの夫々の入力に配置された複数の波長コ
ンバータと、マトリックスの全出力に共通であり、０〜
ｋ・Ｔｃ（ｋは整数でありＴｃは１セル周期である）の
間で選択可能な期間各セルを格納するための光バッファ
と、所与の波長を有するセルのみを所与の出力に向かっ
て通過させるためのフィルタをマトリックスの各出力毎
に含む空間経路選択段と、該セルがアドレスされるマト
リックスの出力を各セル毎に指示する経路選択情報に応
じてコンバータ及びバッファを制御し、同一出力に向か
ってスイッチングされるべき２つのセルの間の競合を避
けるように、各出力に待ち行列を構成するように各セル
がバッファに格納される期間を選択するための制御手段
とを含んでおり、該バッファは、遅延０，．．．，ｋ・
Ｔｃを夫々導入し且つ空間経路選択段の入力に接続され
た出力を有する（ｋ＋１）個の遅延ラインと、遅延ライ
ンの入力に接続された出力とｎ個の入力とを各々有する
（ｋ＋１）個の結合器と、バッファの入力を構成する入
力と（ｋ＋１）個の出力を各々有するｎ個の分割器と、
ｎ個の分割器の１つの出力を（ｋ＋１）個の結合器の１
つの入力に各々接続し且つ各分割器が一度に単一の結合
器に接続されるように制御手段により制御される（ｋ＋
１）・ｎ個の光ゲートとを含む。
【０００８】この交換マトリックスは、どの出力に向け
るかに関係なく全セルを格納するためにただ１つのバッ
ファしか含まない。従って、既知の型の交換マトリック
スよりも単純であり、低コストである。
るかに関係なく全セルを格納するためにただ１つのバッ
ファしか含まない。従って、既知の型の交換マトリック
スよりも単純であり、低コストである。
【０００９】
【実施例】以下、添付図面により本発明の実施例を説明
する。
する。
【００１０】図１は、例えば３段を含み得る交換ネット
ワークの第１段の一部を例示する。図示部分は交換ネッ
トワークの入力に配置され、非同期時分割マルチプレク
スＭＴ１，．．．，ＭＴ８に接続された装置５０と、入
出力マルチプレクスＥＳ１，．．．，ＥＳ８を介して装
置５０に接続され、入出力マルチプレクスＥＳ’
１，．．．，ＥＳ’８を介して交換ネットワークの別の
段（図示せず）に接続された交換マルチプレクス５１
と、マトリックス１に連合する制御装置５２とを含む。
ワークの第１段の一部を例示する。図示部分は交換ネッ
トワークの入力に配置され、非同期時分割マルチプレク
スＭＴ１，．．．，ＭＴ８に接続された装置５０と、入
出力マルチプレクスＥＳ１，．．．，ＥＳ８を介して装
置５０に接続され、入出力マルチプレクスＥＳ’
１，．．．，ＥＳ’８を介して交換ネットワークの別の
段（図示せず）に接続された交換マルチプレクス５１
と、マトリックス１に連合する制御装置５２とを含む。
【００１１】実際に、マトリックス５１はマトリックス
の行に対応する１６個の入力とマトリックスの列に対応
する１６個の出力とを有するマトリックス１８０から構
成される。従って、マトリックス５１の各入出力ＥＳ
１，．．．，ＥＳ８は、マトリックス１８０の１６個の
入力ｅ１，．．．，ｅ１６の１つ及びマトリックス１８
０の１６個の出力ｓ１，．．．，ｓ１６の１つに夫々接
続された別個の入力及び出力から構成される。
の行に対応する１６個の入力とマトリックスの列に対応
する１６個の出力とを有するマトリックス１８０から構
成される。従って、マトリックス５１の各入出力ＥＳ
１，．．．，ＥＳ８は、マトリックス１８０の１６個の
入力ｅ１，．．．，ｅ１６の１つ及びマトリックス１８
０の１６個の出力ｓ１，．．．，ｓ１６の１つに夫々接
続された別個の入力及び出力から構成される。
【００１２】マトリックス５１は更に、各セルから４ル
ーティング（経路選択）ビットをサンプリングし、制御
装置５２に供給できるように１６個の３ポートカプラと
１６個の遅延ラインとを含む。例えば入出力ＥＳ１は、
ルーティングビットを解読するために装置５２に必要な
処理時間に等しい遅延を導入する遅延ライン１６７と直
列に配置されたカプラ１６６によりマトリックスの入力
ｅ１に接続されている。入出力ＥＳ１も更にマトリック
ス１８０の出力ｓ１に直接接続されている。カプラ１６
６の１つのポートは後述するブロック図に示される制御
装置５２の入力に接続されている。
ーティング（経路選択）ビットをサンプリングし、制御
装置５２に供給できるように１６個の３ポートカプラと
１６個の遅延ラインとを含む。例えば入出力ＥＳ１は、
ルーティングビットを解読するために装置５２に必要な
処理時間に等しい遅延を導入する遅延ライン１６７と直
列に配置されたカプラ１６６によりマトリックスの入力
ｅ１に接続されている。入出力ＥＳ１も更にマトリック
ス１８０の出力ｓ１に直接接続されている。カプラ１６
６の１つのポートは後述するブロック図に示される制御
装置５２の入力に接続されている。
【００１３】装置５０は８対の３ポートカプラ（例えば
１６０，１６１）と、８対の遅延ライン（例えば１６
２，１６３）と、電気制御入力を有する８対の３ポート
カプラ（例えば１６４，１６５）とを含む。各２方向マ
ルチプレクスＭＴ１，．．．，ＭＴ８は２個の１方向チ
ャネルにより装置５０に移送されるので、この装置のコ
ンポーネントは２倍になる。
１６０，１６１）と、８対の遅延ライン（例えば１６
２，１６３）と、電気制御入力を有する８対の３ポート
カプラ（例えば１６４，１６５）とを含む。各２方向マ
ルチプレクスＭＴ１，．．．，ＭＴ８は２個の１方向チ
ャネルにより装置５０に移送されるので、この装置のコ
ンポーネントは２倍になる。
【００１４】装置５０は更に、マイクロプロセッサ１７
０と、入出力インタフェース１７１と、翻訳メモリ１７
２と、信号メモリ１７３と、ポリスメモリ１７５と、以
上の全コンポーネントを相互に接続するバス１７４とを
含む。
０と、入出力インタフェース１７１と、翻訳メモリ１７
２と、信号メモリ１７３と、ポリスメモリ１７５と、以
上の全コンポーネントを相互に接続するバス１７４とを
含む。
【００１５】加入者端末から集信装置（図示せず）を介
して到着するセルは、カプラ１６０、遅延ライン１６
２、カプラ１６４を順次通過する。カプラ１６０は受動
カプラであり、その第３のポートは各セルの５ヘッダバ
イトを送信するためにインタフェース１７１の入力に接
続されている。遅延ライン１６２は、マイクロプロセッ
サ１７０がこのヘッダを処理するために必要な時間に等
しい遅延を導入する。
して到着するセルは、カプラ１６０、遅延ライン１６
２、カプラ１６４を順次通過する。カプラ１６０は受動
カプラであり、その第３のポートは各セルの５ヘッダバ
イトを送信するためにインタフェース１７１の入力に接
続されている。遅延ライン１６２は、マイクロプロセッ
サ１７０がこのヘッダを処理するために必要な時間に等
しい遅延を導入する。
【００１６】マイクロプロセッサ１７０は、エラー検出
語を再計算し、ヘッダに含まれるエラー検出語と比較す
ることによりこのヘッダをチェックし、新しいラベル値
を供給するメモリ１７２に問い合わせることにより仮想
回線ラベルを翻訳し、既存のヘッダにルーティングラベ
ルを付加し、新しい仮想回線ラベルを考慮するために新
しいエラー検出語を計算し、従来のポリス機能を実施す
る。カプラ１６４は、３ルーティングラベルバイトを前
置することによりセルに新しいヘッダを挿入することが
可能な能動カプラである。このために、カプラ１６４は
インタフェース１７１の光出力に接続された第３のポー
トと、電気イネーブル信号を供給するインターフェース
１７１の出力に接続された電気制御入力とを有する。カ
プラ１６４は更に空セルの代わりに信号又はメンテナン
スセルを送信するために使用される。
語を再計算し、ヘッダに含まれるエラー検出語と比較す
ることによりこのヘッダをチェックし、新しいラベル値
を供給するメモリ１７２に問い合わせることにより仮想
回線ラベルを翻訳し、既存のヘッダにルーティングラベ
ルを付加し、新しい仮想回線ラベルを考慮するために新
しいエラー検出語を計算し、従来のポリス機能を実施す
る。カプラ１６４は、３ルーティングラベルバイトを前
置することによりセルに新しいヘッダを挿入することが
可能な能動カプラである。このために、カプラ１６４は
インタフェース１７１の光出力に接続された第３のポー
トと、電気イネーブル信号を供給するインターフェース
１７１の出力に接続された電気制御入力とを有する。カ
プラ１６４は更に空セルの代わりに信号又はメンテナン
スセルを送信するために使用される。
【００１７】信号メモリ１７３は交換ネットワーク５の
入出信号セル、例えば通信ネットワークの制御システム
の入出信号セルを格納する。
入出信号セル、例えば通信ネットワークの制御システム
の入出信号セルを格納する。
【００１８】図２は交換マトリックス１８０及びこれに
連合する制御装置５２のより詳細なブロック図である。
装置５２はマイクロプロセッサ２００と、入出力インタ
ーフェース２０１と、ルーティングメモリ２０２と、ポ
インタメモリ２０３と、信号メモリ２０５と、これらの
全コンポーネントを相互接続するバス２０４とを含む。
連合する制御装置５２のより詳細なブロック図である。
装置５２はマイクロプロセッサ２００と、入出力インタ
ーフェース２０１と、ルーティングメモリ２０２と、ポ
インタメモリ２０３と、信号メモリ２０５と、これらの
全コンポーネントを相互接続するバス２０４とを含む。
【００１９】交換マトリックス１８０は１６個の波長コ
ンバータ１８３，．．．，１８４と、バッファ１８１
と、スペース交換装置１８２とを含む。コンバータ１８
３，．．．，１８４はマトリックス１８０の１６個の入
力ｅ１，．．．，ｅ１６に夫々接続された１６個の入力
と、バッファ１８１の１６個の入力に夫々接続された１
６個の出力と、制御装置５２のインタフェース２０１の
出力に夫々接続された１６個の電気制御入力とを含む。
ンバータ１８３，．．．，１８４と、バッファ１８１
と、スペース交換装置１８２とを含む。コンバータ１８
３，．．．，１８４はマトリックス１８０の１６個の入
力ｅ１，．．．，ｅ１６に夫々接続された１６個の入力
と、バッファ１８１の１６個の入力に夫々接続された１
６個の出力と、制御装置５２のインタフェース２０１の
出力に夫々接続された１６個の電気制御入力とを含む。
【００２０】装置１８２はマトリックス１８０の１６個
の入力ｅ１，．．．，ｅ１６の１つで受信された各セル
をマトリックス１８０の１６個の入力ｓ１，．．．，ｓ
１６の１つに転送するためにスペース交換を実施する。
の入力ｅ１，．．．，ｅ１６の１つで受信された各セル
をマトリックス１８０の１６個の入力ｓ１，．．．，ｓ
１６の１つに転送するためにスペース交換を実施する。
【００２１】バッファ１８１の機能は、コンテンション
の問題、即ち同時に到着し、マトリックス１８０の同一
出力に向けられる２つのセル間の競合の問題を解決する
ために、セルを装置１８２に転送する前に遅延させるこ
とである。１６個の出力ｓ１，．．．，ｓ１６の任意の
ものに向けられるセルを１６個のＦＩＦＯ型の待ち行列
で遅延させることができなければならない。交換マトリ
ックス１８０において、セルはコンバータ１８３〜１８
４により異なる１６色を割り当てられ、セルの色はこれ
らの全出力に共通な１組の遅延ラインにセルを格納しな
がら１６個の出力に夫々対応する１６個の待ち行列を区
別することができる。これらの待ち行列はポインタメモ
リ２０３に格納されたポインタを使用してマイクロプロ
セッサ２００により管理される。
の問題、即ち同時に到着し、マトリックス１８０の同一
出力に向けられる２つのセル間の競合の問題を解決する
ために、セルを装置１８２に転送する前に遅延させるこ
とである。１６個の出力ｓ１，．．．，ｓ１６の任意の
ものに向けられるセルを１６個のＦＩＦＯ型の待ち行列
で遅延させることができなければならない。交換マトリ
ックス１８０において、セルはコンバータ１８３〜１８
４により異なる１６色を割り当てられ、セルの色はこれ
らの全出力に共通な１組の遅延ラインにセルを格納しな
がら１６個の出力に夫々対応する１６個の待ち行列を区
別することができる。これらの待ち行列はポインタメモ
リ２０３に格納されたポインタを使用してマイクロプロ
セッサ２００により管理される。
【００２２】各ポインタの値は０〜ｋ−１である（ｋは
バッファ１８１に含まれる遅延ラインの数である）。こ
の例ではｋ＝１６である。所与の待ち行列に格納すべき
次のセルは、この待ち行列のポインタがｑに等しく且つ
ｑがｋ−１よりも小さいならば、ランクｑ＋１の遅延ラ
インに書き込まれる。ｑ＝ｋ−１であるならば、待ち行
列は飽和し、このセルはバッファ１８１に書き込むこと
ができないので失われる。
バッファ１８１に含まれる遅延ラインの数である）。こ
の例ではｋ＝１６である。所与の待ち行列に格納すべき
次のセルは、この待ち行列のポインタがｑに等しく且つ
ｑがｋ−１よりも小さいならば、ランクｑ＋１の遅延ラ
インに書き込まれる。ｑ＝ｋ−１であるならば、待ち行
列は飽和し、このセルはバッファ１８１に書き込むこと
ができないので失われる。
【００２３】コンバータ１８３，．．．，１８４は、装
置５２がルーティングラベルから抽出する４ビットに基
づいてインタフェース２０１を介してマイクロプロセッ
サ２００により電気的に制御され、これらの４ビットは
セルがアドレスされる出力の数を指示する。セルに割り
当てられる色はマトリックス１８０のこの出力に対応す
る。
置５２がルーティングラベルから抽出する４ビットに基
づいてインタフェース２０１を介してマイクロプロセッ
サ２００により電気的に制御され、これらの４ビットは
セルがアドレスされる出力の数を指示する。セルに割り
当てられる色はマトリックス１８０のこの出力に対応す
る。
【００２４】ルーティングメモリ２０２は、各セルがア
ドレスされる出力に従って各セルに色を割り当てるため
のコンバータ１８３，．．．，１８４の制御パラメータ
と、各セルが２地点間接続に属するか又は１地点対多地
点間接続に属するかを示す各セルのインジケータとを格
納しており、１地点対多地点間接続の場合、ルーティン
グメモリ２０２は装置１８２の出力に複数のフィルタを
同調するためのパラメータを供給する。
ドレスされる出力に従って各セルに色を割り当てるため
のコンバータ１８３，．．．，１８４の制御パラメータ
と、各セルが２地点間接続に属するか又は１地点対多地
点間接続に属するかを示す各セルのインジケータとを格
納しており、１地点対多地点間接続の場合、ルーティン
グメモリ２０２は装置１８２の出力に複数のフィルタを
同調するためのパラメータを供給する。
【００２５】バッファ１８１は１６個の分割器１８
５，．．．，１８６と、２７２個の光ゲートＰ
１，．．．，Ｐ２７２と、１６個の結合器１８
７，．．．，１８８と、０，Ｔｃ，２・Ｔｃ，３・Ｔ
ｃ，．．．，１５・Ｔｃ（Ｔｃはセル周期である）に夫
々等しい遅延を導入する１６個の遅延ライン１８
９，．．．，１９０とを含む。これらの遅延ラインはセ
ルの色から独立して任意のセルを０〜１５・Ｔｃの量だ
け遅延させることができる。分割器１８５，．．．，１
８６は、バッファ１８１の１６個の入力の１つを夫々構
成する入力と、２７２個の光ゲートＰ１，．．．，Ｐ２
７２の１つに夫々接続された１７個の出力とを各々有す
る。
５，．．．，１８６と、２７２個の光ゲートＰ
１，．．．，Ｐ２７２と、１６個の結合器１８
７，．．．，１８８と、０，Ｔｃ，２・Ｔｃ，３・Ｔ
ｃ，．．．，１５・Ｔｃ（Ｔｃはセル周期である）に夫
々等しい遅延を導入する１６個の遅延ライン１８
９，．．．，１９０とを含む。これらの遅延ラインはセ
ルの色から独立して任意のセルを０〜１５・Ｔｃの量だ
け遅延させることができる。分割器１８５，．．．，１
８６は、バッファ１８１の１６個の入力の１つを夫々構
成する入力と、２７２個の光ゲートＰ１，．．．，Ｐ２
７２の１つに夫々接続された１７個の出力とを各々有す
る。
【００２６】各分割器の１７個の出力のうち、１６個は
これらのゲートを介して１６個の結合器１８
７，．．．，１８８の１つの夫々の入力に接続されてお
り、１７番目の出力はゲートを介して制御装置５２の入
出力インタフェース２０１の入力に接続されている。イ
ンタフェース２０１のこの入力は光電変換装置（図示せ
ず）を備えており、マイクロプロセッサ２００に信号セ
ルの内容を受信させることができる。従って、結合器１
８７，．．．，１８８の各々の各入力は、ゲートＰ
１，．．．，Ｐ２７２の１つを介して分割器１８
５，．．．，１８６の１つの入力に接続されている。従
って、マトリックス１８０の１６個の入力の任意の１つ
に到着する任意のセルは、インタフェース２０１を介し
てマイクロプロセッサ２００により相互に独立して制御
されるゲートＰ１，．．．，Ｐ２７２の１つを開くこと
により１６個の結合器１８７，．．．，１８８の任意の
１個を通過することができる。
これらのゲートを介して１６個の結合器１８
７，．．．，１８８の１つの夫々の入力に接続されてお
り、１７番目の出力はゲートを介して制御装置５２の入
出力インタフェース２０１の入力に接続されている。イ
ンタフェース２０１のこの入力は光電変換装置（図示せ
ず）を備えており、マイクロプロセッサ２００に信号セ
ルの内容を受信させることができる。従って、結合器１
８７，．．．，１８８の各々の各入力は、ゲートＰ
１，．．．，Ｐ２７２の１つを介して分割器１８
５，．．．，１８６の１つの入力に接続されている。従
って、マトリックス１８０の１６個の入力の任意の１つ
に到着する任意のセルは、インタフェース２０１を介し
てマイクロプロセッサ２００により相互に独立して制御
されるゲートＰ１，．．．，Ｐ２７２の１つを開くこと
により１６個の結合器１８７，．．．，１８８の任意の
１個を通過することができる。
【００２７】各結合器１８７，．．．，１８８は遅延ラ
イン１８９，．．．，１９０の１つに接続された出力を
有する。従って、制御装置５２はメモリ２０３に含まれ
るポインタに応じてマトリックス１８０の１６個の入力
の１つに到着するセルの各々を０〜１５・Ｔｃの量だけ
遅延させることを決定し、こうして１６個の出力の各々
に向けられるセルの流れを監視し、各セルに割り当てら
れる遅延を決定することができる。バッファ１８１はメ
モリ１８０の１６個の出力に対応する１６個のＦＩＦＯ
待ち行列として動作する。
イン１８９，．．．，１９０の１つに接続された出力を
有する。従って、制御装置５２はメモリ２０３に含まれ
るポインタに応じてマトリックス１８０の１６個の入力
の１つに到着するセルの各々を０〜１５・Ｔｃの量だけ
遅延させることを決定し、こうして１６個の出力の各々
に向けられるセルの流れを監視し、各セルに割り当てら
れる遅延を決定することができる。バッファ１８１はメ
モリ１８０の１６個の出力に対応する１６個のＦＩＦＯ
待ち行列として動作する。
【００２８】各待ち行列に格納可能なセルの数は、遅延
ライン１８９，．．．，１９０の数ｋにより決定され
る。この例では、この数は１６である。論文”Ｂｕｆｆ
ｅｒＳｉｚｉｎｇ．ｉｎ ａｎ ＡＴＭ Ｓｗｉｔｃｈ
ｆｏｒ ｂｏｔｈ ＡＴＭａｎｄ ＳＴＭ ｔｒａｆ
ｆｉｃｓ”， Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒ
ｎａｌ ｏｆ Ｄｉｇｉｔａｌ ａｎｄ Ａｎａｌｏｇ
Ｃａｂｌｅｄ Ｓｙｓｔｅｍｓ， ｖｏｌ ２， ２
４７−２５２（１９８９）は、出力当たり１６セルの容
量を有する出力バッファにより１０−１０に等しいセル
損失率が得られることを示している。遅延ライン１８
９，．．．，１９０の数ｋを選択することにより所与の
損失値を得ることができる。
ライン１８９，．．．，１９０の数ｋにより決定され
る。この例では、この数は１６である。論文”Ｂｕｆｆ
ｅｒＳｉｚｉｎｇ．ｉｎ ａｎ ＡＴＭ Ｓｗｉｔｃｈ
ｆｏｒ ｂｏｔｈ ＡＴＭａｎｄ ＳＴＭ ｔｒａｆ
ｆｉｃｓ”， Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒ
ｎａｌ ｏｆ Ｄｉｇｉｔａｌ ａｎｄ Ａｎａｌｏｇ
Ｃａｂｌｅｄ Ｓｙｓｔｅｍｓ， ｖｏｌ ２， ２
４７−２５２（１９８９）は、出力当たり１６セルの容
量を有する出力バッファにより１０−１０に等しいセル
損失率が得られることを示している。遅延ライン１８
９，．．．，１９０の数ｋを選択することにより所与の
損失値を得ることができる。
【００２９】この実施例によると、交換ネットワークの
マトリックスは更に集信装置に向けられるセルの順序を
変更することができ、元の順位は２ルーティングビット
により指示される。元の順位を再現するためには、セル
をこの順序でバッファ１８１の内側で読み出さなければ
ならない。各出力マルチプレクスの待ち行列は、１、
２、３、４番目のセルを夫々格納するように構成された
４個の独立した「サブキュー」として、マイクロプロセ
ッサ２００、ルーティングメモリ２０２及びポインタメ
モリ２０３により管理される。
マトリックスは更に集信装置に向けられるセルの順序を
変更することができ、元の順位は２ルーティングビット
により指示される。元の順位を再現するためには、セル
をこの順序でバッファ１８１の内側で読み出さなければ
ならない。各出力マルチプレクスの待ち行列は、１、
２、３、４番目のセルを夫々格納するように構成された
４個の独立した「サブキュー」として、マイクロプロセ
ッサ２００、ルーティングメモリ２０２及びポインタメ
モリ２０３により管理される。
【００３０】マトリックス１８１の入力に例えばＣ２，
Ｃ１，Ｃ４，Ｃ３の順序で到着した４個のセルをマトリ
ックス１８１の所与の出力からＣ１，Ｃ２，Ｃ３，Ｃ４
の順序で送信する場合の待ち行列について考察する。セ
ルＣ２は２番目のサブキューに書き込まれ、セルＣ１は
最初のサブキューに書き込まれ、セルＣ４は４番目のサ
ブキューに書き込まれ、セルＣ３は３番目のサブキュー
に書き込まれる。書き込みサブキューは、各セルの順位
を指示する２ルーティングビットにより所与の出力に対
応する待ち行列の４個のサブキューから選択される。読
み出しサブキューは第１、第２、第３、第４番目等、周
期的に選択される。
Ｃ１，Ｃ４，Ｃ３の順序で到着した４個のセルをマトリ
ックス１８１の所与の出力からＣ１，Ｃ２，Ｃ３，Ｃ４
の順序で送信する場合の待ち行列について考察する。セ
ルＣ２は２番目のサブキューに書き込まれ、セルＣ１は
最初のサブキューに書き込まれ、セルＣ４は４番目のサ
ブキューに書き込まれ、セルＣ３は３番目のサブキュー
に書き込まれる。書き込みサブキューは、各セルの順位
を指示する２ルーティングビットにより所与の出力に対
応する待ち行列の４個のサブキューから選択される。読
み出しサブキューは第１、第２、第３、第４番目等、周
期的に選択される。
【００３１】スペース交換装置１８２は、１６個の遅延
ライン１８９，．．．，１９０の出力により形成される
バッファ１８１の１６個の出力に夫々接続された１６個
の入力を有する結合器１９１と、結合器１９１の出力に
より供給される光信号を増幅する光増幅器１９２と、増
幅器１９２に接続された入力と１６個の出力とを有する
分割器１９３と、分割器１９３の夫々の出力に接続され
た入力と、インタフェース２０１の出力に接続され且つ
１６色から１色を選択する電気制御入力と、交換マトリ
ックス１８０の１６個の出力ｓ１，．．．，ｓ１６の１
つを構成する出力とを有する１６個のフィルタ１９
４，．．．，１９５とを含む。
ライン１８９，．．．，１９０の出力により形成される
バッファ１８１の１６個の出力に夫々接続された１６個
の入力を有する結合器１９１と、結合器１９１の出力に
より供給される光信号を増幅する光増幅器１９２と、増
幅器１９２に接続された入力と１６個の出力とを有する
分割器１９３と、分割器１９３の夫々の出力に接続され
た入力と、インタフェース２０１の出力に接続され且つ
１６色から１色を選択する電気制御入力と、交換マトリ
ックス１８０の１６個の出力ｓ１，．．．，ｓ１６の１
つを構成する出力とを有する１６個のフィルタ１９
４，．．．，１９５とを含む。
【００３２】結合器１９１、増幅器１９２及び分割器１
９３はバッファ１８１から送信される全セルを１６個の
フィルタ１９４，．．．，１９５に送ることができる。
各フィルタは各セル周期毎に制御装置５２により供給さ
れる電気制御信号により選択された色のみを通過させ
る。フィルタは、セルを１地点から他の１地点に送るた
めに異なる１色を通過させるように制御される。場合に
より、例えばメッセージを複数の宛て先に同時に分配す
る場合、これらのフィルタは同一セルの複数の宛て先に
対応する複数のフィルタで同一の色を通過させるように
制御され得る。
９３はバッファ１８１から送信される全セルを１６個の
フィルタ１９４，．．．，１９５に送ることができる。
各フィルタは各セル周期毎に制御装置５２により供給さ
れる電気制御信号により選択された色のみを通過させ
る。フィルタは、セルを１地点から他の１地点に送るた
めに異なる１色を通過させるように制御される。場合に
より、例えばメッセージを複数の宛て先に同時に分配す
る場合、これらのフィルタは同一セルの複数の宛て先に
対応する複数のフィルタで同一の色を通過させるように
制御され得る。
【図１】複数の本発明の交換マトリックスを含む交換ネ
ットワークの一部のブロック図である。
ットワークの一部のブロック図である。
【図２】この交換ネットワークに含まれる交換マトリッ
クスの１つのブロック図である。
クスの１つのブロック図である。
５２ 制御手段 １８０ マトリックス １８１ 光バッファ １８２ 空間経路選択段 １８３，１８４ 波長コンバータ １８５，１８６ 分割器 １８７，１８８ 結合器 １８９，１９０ 遅延ライン １９４，１９５ フィルタ Ｐ１，Ｐ２７２ 光ファイバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギイ・ル・ロワ フランス国、22300・ランニオン、ケル ベガン−セルベル（番地なし) (72)発明者 ジヤン−ミシエル・ガブリアーグ フランス国、91530・ル・バル・サン− ジエルマン、シユマン・デ・ゼコリエ・ ３ (56)参考文献 特開 平２−104149（ＪＰ，Ａ) 特開 平３−13099（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＳＳ Ｅ90−83（1990年11月22日) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04B 10/02 H04Q 3/52
Claims (2)
- 【請求項１】 非同期時分割多重化された固定長のセル
の形態のデータを光ファイバ上で交換するためにｎ個の
入力とｎ個の出力とを有する光交換マトリックスであっ
て、マトリックスの入力に加えられる各セルに波長を割
り当てるようにマトリックスの夫々の入力に配置された
複数の波長コンバータと、マトリックスの全ての出力に
共通であり、０とｋ・Ｔｃ（ｋは整数でありＴｃはセル
の持続期間である）との間で選択可能な期間各セルを格
納するための光バッファと、所与の波長を有するセルの
みを所与の出力に向かって通過させるためのフィルタを
マトリックスの各出力毎に含む空間経路選択段と、前記
セルがアドレスされるマトリックスの出力を各セル毎に
指示する経路情報に応じてコンバータ及びバッファを制
御し、同一出力に向かってスイッチングされるべき２つ
のセルの間の競合を避けるために、各出力毎に待ち行列
を構成するように各セルがバッファに格納される期間を
選択するための制御手段とを含んでおり、該バッファ
が、遅延０，．．．，ｋ・Ｔｃを夫々導入し且つ空間経
路選択段の入力に接続された出力を有する（ｋ＋１）個
の遅延ラインと、遅延ラインの入力に接続された出力と
ｎ個の入力とを各々有する（ｋ＋１）個の結合器と、バ
ッファの入力を構成する入力と（ｋ＋１）個の出力とを
各々有するｎ個の分割器と、ｎ個の分割器のうちの１つ
の出力を（ｋ＋１）個の結合器のうちの１つの入力に各
々接続し且つ各分割器が一度に単一の結合器に接続され
るように制御手段により制御される（ｋ＋１）・ｎ個の
光ゲートとを含むことを特徴とする光交換マトリック
ス。 - 【請求項２】 Ｐ個のセルを含む群の内部の並べ換えに
より元の順序と異なる時間的順序でセルを受信する光交
換マトリックスであって、Ｐ個のセルを含む各群の内部
で時間的順序を再現するために、制御手段が、１つの出
力に対応する各待ち行列でＰ個のサブキューを構成する
ように各セルがバッファに格納される期間を選択するた
めの手段を含んでおり、所与の出力に向けられる各セル
が、Ｐ個のセルの群においてこのセルの元の順位を指示
する経路選択情報に応じてこの出力に対応する待ち行列
のサブキューの１つに書き込まれ、所与の出力に向けら
れるセルがこの出力に対応する各サブキューでセルを順
次読み出すことにより読み出され、これらのサブキュー
が予め決定された順序で読み出されることを特徴とする
請求項１に記載の光交換マトリックス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9100978A FR2672172B1 (fr) | 1991-01-29 | 1991-01-29 | Matrice de commutation photonique. |
| FR9100978 | 1991-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364618A JPH04364618A (ja) | 1992-12-17 |
| JP3105614B2 true JP3105614B2 (ja) | 2000-11-06 |
Family
ID=9409149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1432692A Expired - Lifetime JP3105614B2 (ja) | 1991-01-29 | 1992-01-29 | 光交換マトリックス |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5309266A (ja) |
| EP (1) | EP0497667B1 (ja) |
| JP (1) | JP3105614B2 (ja) |
| KR (1) | KR100232980B1 (ja) |
| AT (1) | ATE130721T1 (ja) |
| AU (1) | AU640552B2 (ja) |
| CA (1) | CA2060116A1 (ja) |
| DE (1) | DE69206164T2 (ja) |
| ES (1) | ES2079809T3 (ja) |
| FR (1) | FR2672172B1 (ja) |
| NZ (1) | NZ241403A (ja) |
| TW (1) | TW219982B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709216B1 (fr) * | 1993-08-19 | 1995-09-15 | Cit Alcatel | Dispositif de commutation photonique à mode de transfert asynchrone, équivalent à plusieurs matrices de commutation indépendantes. |
| FR2715015B1 (fr) * | 1994-01-07 | 1996-02-02 | Auffret Rene | Procédé et dispositif de transmission et d'aiguillage de paquets dans un réseau optique. |
| US5502587A (en) * | 1994-06-30 | 1996-03-26 | At&T Corp. | Network comprising a space division photonic switch and a terminal which forms an output signal from an input signal |
| FR2722629B1 (fr) * | 1994-07-12 | 1996-08-23 | Cit Alcatel | Matrice de commutation photonique |
| GB9418946D0 (en) * | 1994-09-20 | 1994-11-09 | Bicc Plc | Optical network |
| FR2726726A1 (fr) * | 1994-11-04 | 1996-05-10 | Guillemot Christian | Systeme de commutateur pour paquets optiques |
| JP3432063B2 (ja) * | 1994-12-28 | 2003-07-28 | キヤノン株式会社 | ネットワークシステム及びノード装置及び伝送制御方法 |
| FR2736777B1 (fr) * | 1995-07-12 | 1997-08-08 | Alcatel Nv | Reseau de transmission optique avec multiplexage de longueurs d'onde |
| DE69634769T2 (de) * | 1996-02-16 | 2006-03-23 | Alcatel | Optischer Schalter mit Synchronisation |
| US5710846A (en) * | 1996-03-26 | 1998-01-20 | Rf Systems, Inc. | Self-calibrating optical fiber switch |
| CN100369395C (zh) * | 2003-04-25 | 2008-02-13 | 李志扬 | 适于全光网络的波长选择性光开关阵列及其方法 |
| US20050046482A1 (en) * | 2003-08-27 | 2005-03-03 | Karl Schrodinger | Receiver circuit |
| US8050559B2 (en) | 2006-08-21 | 2011-11-01 | Juniper Networks, Inc. | Multi-chassis router with multiplexed optical interconnects |
| CN105453495B (zh) * | 2014-07-18 | 2019-03-01 | 华为技术有限公司 | 一种路由节点、光交换网络及光信号传输的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1331800C (en) * | 1987-09-30 | 1994-08-30 | Syuji Suzuki | Time and wavelength division switching system |
| JPH025663A (ja) * | 1988-06-23 | 1990-01-10 | Nec Corp | 光パケット交換装置 |
| JPH0712230B2 (ja) * | 1988-07-18 | 1995-02-08 | 富士通株式会社 | 光交換システム |
-
1991
- 1991-01-29 FR FR9100978A patent/FR2672172B1/fr not_active Expired - Fee Related
-
1992
- 1992-01-22 TW TW081100463A patent/TW219982B/zh active
- 1992-01-24 EP EP92400186A patent/EP0497667B1/fr not_active Expired - Lifetime
- 1992-01-24 DE DE69206164T patent/DE69206164T2/de not_active Expired - Lifetime
- 1992-01-24 AT AT92400186T patent/ATE130721T1/de not_active IP Right Cessation
- 1992-01-24 ES ES92400186T patent/ES2079809T3/es not_active Expired - Lifetime
- 1992-01-27 NZ NZ241403A patent/NZ241403A/en unknown
- 1992-01-28 CA CA002060116A patent/CA2060116A1/fr not_active Abandoned
- 1992-01-28 KR KR1019920001194A patent/KR100232980B1/ko not_active IP Right Cessation
- 1992-01-28 AU AU10505/92A patent/AU640552B2/en not_active Ceased
- 1992-01-28 US US07/827,168 patent/US5309266A/en not_active Expired - Lifetime
- 1992-01-29 JP JP1432692A patent/JP3105614B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＳＳＥ９０−８３（１９９０年１１月２２日） |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2079809T3 (es) | 1996-01-16 |
| FR2672172B1 (fr) | 1993-06-04 |
| EP0497667A1 (fr) | 1992-08-05 |
| FR2672172A1 (fr) | 1992-07-31 |
| KR920015782A (ko) | 1992-08-27 |
| DE69206164T2 (de) | 1996-05-02 |
| CA2060116A1 (fr) | 1992-07-30 |
| US5309266A (en) | 1994-05-03 |
| AU1050592A (en) | 1992-08-06 |
| JPH04364618A (ja) | 1992-12-17 |
| KR100232980B1 (ko) | 1999-12-01 |
| EP0497667B1 (fr) | 1995-11-22 |
| NZ241403A (en) | 1994-06-27 |
| AU640552B2 (en) | 1993-08-26 |
| ATE130721T1 (de) | 1995-12-15 |
| DE69206164D1 (de) | 1996-01-04 |
| TW219982B (ja) | 1994-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705851B2 (ja) | 光学式パケット切換システム | |
| USRE34305E (en) | Switching system and method of construction thereof | |
| JP2996353B2 (ja) | 非同期時分割多重セルのスイッチングのための多重路自己経路選択交換網 | |
| US6546011B1 (en) | ATM cell switching system | |
| KR0142186B1 (ko) | Atm 시스템용 스위칭네트워크 및 스위칭네트워크 모듈 | |
| JP2923693B2 (ja) | 大容量ａｔｍスイッチ | |
| US5271004A (en) | Asynchronous transfer mode switching arrangement providing broadcast transmission | |
| AU693084B2 (en) | Controlled access ATM switch | |
| Garcia-Haro et al. | ATM shared-memory switching architectures | |
| JP3105614B2 (ja) | 光交換マトリックス | |
| US5499239A (en) | Large capacity modular ATM switch | |
| EP0590865B1 (en) | Multistage growable optical packet switching arrangement with bypass | |
| US5467346A (en) | Packet communication method and packet communication apparatus | |
| EP0405530B1 (en) | Cell exchange apparatus | |
| KR960706730A (ko) | 협소대역 통신용 ATM 망(ATM networks for narrowband communications) | |
| EP0719008B1 (en) | ATM cell broadcasting system | |
| US5285445A (en) | Switching network and switching network control for a switching node in a wideband transmission system | |
| US6101190A (en) | Switching system and method for asynchronous transfer mode exchange for multimedia service | |
| EP0809380A2 (en) | Switching system for switching a fixed-length cell | |
| US20060104281A1 (en) | Packet routing | |
| US5365358A (en) | Optical switching equipment for the through-connection of optical message cells | |
| JP2546490B2 (ja) | スイッチング・システム | |
| JPH06120973A (ja) | Ａｔｍクロスコネクト回路 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JP2549200B2 (ja) | セル交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |