JPS6332300B2 - - Google Patents
Info
- Publication number
- JPS6332300B2 JPS6332300B2 JP56076999A JP7699981A JPS6332300B2 JP S6332300 B2 JPS6332300 B2 JP S6332300B2 JP 56076999 A JP56076999 A JP 56076999A JP 7699981 A JP7699981 A JP 7699981A JP S6332300 B2 JPS6332300 B2 JP S6332300B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- memory
- processing device
- processing
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 2
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は信号をパケツトとして送るパケツト通
信方式に関し、高速処理を可能とする方式に関す
る。
信方式に関し、高速処理を可能とする方式に関す
る。
従来のパケツト通信を適用した交換装置におい
ては、受信したパケツト信号を一担メインメモリ
に転送し、処理待ちとし、プロセツサが順次この
待ち行列の先頭からパケツトの種別、行先等に応
じた処理を行い、送信を行つている。そのため通
常300パケツト／秒程度の処理能力しか得られて
いない。
ては、受信したパケツト信号を一担メインメモリ
に転送し、処理待ちとし、プロセツサが順次この
待ち行列の先頭からパケツトの種別、行先等に応
じた処理を行い、送信を行つている。そのため通
常300パケツト／秒程度の処理能力しか得られて
いない。
したがつて、本発明の目的は、１加入者から毎
秒数十パケツトないし、数百パケツト程度の多数
のパケツトを同時に数十加入者に対し、多重化交
換処理を可能とするパケツト信号通信方式を提供
することにある。そして本発明は、複数の加入者
からのパケツト信号を受信し、 多重化あるいは交換処理を行い指定された加入
者あるいは他のパケツト処理装置へ送信するパケ
ツト処理装置において、 該パケツト処理装置の受信部ならびに送信部毎
にバツフアメモリを設け、 これらのバツフアメモリ間およびバツフアメモ
リとメインメモリ間をデータ転送するダイレクト
メモリアクセスコントローラを設け、 パケツト種別に応じて、受信部と送信部のバツ
フアメモリ間の直接転送を行うように制御してパ
ケツト信号の高速処理を可能とすることにある。
秒数十パケツトないし、数百パケツト程度の多数
のパケツトを同時に数十加入者に対し、多重化交
換処理を可能とするパケツト信号通信方式を提供
することにある。そして本発明は、複数の加入者
からのパケツト信号を受信し、 多重化あるいは交換処理を行い指定された加入
者あるいは他のパケツト処理装置へ送信するパケ
ツト処理装置において、 該パケツト処理装置の受信部ならびに送信部毎
にバツフアメモリを設け、 これらのバツフアメモリ間およびバツフアメモ
リとメインメモリ間をデータ転送するダイレクト
メモリアクセスコントローラを設け、 パケツト種別に応じて、受信部と送信部のバツ
フアメモリ間の直接転送を行うように制御してパ
ケツト信号の高速処理を可能とすることにある。
以下図面に従い本発明の実施例を説明する。
第１図は、従来方式のパケツト通信を適用した
交換局の実施例ブロツク図である。局内には、ダ
イレクトメモリアクセスコントローラ（以下
DMACと略す）１プロセツサ２、メインメモリ
３及びバス線６を介して、各加入者対応にパケツ
トの組変え等を行うHDLC回路４，４′、FiFo
（First−iu−First−out）レジスタメモリ５，
５′が備えられている。
交換局の実施例ブロツク図である。局内には、ダ
イレクトメモリアクセスコントローラ（以下
DMACと略す）１プロセツサ２、メインメモリ
３及びバス線６を介して、各加入者対応にパケツ
トの組変え等を行うHDLC回路４，４′、FiFo
（First−iu−First−out）レジスタメモリ５，
５′が備えられている。
ここでパケツトの形式には色々の種類が与えら
れ、或る伝送局で見た場合その局では、他局へ中
継するだけのパケツト信号あるいは、その局内で
の処理たとえば局内での交換処理の必要なパケツ
トがある。（例えば、データパケツトと呼制御パ
ケツト等である。） 第１図に示す構成の従来方式では、かかるパケ
ツトの種類区分を判断することなく、先づ
DMAC１によりDMA（DirectMemoryAccess）
動作によりFiFoレジスタメモリ５より受信パケ
ツトはメインメモリ３に送り込まれる。次にメイ
ンメモリ３に吸い上げられた後、プロセツサ２が
行先情報及びパケツト種別を判定し、局内交換処
理を施すか、そのまま他局に転送するかいずれか
が行われる。
れ、或る伝送局で見た場合その局では、他局へ中
継するだけのパケツト信号あるいは、その局内で
の処理たとえば局内での交換処理の必要なパケツ
トがある。（例えば、データパケツトと呼制御パ
ケツト等である。） 第１図に示す構成の従来方式では、かかるパケ
ツトの種類区分を判断することなく、先づ
DMAC１によりDMA（DirectMemoryAccess）
動作によりFiFoレジスタメモリ５より受信パケ
ツトはメインメモリ３に送り込まれる。次にメイ
ンメモリ３に吸い上げられた後、プロセツサ２が
行先情報及びパケツト種別を判定し、局内交換処
理を施すか、そのまま他局に転送するかいずれか
が行われる。
次いでDMAC１のDMA制御により宛先アドレ
スに従つて他の加入者の送信FiFoレジスタメモ
リ５′に、メインメモリ３に書込まれているパケ
ツト信号が送られる。
スに従つて他の加入者の送信FiFoレジスタメモ
リ５′に、メインメモリ３に書込まれているパケ
ツト信号が送られる。
この過程を第２図を参照して更に説明する。
イは受信パケツトを示す。ロは初めのDMAに
よりバツフアメモリ５よりメインメモリ３に送り
込まれるデータである。ハは２回目のDMAによ
りプロセツサ２での判定終了後宛先加入者に対応
するFiFoレジスタメモリ５′の送信側にメインメ
モリ２から転送される。
よりバツフアメモリ５よりメインメモリ３に送り
込まれるデータである。ハは２回目のDMAによ
りプロセツサ２での判定終了後宛先加入者に対応
するFiFoレジスタメモリ５′の送信側にメインメ
モリ２から転送される。
ニはFiFoレジスタメモリ５′からHDLC４′を
経て加入者に送られる送信パケツトを示す。
経て加入者に送られる送信パケツトを示す。
以上のような従来方式においては、DMAC１
によるDMA制御が２回行われており、したがつ
てパケツト信号伝送の高速化の点で問題を有して
いる。
によるDMA制御が２回行われており、したがつ
てパケツト信号伝送の高速化の点で問題を有して
いる。
かかる問題点を解決したのが本発明の方式であ
る。
る。
第３図が本発明方式の実施例ブロツク図であ
り、第４図はその動作タイムチヤートである。
り、第４図はその動作タイムチヤートである。
第３図で、第１図と同じものには、同じ数字を
付してある。
付してある。
第３図で、第１図と異なつている点は、第１図
のFiFoレジスタ５，５′が、ラインメモリ５１，
５１′に置換わつている点である。
のFiFoレジスタ５，５′が、ラインメモリ５１，
５１′に置換わつている点である。
ラインメモリ５１，５１′はプロセツサ２から
直接アクセス可能なメモリである。したがつてプ
ロセツサ２からのアクセスにより直接ラインメモ
リ５１でパケツト種別、行先（宛先）を判定し中
継するだけのパケツトについては入線のラインメ
モリ５１から出線のラインメモリ５１′へ１回の
DMAで転送を行なつている（パス９）。一方局
内処理の必要なパケツトについては、従来方式通
り、パス１０でメインメモリ３を通過して、他加
入者又は他局向に転送することが可能である。
直接アクセス可能なメモリである。したがつてプ
ロセツサ２からのアクセスにより直接ラインメモ
リ５１でパケツト種別、行先（宛先）を判定し中
継するだけのパケツトについては入線のラインメ
モリ５１から出線のラインメモリ５１′へ１回の
DMAで転送を行なつている（パス９）。一方局
内処理の必要なパケツトについては、従来方式通
り、パス１０でメインメモリ３を通過して、他加
入者又は他局向に転送することが可能である。
第４図では、かかるパス９を介して１図の
DMAでラインメモリ５１からラインメモリ５
１′に転送されることが理解される。
DMAでラインメモリ５１からラインメモリ５
１′に転送されることが理解される。
以上述べたように本発明によれば、プロセツサ
２として例えば８ビツトのMOSマイクロプロセ
ツサを用いた場合でも、１パケツトの処理時間を
200〜300マイクロ秒とすることができ、１つのパ
ケツト処理装置で3.000〜5.000パケツト１秒のパ
ケツト処理が可能となる。したがつて、100パケ
ツト１秒程度の加入者線を30〜50加入時に処理す
ることができ、処理装置当りの収容加入者数を飛
躍的に改善し得る。
２として例えば８ビツトのMOSマイクロプロセ
ツサを用いた場合でも、１パケツトの処理時間を
200〜300マイクロ秒とすることができ、１つのパ
ケツト処理装置で3.000〜5.000パケツト１秒のパ
ケツト処理が可能となる。したがつて、100パケ
ツト１秒程度の加入者線を30〜50加入時に処理す
ることができ、処理装置当りの収容加入者数を飛
躍的に改善し得る。
第１図は従来方式の実施例ブロツク図、第２図
は第１図方式の動作タイムチヤート、第３図は本
発明方式の実施例ブロツク図、第４図は第３図方
式の動作タイムチヤートを示す。 図において、１はDMAC、２はプロセツサ、
３はメインメモリ、４，４′はHDLC回路、５，
５′はFiFoレジスタメモリ、５１，５１′はライ
ンメモリ、６はバス線。
は第１図方式の動作タイムチヤート、第３図は本
発明方式の実施例ブロツク図、第４図は第３図方
式の動作タイムチヤートを示す。 図において、１はDMAC、２はプロセツサ、
３はメインメモリ、４，４′はHDLC回路、５，
５′はFiFoレジスタメモリ、５１，５１′はライ
ンメモリ、６はバス線。
Claims (1)
- 【特許請求の範囲】 １ 複数の加入者からのパケツト信号を受信し、 多重化あるいは交換処理を行い指定された加入
者あるいは他のパケツト処理装置へ送信するパケ
ツト処理装置において、 該パケツト処理装置の受信部ならびに送信部毎
にバツフアメモリを設け、 これらのバツフアメモリ間およびバツフアメモ
リとメインメモリ間をデータ転送するダイレクト
メモリアクセスコントローラを設け、 パケツト種別に応じて、受信部と送信部のバツ
フアメモリ間の直接転送を行うように制御するこ
とを特徴とするパケツト信号通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076999A JPS57192151A (en) | 1981-05-21 | 1981-05-21 | Communicating system for packet signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076999A JPS57192151A (en) | 1981-05-21 | 1981-05-21 | Communicating system for packet signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57192151A JPS57192151A (en) | 1982-11-26 |
| JPS6332300B2 true JPS6332300B2 (ja) | 1988-06-29 |
Family
ID=13621468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56076999A Granted JPS57192151A (en) | 1981-05-21 | 1981-05-21 | Communicating system for packet signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57192151A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206346A (ja) * | 1985-03-11 | 1986-09-12 | Fujitsu Ltd | デ−タ交換装置 |
| JPS6285533A (ja) * | 1985-10-11 | 1987-04-20 | Nec Corp | 分散形パケツト交換機システム |
| JPH0831877B2 (ja) * | 1986-09-02 | 1996-03-27 | 日本電信電話株式会社 | パケツトスイツチ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571339A (en) * | 1978-11-22 | 1980-05-29 | Fujitsu Ltd | Packet transfer circuit system |
-
1981
- 1981-05-21 JP JP56076999A patent/JPS57192151A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571339A (en) * | 1978-11-22 | 1980-05-29 | Fujitsu Ltd | Packet transfer circuit system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57192151A (en) | 1982-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0289733B1 (en) | Switching method for integrated voice/data communications | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| JPH0821013B2 (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US4796022A (en) | Double transit bus system | |
| US5930261A (en) | Bus protocol | |
| US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
| JPS6332300B2 (ja) | ||
| JPS61100046A (ja) | ル−プ伝送方法 | |
| JP2760280B2 (ja) | 通信データ交換装置および該交換装置を用いた通信システム | |
| JPS6113662B2 (ja) | ||
| JPS61251344A (ja) | パケツト転送回路方式 | |
| US7177997B2 (en) | Communication bus system | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH06334679A (ja) | アダプテーション処理装置 | |
| JPH1041998A (ja) | プロトコル処理装置 | |
| JPH03278643A (ja) | パケット交換装置 | |
| JP2001285339A (ja) | パケットスイッチ装置受信部のデータ処理方式 | |
| JPH02137547A (ja) | パケット交換装置 | |
| JPS614341A (ja) | リング型通信システムのデ−タ伝送処理方式 | |
| JPH02105244A (ja) | データ送信装置および受信装置 | |
| JPH01129551A (ja) | パケット交換装置 | |
| JPH0126219B2 (ja) | ||
| JPS62250746A (ja) | Ｈｄｌｃ送信装置 | |
| JPH0656986B2 (ja) | 通信制御装置 | |
| JPS5831785B2 (ja) | 回線極性制御方式 |