JPS5831785B2 - 回線極性制御方式 - Google Patents
回線極性制御方式Info
- Publication number
- JPS5831785B2 JPS5831785B2 JP54047426A JP4742679A JPS5831785B2 JP S5831785 B2 JPS5831785 B2 JP S5831785B2 JP 54047426 A JP54047426 A JP 54047426A JP 4742679 A JP4742679 A JP 4742679A JP S5831785 B2 JPS5831785 B2 JP S5831785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- character
- processing request
- polarity
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は回線極性制御方式に関し、特に調歩同期方式を
用いて計算機、端末装置、あるいは公衆通信網と対向す
る装置において回線極性を指定された時間だけ同一極性
に保持する回線極性制御方式に関する。
用いて計算機、端末装置、あるいは公衆通信網と対向す
る装置において回線極性を指定された時間だけ同一極性
に保持する回線極性制御方式に関する。
従来、回線に文字を送出後、回線極性を一定時間同一極
性に保持する必要がある装置では、文字送出回路から制
御回路へ一定時間ごとに送出される処理要求に対し、制
御回路は回線極性を保持する旨の制御を行ない、その制
御回数を計数することにより一定時間の同一極性を得て
いた。
性に保持する必要がある装置では、文字送出回路から制
御回路へ一定時間ごとに送出される処理要求に対し、制
御回路は回線極性を保持する旨の制御を行ない、その制
御回数を計数することにより一定時間の同一極性を得て
いた。
したがつて、従来方式では■−一定時間とに処理をしな
げればならないことによるオーバヘッドが太きい、■通
信速度の異なる回線を収容するとき一定時間の極性保持
を得るためには通信速度に見合ったカウント値を個々に
設定しなげればならない、■処理要求をカウントアンプ
する制御が必要である、■−文字送出時間より短い時間
の制御ができない、などの欠点があった。
げればならないことによるオーバヘッドが太きい、■通
信速度の異なる回線を収容するとき一定時間の極性保持
を得るためには通信速度に見合ったカウント値を個々に
設定しなげればならない、■処理要求をカウントアンプ
する制御が必要である、■−文字送出時間より短い時間
の制御ができない、などの欠点があった。
本発明は、文字送信回路とその制御回路との間に遅延回
路を置くことにより一定時間の同一極性保持を得るよう
にして、上記欠点を解決することを目的とし、そのため
本発明は文字送信回路と制御回路をそなえ、制御回路か
ら文字送信回路へ送信文字を移送し、文字送信回路から
制御回路へ処理要求を発するよう構成された調歩同期方
式の通信制御装置等において、上記文字送信回路と制御
回路の間に遅延回路をもうけ、上記文字送信回路から制
御回路への処理要求を該遅延回路を経由して伝達し、文
字送信回路から制御回路への処理要求伝達時間を可変に
制御せしめることにより回線極性を指定された時間だけ
同一極性に保持するようにしたことを特徴とする。
路を置くことにより一定時間の同一極性保持を得るよう
にして、上記欠点を解決することを目的とし、そのため
本発明は文字送信回路と制御回路をそなえ、制御回路か
ら文字送信回路へ送信文字を移送し、文字送信回路から
制御回路へ処理要求を発するよう構成された調歩同期方
式の通信制御装置等において、上記文字送信回路と制御
回路の間に遅延回路をもうけ、上記文字送信回路から制
御回路への処理要求を該遅延回路を経由して伝達し、文
字送信回路から制御回路への処理要求伝達時間を可変に
制御せしめることにより回線極性を指定された時間だけ
同一極性に保持するようにしたことを特徴とする。
本発明による方式においては、通常、制御回路は遅延回
路に対し遅延時間をゼロと指示しておくことにより連続
して文字の送出ができるようにする。
路に対し遅延時間をゼロと指示しておくことにより連続
して文字の送出ができるようにする。
ここで、ある文字送出後に一定時間の極性保持が必要と
なったとき、制御回路は文字送信回路に文字を移送する
と同時に保持極性を通知し、遅延回路に希望する極性保
持時間を指示する。
なったとき、制御回路は文字送信回路に文字を移送する
と同時に保持極性を通知し、遅延回路に希望する極性保
持時間を指示する。
これにより、制御回路に対し、次に処理要求が発生する
のは文字送出後、希望する時間だけ回線極性を希望極性
に保持したときである。
のは文字送出後、希望する時間だけ回線極性を希望極性
に保持したときである。
制御回路はこの処理要求に対し次の必要な処理を行なえ
ばよい。
ばよい。
なお、ここで使用する文字送信回路は次に送信すべき文
字がないときは指定された極性を保持するものである。
字がないときは指定された極性を保持するものである。
次に本発明を図面により説明する。
第１図は本発明による実施例の通信制御装置のブロック
図であり、図中１は文字送信回路、２は遅延回路、３は
制御回路、４は保持極性指示信号線、５は送信データ移
送線、６は遅延時間設定信号線、７は文字送信回路から
の処理要求信号線、８は制御回路に対する処理要求信号
線である。
図であり、図中１は文字送信回路、２は遅延回路、３は
制御回路、４は保持極性指示信号線、５は送信データ移
送線、６は遅延時間設定信号線、７は文字送信回路から
の処理要求信号線、８は制御回路に対する処理要求信号
線である。
文字送信回路１は送信データ移送線５により制御回路３
から送出されてきた文字データを図示しない回線上へ送
出する。
から送出されてきた文字データを図示しない回線上へ送
出する。
文字データ送出後、文字送信回路１は次の送信文字を要
求するために処理要求信号線７上に処理要求を発生する
。
求するために処理要求信号線７上に処理要求を発生する
。
文字送信回路１からの処理要求は遅延回路２に入力され
るが、通常、遅延回路２の遅延時間はゼロに設定されて
おり、処理要求は直ちに処理要求信号線８を経由して制
御回路３へ伝達される。
るが、通常、遅延回路２の遅延時間はゼロに設定されて
おり、処理要求は直ちに処理要求信号線８を経由して制
御回路３へ伝達される。
文字送信回路１かもの処理要求に対し、制御回路３は次
の送信文字を再び送信データ移送線５により文字送信回
路１へ送出する。
の送信文字を再び送信データ移送線５により文字送信回
路１へ送出する。
このようにして、順次、送信文字を回線上に送出してい
く。
く。
一方、制御回路３において、ある文字送出後に一定時間
の極性保持が必要となったとき、制御回路３は送信デー
タ移送線５により送信文字を転送するとともに、保持極
性指示信号線４により文字送出後の回線極性を指定し、
さらに遅延時間設定信号線６により遅延回路２に対し遅
延時間を指定する。
の極性保持が必要となったとき、制御回路３は送信デー
タ移送線５により送信文字を転送するとともに、保持極
性指示信号線４により文字送出後の回線極性を指定し、
さらに遅延時間設定信号線６により遅延回路２に対し遅
延時間を指定する。
これにより文字送信回路１は文字送信後、回線を指定さ
れた極性に保持する。
れた極性に保持する。
さらに遅延回路２は文字送信回路１からの処理要求信号
を制御回路３により指定された時間だけ遅延させて制御
回路３へ伝達する。
を制御回路３により指定された時間だけ遅延させて制御
回路３へ伝達する。
制御回路３は遅延されて伝達されてきた処理要求信号に
もとづき直ちに次の文字信号等の処理を行なう。
もとづき直ちに次の文字信号等の処理を行なう。
このようにすることによりある文字送出後におけるブ定
時間の極性保持が得られる。
時間の極性保持が得られる。
第２図は遅延回路２０１例であり、図中、６〜８は第１
図の同一番号のものと同一のもの、１０は遅延指示保持
回路、１１−１．１１−ｎ、１２はアンド回路、１３−
１ 、１３−ｎは遅延手段、１４はオア回路である。
図の同一番号のものと同一のもの、１０は遅延指示保持
回路、１１−１．１１−ｎ、１２はアンド回路、１３−
１ 、１３−ｎは遅延手段、１４はオア回路である。
遅延指示保持回路１０は制御回路３からの遅延時間設定
情報を保持し、アンド回路１１−１ 、１１−ｎ、 １
２の制御を行なう。
情報を保持し、アンド回路１１−１ 、１１−ｎ、 １
２の制御を行なう。
遅延手段１３−１ 、１３−ｎはそれぞれ異なる遅延時
間を有する。
間を有する。
通常の文字送信時にはアンド回路１２が開くように制御
され、文字送信回路１からの処理要求信号は遅延時間ゼ
ロで制御回路３へ伝達される。
され、文字送信回路１からの処理要求信号は遅延時間ゼ
ロで制御回路３へ伝達される。
一方、ある文字送信後、回線極性を一定時間保持したい
ときには、制御回路３から指示された遅延時間を有する
遅延手段を処理要求信号が通るように制御される。
ときには、制御回路３から指示された遅延時間を有する
遅延手段を処理要求信号が通るように制御される。
さらに、本方式は文字送信回路にバッファを持っている
ものについても適用できる。
ものについても適用できる。
この場合は送信回路内のデータをすべて送出後の処理要
求のみを遅延回路における遅延の対象とすればよい。
求のみを遅延回路における遅延の対象とすればよい。
第３図は文字送信回路に文字バッファが存在するときの
実施例である。
実施例である。
第３図において、第１図と同一番号のものは同一物を示
す。
す。
第３図において７−１は文字送信回路１内のデータをす
べて送信完了したことによる処理要求信号線、７−２は
バッファに空きが発生したことによる処理要求信号線、
９はバッファ、１５は処理要求選択回路、１６は処理要
求選択回路１５から選択出力された処理要求信号線、１
７は処理要求選択指示信号線である。
べて送信完了したことによる処理要求信号線、７−２は
バッファに空きが発生したことによる処理要求信号線、
９はバッファ、１５は処理要求選択回路、１６は処理要
求選択回路１５から選択出力された処理要求信号線、１
７は処理要求選択指示信号線である。
第３図の実施例では、処理要求信号線７−１および７−
２のいずれかを、処理要求選択指示信号線１７の指示に
より処理要求選択回路１５で選択して、処理要求信号線
１６に出力し、遅延回路２に入力する。
２のいずれかを、処理要求選択指示信号線１７の指示に
より処理要求選択回路１５で選択して、処理要求信号線
１６に出力し、遅延回路２に入力する。
これ以後の動作は第１図の実施例の場合と同一であるの
で、詳細な説明は省略する。
で、詳細な説明は省略する。
第１図および第３図において、保持極性指示の制御は、
文字送信回路がアンダラン状態（送るべき文字がない状
態）のときに保持すべき極性を示すものであるが、希望
する保持極性が文字送信回路固有のアングラン時の保持
極性のみであるときは本指示は不要である。
文字送信回路がアンダラン状態（送るべき文字がない状
態）のときに保持すべき極性を示すものであるが、希望
する保持極性が文字送信回路固有のアングラン時の保持
極性のみであるときは本指示は不要である。
また、遅延回路２の構成は第２図の回路例に限定される
ことなく他の回路形式をとることもできる。
ことなく他の回路形式をとることもできる。
上記したように、本発明は文字送信回路と制御回路の間
に遅延回路を置くことによりＣＲｌＴＡＢなどの端末動
作時間を必要とする文字を送信後、次の文字送信までに
時間間隔を必要とする場合、およびデータ網における網
制御処理の場合等に必要な時間制御を容易に正確に実現
できるというすぐれた効果を奏する。
に遅延回路を置くことによりＣＲｌＴＡＢなどの端末動
作時間を必要とする文字を送信後、次の文字送信までに
時間間隔を必要とする場合、およびデータ網における網
制御処理の場合等に必要な時間制御を容易に正確に実現
できるというすぐれた効果を奏する。
第１図は文字送信回路内に文字バッファが存在しないと
きの本発明の実施例のブロック図、第２図は遅延回路の
回路例、第３図は文字送信回路内に文字バッファが存在
するときの本発明の実施例のブロック図である。 図中、１は文字送信回路、２は遅延回路、３は制御回路
、６は遅延時間設定信号線、７，７−１゜７−２は文字
送信回路からの処理要求信号線、は制御回路に対する処
理要求信号線である。
きの本発明の実施例のブロック図、第２図は遅延回路の
回路例、第３図は文字送信回路内に文字バッファが存在
するときの本発明の実施例のブロック図である。 図中、１は文字送信回路、２は遅延回路、３は制御回路
、６は遅延時間設定信号線、７，７−１゜７−２は文字
送信回路からの処理要求信号線、は制御回路に対する処
理要求信号線である。
Claims (1)
- １ 文字送信回路と制御回路をそなえ、制御回路から文
字送信回路へ送信文字を移送し、文字送信回路から制御
回路へ処理要求を発するよう構成された調歩同期方式の
通信制御装置等において、上記文字送信回路と制御回路
の間に遅延回路をもうけ、上記文字送信回路から制御回
路への処理要求を該遅延回路を経由して伝達し、文字送
信回路から制御回路への処理要求伝達時間を可変に制御
せしめることにより、回線極性を指定された時間だけ同
一極性に保持するようにしたことを特徴とする回線極性
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54047426A JPS5831785B2 (ja) | 1979-04-18 | 1979-04-18 | 回線極性制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54047426A JPS5831785B2 (ja) | 1979-04-18 | 1979-04-18 | 回線極性制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55153450A JPS55153450A (en) | 1980-11-29 |
| JPS5831785B2 true JPS5831785B2 (ja) | 1983-07-08 |
Family
ID=12774823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54047426A Expired JPS5831785B2 (ja) | 1979-04-18 | 1979-04-18 | 回線極性制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831785B2 (ja) |
-
1979
- 1979-04-18 JP JP54047426A patent/JPS5831785B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55153450A (en) | 1980-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060080472A1 (en) | Method and apparatus for simultaneous bidirectional signaling in a bus topology | |
| JPH0821013B2 (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US5404137A (en) | High speed transition signalling communication system | |
| JPS5831785B2 (ja) | 回線極性制御方式 | |
| JPS636893B2 (ja) | ||
| JP3190800B2 (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| JP3192009B2 (ja) | 転送制御方式 | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JP2752456B2 (ja) | チャネル装置 | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| JPH07191934A (ja) | 二重バス装置 | |
| JPS6332300B2 (ja) | ||
| JP2616010B2 (ja) | パケットネットワーク | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JP3067155B2 (ja) | データ転送装置 | |
| JPH0113575B2 (ja) | ||
| JPH02141862A (ja) | データ転送制御方式 | |
| JPS6277666A (ja) | バツフア回路 | |
| JPH0612899B2 (ja) | 伝送制御方式 | |
| JPH023345B2 (ja) | ||
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPH0567025A (ja) | 周辺制御装置 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPS59205855A (ja) | 回線アダプタ |