SU734697A1 - Коммутационное устройство дл мультипроцессорной системы - Google Patents

Коммутационное устройство дл мультипроцессорной системы Download PDF

Info

Publication number
SU734697A1
SU734697A1 SU762403319A SU2403319A SU734697A1 SU 734697 A1 SU734697 A1 SU 734697A1 SU 762403319 A SU762403319 A SU 762403319A SU 2403319 A SU2403319 A SU 2403319A SU 734697 A1 SU734697 A1 SU 734697A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bbp
exchange
module
address
switching device
Prior art date
Application number
SU762403319A
Other languages
English (en)
Inventor
Владислав Валентинович Игнатущенко
Николай Васильевич Степанов
Нина Сергеевна Степанова
Original Assignee
Ордена Ленина Институт Проблем Управления Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Проблем Управления Ан Ссср filed Critical Ордена Ленина Институт Проблем Управления Ан Ссср
Priority to SU762403319A priority Critical patent/SU734697A1/ru
Application granted granted Critical
Publication of SU734697A1 publication Critical patent/SU734697A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) КОММУТАЦИОННОЕ УСТРОЙСТВО ДЛЯ МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ Изобретение относитс  к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах с 1одульной структурой пам ти. Известно коммутационное устрой(:тво дл  мультипроцессорной системы, содержащее несколько магистралей, кажда  из которых св зана со всеми модул ми оперативной пам ти и всеми процессорами 1. Однако данное устройство характеризуетс  низким быстродействием, недостаточной гибкостью, большой СЛОЖНОСТЬЮ) управлени  и недостаточной живучестью, что особенно сильно сказываетс  при размещении модулей оперативной пам ти (ОП) и процессоров в разных физических блоках (стойках ) системы. В этом случае из-за большой длины магистралей, соедин ющих между собой процессоры и модули ОП, резко возрастает врем  обмена информацией, которое состоит из времени посылки запроса к центральному блоку управлени  св з ми, времени ожидани  в очереди (если такова  есть), времени ожидани , когда освободитс  св зь, соедин юща  требуемый модуль пам ти, которое складываетс  из времени обработки очереди запросов на обмен, времени установлени  соединени , времени сообщени  процессору и модулю ОП, что св зь установлена и обмен разрешен, времени посылки адреса из процессора к ОП, времени считывани  или записи в ОП, времени посылки операнда из ОП процессору (или посылки сообщени  о том, что запись прозведена и можно засылать следующий адрес ). Ситуаци  осложн етс  тем, что два процессора могут одновременно потребовать установлени  соединени  к одному и тому же модулю оперативной пам ти. Возникшую конфликтную ситуацию необходимо разрещить в пользу одного из процессоров. Сделать это тем сложнее, чем больше число процессоров и чем больше число магистралей и модулей ОП. Помимо высокой сложности управлени  при разрешении подобных конфликтных ситуаций резко снижаетс  быстродействие устройства, так как к времени пересылки слова, рассматриваемому выше, добав тс  врем , необходимое дл  обнаружени  конфликтной ситуации, врем , необходимое дл  ее разрешени  (если она возникла ), и врем  дл  проверки установилось ли требуемое соединение. Все это требует обмена управл ющей информацией между обменивающимис  блоками: блоком управлени  св з ми, процессорами и модул ми ОП, а если блоки расположены в разных стойках , врем  это может быть недопустимо большим . Кроме того, если два блока обмениваютс  между собой, они  вл ютс  недоступными дл  любого другого блока, что приводит к снижению гибкости устройства. Известно также коммутационное устройство дл  мультипроцессорной системы, содержащее многовходовые модули оперативной пам ти 2. Этому устройству присущи все указанные недостатки с той лищь разницей, что разрещение конфликтных ситуаций перенесено в блок управлени  модулем ОП, что удобно сделать при относительно небольшом числе входов последнего. С ростом числа входов в модуль ОП сложность управлени  им и врем  обмена возрастают. Наиболее близким техническим решением к изобретению  вл етс  ком.мутационное устройство дл  мультипроцессорной системы , содержащее в.ходные и выходные буферные блоки пам ти, причем первый выход всех выходных буферных блоков пам ти  вл етс  первой группой выходов устройства , вход всех входных буферных блоков пам ти  вл етс  первой группой входов устройства , и блок управлени  коммутатором 3. Недостатками данного устройства  вл ютс  высока  сложность управлени , трудность в разрешении конфликтных ситуаций, сильна  зависимость времени установлени  св зи от числа входов и выходов. Кроме того, если необходимо увеличить число модулей ОП или число процессоров, или и то и другое, то необходимо полностью замен ть коммутационное устройство вместе с управлением, что  вл етс  преп тствием дл  расширени  системы. Кроме того, устройство обладает недостаточной гибкостью, котора  выражаетс  в невозможности одновременной работы нескольких процессоров с одним и тем же модулем ОП и в слишком большом времени переключени  с одной установленной св зи на другую. Цель изобретени  - повышение быстродействи  и гибкости. Поставленна  цель достигаетс  тем, что в коммутационное устройство дл  мультипроцессорной системы введены две группы блоков синхронизации, регистры пересылок и блоки управлени  пересылками, образующие матрицу, причем второй выход и первый вход каждого выходного буферного блока пам ти соединены соответственно с первым входом и первым выходом каждого блока управлени  пересылками соответствующей стро ки матрицы и соответственно с первым входом и первым выходом каждого регистра пересылок той же строки матрицы, выход каждого блока синхронизации первой группы соединен со вторым входом каждого блока управлени  пересылками соответствующей строки матрицы, второй выход и третий вход каждого блока управлени  пересылками соединен соответственно со вторым входом и выходом соответствующего регистра пересылок, третьи и четвертые выходы всех регистров пересылок столбца матрицы  вл ютс  соответственно второй и третьи группами выходов устройства, третьи входы всех регистров пересылок столбца матрицы  вл ютс  соответственно второй группой входов устройства, выход каждого блока синхронизации второй груп.пы соединен с четвертым входом каждого блока управлени  пересылками соответствуюп его столбца матрицы, выход каждого входного буферного блока пам ти соединен с первым входом каждого из регистров пересылок соответствующей строки матрицы. На фиг. 1 изображена схема коммутационного устройства дл  мультипроцессорной системы; на фиг. 2 - то же, схема функционировани ; а на фиг. 3 - информационные потоки между основными блоками устройства . Устройство содержит (фиг. 1) входные 1 и выходные 2 буферные блоки пам ти (ББП), приче.м первый вход каждого входного ББП 1 подключен к соответствующей горизонтальной входной щине 3, выход каждого выходного ББП 2 подключен к соответствующей горизонтальной выходной шине 4, регистры 5 пересылок и блоки 6 управлени  пересылка.ми, образующие матрицу , а также две группы блоков 7 и 8 синхронизации , причем второй выход и первый вход каждого выходного ББП 2 соединены соответственно с первым входом и первы.м выходом каждого блока б управлени  пересылками соответствующей строки матрицы и соответственно с первым входом и первым выходом каждого, регистра 5 пересылок той же строки матрицы, выход каждого блока 7 синхронизации первой группы соединен со вторым входом каждого блока 6 управлени  пересылками соответствующей строки .матрицы , второй выход и третий вход каждого блока 6.управлени  пересылками соединен соответственно со вторыми входом и выходом одноименного регистра 5 пересылок, третьи и четвертые выходы всех регистров 5 пересылок, третьи и четвертые входы всех регистров пересылок столбца подключены соответственно к первой 9 и второй 10 соответствующим вертикальным выходным шинам, третьи входы всех регистров 5 пересылок столбца матрицы подключены к соответствующей вертикальной входной шине 11, выход каждого блока 8 синхронизации второй группы соединен с четвертым входом каждого блока 6 управлени  пересылками соответствующего столбца .матрицы, выход каждого входного ББП 1 соединен с третьим входом каждого из регистров 5 пересылок соответствующей строки матрицы.
Схема функционировани  коммутационного устройства содержит вычислительный блок 12, магистрали 13, оперативную пам ть (ОП) 14, процессоры 15, входные ББП 16 выходные ББП 17, блоки 18 управлени  БУ, модуль ОП 19, блоки 20 синхронизации (БС) первой группы, блоки 21 управлени  пересылками (БУП), блоки 22 синхронизации второй группы, зону 23 ББП признаков, зону 24 ББП адреса, зону 25 ББП номера модул  ОП,зону 26 ББП адреса в модуле ОП, зону 27 ББП операнда, группу шин магистрали (ГШМ) номера модул  ОП 28, ГШМ операнда 29, ГШМ адреса в модуле ОП 30,ТШМ адреса ББП 31, 32, ГШМоперанда 33, регистры 34 пересылок (РП), зону 35 РП признаков, зону 36 РП адреса ББП, зону 37 РП адреса в модуле ОП, зону 38 РП операнда, информационные шины 39 модул , адресные шины 40 модул  ОП, информационные шины 41 модул  ОП.
Кроме того, зону 42 ББП группы признаков (см. фиг. 3), зону 43 ББП адреса ББП, зону 44 ББП номера модул  ОП, зону 45 ББП операнда, зону 46 ББП адреса в модуле ОП, разр д 47 признака «готов к обмену, разр д 48 признака «обмен завершен , разр д 49 признака «зан т обменом , разр д 50 признака «вид обмена, дешифратор 51 адреса ББП, 52, адрес 53 ББП (номер строки ББП), регистр 54 пересылок (РП), оперативную пам ть 55, магистраль 56 ББП Ofl, магистраль 57 ОП ББП, поток 58 операндов и сопутствуюшей информации на запись в ОП, поток 59 информации об операндах, дл  которых запись произведена , поток 60 адресов на считывание из ОП, поток 61 информации об операндах, сто щих в очереди на считывание из ОП, поток 62 считанных из ОП операндов, содержимое зон РП 54-63-67, разр д 63 признака зан тости РП, разр д 64 признака вида обмена с ОП, адрес 65 в ББП, адрес 66 в модуле ОП, операнд 67.
Совокупность зон 42-46 (фиг. 3) образует строку входного или выходного ББП, обозначенных соответственно 1 и 2 на фиг. 1 и 16-17 на фиг. 2, вертикальные выходные шины 9 и 10 на фиг. 1 соответствуют информационным входным 39 и адресным шинам 40 модул  ОП на фиг. 2, а вертикальные входные шицы 11 на фиг. 1 соответствуют информационным входным шинам 41 модул  ОП на фиг. 2.
Предложенное коммутационное устройство дл  мультипроцессорной системы обеспечивает св зь между ОП и любыми другими функциональными блоками вычислительной системь, такими как процессоры ввода-вывода, управл ющие блоки и устройства , арифметико-логические устройства, процессоры операционной системы и др. Совокупность последних устройств (за исключением ОП) назовем вычислительным блоком системы, а сами устройства - процессорами , независимо от выполн е.мых ими функций.
Конфликтные ситуации, возникаюшие при обрашении нескольких процессоров к одному и тому же модулю ОП, во всех вычислительных системах разрешаютс  путем последовательного предоставлени  процессорам доступа к этому модулю ОП, вследствие чего; во избежание простоев и обеспечени  загрузки работой во врем  разрешени  конфликтных ситуаций, процессорам придаютс  ББП.
Все запросы к ОП и всю информацию из ОП процессоры получают через свои ББП. Несколько процессоров могут иметь один ББП (так называемый распределенный ББП) и наоборот.
Ввиду значительного разнообрази  типов процессоров, работающих с ОП, столь же разнообразной будет и информаци , которой процессоры обмениваютс  с ОП, это команды (или их части), модификаторы, операнды, форматные коды и др. Не тер   общности, все виды информации разделим на три типа: управл ющую информацию, адреса и операнды (под операндами понимаетс  все, что может содержатьс  в  чейках оперативной пам ти). Ввиду того, что многопроцессорна  система может иметь значительные физические размеры, процессоры и оперативна  пам ть могут оказатьс  в разных физических стойках, что делает малопригодными известные коммутационные устройства, так как увеличивающеес  врем  «отклика (при размещении ОП и процессоров в разных стойках) резко снижает их быстродействие.
В предложенном устройстве нет необходимости ожидать отклика после посылки очередного адреса или операнда, или отклика о том, что требуема  св зь между процессором и модулем ОП установлена и разрешены все конфликтные ситуации.
Все запросы на обмен, поступаюшие в коммутационное устройство из БПП, не могут быть удовлетворены немедленно, но заранее неизвестно, какие именно будут выполнены . Кроме того, при достаточно большой длине магистрали, соедин ющей ББП с ОП, посла запрос на обмен, ББП не сможет немедленно получить инфор.мацию о том, удовлетворен ли запрос. В св зи с этим принцип работы интерфейса основан на том, что запросы на обмен отсылаютс  из ББП все сразу последовательно, не ожида  отклика коммутационного устройства (т. е. информацию о том, могут ли они быть удовлетворены немедленно). Неудовлетворенные за вки не воспринимаютс  ком.мутационным устройством и тер ютс  в нем, не сохран ютс  в ББП и в случае отсутстви  отклика о том, что они прин ты к обмену, они посылаютс  в ко.ммутационное устройство вновь также последовательно. Только после того, как ББП получит отклик коммутационного устройства о том, что за вка удовлетворена , она может быть удалена из ББП. Указанный принцип реализуетс  в устройстве благодар  использованию распределенной регистровой пам ти (регистров пересылок - РП), выполн ющей функции коммутатора и накопител  за вок на обмен с модел ми ОП. Таким образом, с помощью РП образуетс  очередь к каждому модулю ОП. Рассмотрим потоки в коммутационном устройстве (фиг. 3). ББП состоит из двух частей с точки зрени  обмена: входного ББП и выходного ББП, при этом щины записи и считывани  дли обоих ББП объединены , за исключением зоны ББП операнда. Операнд можно записать из ОП только во входной ББП и считать в ОП только из выходного ББП; все перемещени  операндов между входным и выходным ББП осуществл ет процессор 15 (фиг. 2). Если процессору 15 (фиг. 2) требуетс  произвести обмен некоторой группой операндов с ОП, то в общем случае неважно, в каком пор дке этот обмен будет осуществл тьс  (если существуют приоритеты между за вками данного процессора к ОП, то соответствующа  последовательность засылки за вок в коммутационное устройство формируетс  блоком 18 соответствующего ББП), важно лищь получить информацию из ОП за возможно малое врем . Поэтому в устройстве все запросы процессоров посылаютс  последовательно через коммутационное устройство, не дожида сь отклика о том, прин т ли данный запрос к обмену или нет. «Отклики поступают из коммутационного устройства ББП (с некоторой задержкой ) только на те за вки, которые прин ты регистрами пересылок к обмену. Если же за вка не может быть прин та немедленно (соответствующий РП зан т), то эта за вка тер етс  в коммутационном устройстве, но сохран етс  в ББП. После окончани  засылки всех за вок в коммутационное устройство , начинаетс  повторна  засылка в РП тех за вок, на которые не получено отклика . Это продолжаетс  до получени  отклика на все за вки. Рассмотрим потоки информации, возникающие при записи в ОП из ББП. Предполагаетс , что в магистрал х 56 и 57 происходит задержка информации на фиксированное врем  (в каждой магистрали 56 и 57), возможно различное дл  каждой магистрали 13 на фиг. 2. Например, это случаетс  тогда, когда ОП и ББП размещены в разных физических стойках системы. При записи в ОП на магистраль 56 поступает поток 58 информации, а возвращаетс  через магистраль 57 поток 59 информации. О том, что данный операнд необходимо записать в ББП, сообщает процессор, помеща  «1 в разр де признака «готов к обмену 47. Перед началом процесса обмена содержимое разр дов признака «зан т обменом 49 устанавливаетс  в «О дл  всех  чеек БЗУ. Разр д признака «вид обмена 50 указывает на вид обмена, соверщаемого с ОП (в данном случае запись). По содержимому разр дов признаков «готов к обмену 47 и «зан т обменом 49 по цепочке очередности выбираетс  произвольно (или по приоритету )  чейка (например, перва  сверху), содержаща  «О в разр де признаков «зан т обменом и «1 в разр де «готов к обмену. Тем самым содержимое разр дов «вид обмена 50,. «адрес ББП 53, «адрес ОП 44 и «операнд 45 выдаетс  на магистраль 56. Сразу после завершени  считывани  указанной  чейки из ББП происходит аналогичное считывание следующей  чейки ББП, содержащее «1 в разр де «готов к обмену 47 и «О в разр де «зан то обмено .м 49. Таким образом, в .магистраль 56 поступает поток за вок на запись в ОП со скоростью работы ББП. Через врем  Т перва  за вка достигает регистра пересылок 54 и помещаетс  в регистр с номером, соответсвующим номеру модул  ОП, в который необходимо записать указанную за вку, если этот регистр не зан т. В этом случае в магистраль 57 поступает «остаток (после записи в РП 54) от за вки «адрес в ББП и «1 от блока управлени  пересылками 21 (см. фиг. 2), образующий поток 59. Этот «остаток поступает в ББП через врем  Т. «Адрес в БЗУ дешифрируетс  дешифратором 51 и в найденную таким образом  чейку в разр д признаков «зан т обменом 49 помещаетс  «1, переданна  блоком управлени  пересылками 21 (см. фиг. 2). «1 в разр де признаков «зан т обмено.м 49 указывает , что за вка, расположенна  в соответствующей  чейке ББП, находитс  в очереди к модулю ОП (т. е. поступила в РП). Иначе говор , на эту за вку получен «отклик из коммутационного устройства. Потоки на считывание из ББП и на запись в ББП не пересекаютс  (с.м. фиг. 3), поэто.му формирование потока в магистраль 56 и обработка потока из магистрали 57 происходит в ББП без конфликтов. Помещенные в РП 54 за вки от различных ББП образуют очереди к модул м ОП, которые обслуживаютс  с помощью блоков синхронизации пам ти 22 (см. фиг. 2). Рассмотренный циклический процесс посылки за вок по магистрали 56 .может породить несколько одинаковых за вок вместо одной: когда в ББП не поступил «отклик из коммутационного устройства, ББП повторно посылает ту же за вку. Цик,1ическа  посылка неудовлетворенных за вок в коммутационном устройстве осуществл етс  до тех пор, пока не будет получен «отклик на все запросы. Точно такие же потоки, как и при записи в ОП 58 и 59 возникают при считывании из on 60 и 61. Отличие состоит лишь в том, что при считывании из ОП возникает еще один поток информации 62 по магистрали 57. Когда поступивша  в РП за вка удовлетворена (т. е. операнд) считан из ОП на регистр ), операнд необходимо переслать в ББП по магистрали 57. Поскольку момент завершени  считывани  операнда в РП из ОП не предсказуем, дл  потока 62 необходимо предусмотреть отдельные группы шин магистрали 57, чтобы исключить конфликты потока 62 с потоками 59 или 61. Рассмотрим подробно функционирование РП. Из магистрали 56 в регистр пересылок 54 поступает следуюша  информаци : «вид обмена 64, «адрес ББП 65, «адрес в модуле ОП 66 и «операнд 67. Сразу после поступлени  в соответствуюший регистр стро ки матрицы указанной информации «признак зан тости регистр 63 мен ет свое состо ние на противоположное и подрегистр становитс  недоступным дл  магистрали 56 или 57. Теперь к РП 54 имеет доступ только соответствующий модуль ОП 55. После обмена с ОП 55 РП 54 снова становитс  доступным дл  магистрали 56, если в разр д «вид обмена находитс  признак «записи в ОП или дл  магистрали 57, при признаке «считывание из ОП. В первом случае из магистрали 56 и РП 54 может поступить очередна  за вка на обмен с ОП, а во втором случае в магистраль 57 в момент, определенный блоком синхронизации 20, поступает операнд 67, считанный из ОП, совместно с адресом ББП 65 и признаком «обмен завершен из блока управлени  пересылками 21, после чего в разр д «вид обмена 64 устанавливаетс  признак записи. В результате образуетс  поток 62. Рассмотрим функционирование коммутационного устройства в целом (фиг. 2). Считывание операндов из ОП происходит в следующем пор дке. В зоне группы признаков 23 (в выходном ББП 17) содержитс  информаци  о том, что в соответствующей строке ББП находитс  за вка на считывание из ОП, т. е. присутствует адрес в ОП, состо щий из двух частей: номера модул  25и адреса в модуле 26. Блок 18 управлени  рассматривает содержимое зоны группы признаков 23 всех строк выходного ББП 17 и выбирает по цепочке очередности первую сверху строку, содержащую за вку на обмен с ОП. После этого содержимое выбранной строки ББП 17 поступает на магистраль 13; без задержки выбираетс  следующа  строка,и соответствующа  за вка тоже поступает на магистраль 13. Поступление за вки в магистраль 13 означает, что из зоны 25 ББП 17 номер модул  ОП поступает по группе шин магистрали 13 на входы всех блоков управлени  пересылками 21 соответствующих регистров пересылок, из зоны 26адрес в модуле ОП по группе шин 30 поступает на входы зон 37 всех регистров 34 соответствующей строки матрицы, из зоны 24 адрес (номер строки) ББП 17 по группе щин 31 поступает на входы зон 36 регистров 24 соответствующей строки матрицы . Номер модул  ОП, поступивший на входы соответствующих блоков управлени  пересылками 21, сравниваетс  в каждом из этих блоков с его собственным номером (совпадающим с номером модул  ОП). При совпадении указанных номеров содержимое за вки записываетс  в соответствующие зоны 36-38 регистра 34, если соответствующий регистр 34 свободен, на что указывает соответствующее состо ние признака зан тости в зоне 35 (см. также разр д 63 на фиг. 3), а также признак в разр де «вид обмена (см. разр д 64 на фиг. 3). В момент записи за вки в регистр 34 блок 21 управлени  измен ет состо ние признака зан тости на противоположное и выдает в группу шин 32 сигнал «отклика, состо щий из адреса в ББП 17. (Группа шин 32 магистрали 13 состоит из двух подгрупп: перва  - дл  передачи адреса ББП при «отклике , а втора  - дл  передачи адреса ББП при записи в ББП считанных из ОП операндов, наход щихс  в регистрах пересылок 34). При отклике адрес ББП по первой подгруппе группы шин 32 поступает на вход дешифратора 51 (фиг. 3), срабатывание которого приводит к записи «Ь в разр д 49 «зан т обменом. Если подрегистр 34 зан т, то за вка тер етс . Вместе с номером модул  ОП по группе шин 28 в подрегистр 24 (в зону признаков 35) поступает признак вида обмена с ОП (запись или считывание). После записи за вки в соответствующий регистр 34 последний становитс  доступным дл  обмена с ОП. Работа регистров 34, соответствующих одноименному модулю 19 ОП, синхронизируетс  блоком 22 синхронизации . Блок 22 синхронизации реализирует принцип цепочки очередности дл  всех одноименных регистров 34, содержащих за вки на обмен с ОП; очередность выборки за вок устанавливаетс  произвольно (например, по принципу «перва  сверху) или по приоритетам . Адрес в модуле ОП из зоны 37 выбранного блоком 22 регистра 34 по адресным щинам 40 поступает на регистр адреса соответствующего модул  ОП. Если осуществл етс  запись в ОП, то одновременно с адресом в модуле ОП по информационным шинам 39 операнд из зоны 38 выбранного регистра 34 поступает на регистр числа модул  ОП, а блок 22 синхронизации измен ет состо ние признака зан тости в зоне 35 на противоположное (соответствующее состо нию «регистр свободен); регистр 34 становитс  доступным дл  записи в него новой
за вки из ББП. Если же осуществл етс  считывание из модул  ОП, то считанный операнд из регистра числа модул  ОП по информационным шинам 39 поступает в зону 38 выбранного регистра 34, блок синхронизации 22 измен ет состо ние признака зан тости в зоне 35 на противоположное, которое вместе с признаком «считывание в разр де «вид обмена указывает на то, что данный регистр 34 становитс  доступным дл  считывани  операнда в ББП по магистрали 13 (но недоступен дл  записи новой за вки).
Работа регистров 34 одной строки матрицы синхронизируетс  блоком 20.
Блок 20 синхронизации реализует принцип цепочки очередности дл  всехрегистров 34 одной строки матрицы, содержащих операнды , считанные из ОП дл  пересылки в ББП; очередность выборки операндов устанавливаетс  произвольно (например, по принципу «первый слева) или по приоритетам . Адрес ББП из зоны 36 выбранного блоком 20 (по совокупности признаков «свободен в разр де признаков зан тости и «считывание в разр де «вид обмена) регистра 34 по второй подгруппе группы щин 32 и операнда из зоны 38 по группе щин 33 магистрали 13 поступает в ББП, соответствующий данной строке матрицы. Адрес ББП поступает на вход дешифратора 52 (фиг. 3), в зону 45 выбранной дещифраторо.м 52 строки ББП записываетс  операнд, а в разр д 48 «обмен заверщен той же строки записываетс  «1.
Таким образом, предложенное коммутационное устройство по сравнению с известными обладает повышенным быстродействием за счет того, что отсутствуют потери времени на установление св зей непосредственно между процессорами и модул ми ОП (при одинаковом с известными коммутационными устройствами времени пересылок операндов ) между отдельно вз тыми модулем ОП и процессором), а также за счет отсутстви  потерь времени на разрещение конфликтных ситуаций, возникающих при одновременном обращении нескольких процессоров к одному модулю ОП; меньшей сложностью управлени  за счет исключени  необходимости централизованного обнаружени  и устранени  конфликтных ситуаций при одновре .менном обращении нескольких процессоров к одному модулю ОП, за счет отсутстви  централизованного механизма приоритетного обслуживани  процессоров и их за вок, а также за счет отсутстви  пам ти дл  хранени  управл ющей информации об установленных св з х между процессорами и модул ми ОП и информации об очеред х требований процессоров на установление св зей с модул ми ОП; управление предложенным коммутационным устройством  вл етс  децентрализованным (блоки 18, 20, 21, 22, управл ющие коммутационным устройством работают соверщенно независимо друг от друга) и сводитс  к реализации блоками 18, 20, 22 функций цепочек очередности (т. е. функций распределени ) и функций сравнени  по совпадению (блоки 21); повышенной гибкостью за счет воз.можности наращивани  коммутационного устройства путем простого добавлени  к нему отдельных звеньев без изменени  уже существующих св зей и элементов: при увеличении числа .модулей ОП соответственно увеличиваетс  число регистров 34, блоков 21, в каждом из регистров пересылок, а также число блоков 22, а при увеличении числа процессоров соответственно увеличиваетс  число ма.гистралей 13, число регистров пересылок 24 и число блоков 20 и 21; гибкость увеличиваетс  также за счет того, что предложенное коммутационное устройство может использоватьс  в системах с различной длиной магистралей (в том числе и в системах, в которых магистрали одного и того же функционального назначени  имеют различную длину); расширенными функциональны.ми возможност ми за счет возможности обмена нескольких процессоров одновременно с одним и тем же модулем пам ти, а также за счет указанной выше возможности использовани  предложенного ком.мутационного устройства в системах с различной длиной магистралей; .повышенной живучестью за счет децентрализации управлени  ком.мутационным устройством: отказ любого блока, относ щегос  к какой-либо его магистрали (например, блоков 18, 16, 17, 24, 20, 21, 13) соответствует лишь отказу одноименного процессора , но не приводит к потере работоспособности коммутационного устройства в целом .

Claims (3)

1.Мультипроцессорные системы и параллельные вычислени . Под ред. Энслоу Ф. Г. М., «Мир, 1976, с. 45, рис. 2-3.
2.Там же, с. 51, рис. 2-9.
3.Там же, с. 196, рис. II. III. 1 (прототип ) .
1
ff
|3SI36|3 J3S
2
25
24
26
21
Izol
/7
t...
I
12
I
) 11 111
и I
/
f6
fS
11
(I
LS
L.
{I
M
5
19
Ж.
i
jfi
/
«Jf4
фиг 2
43
52
45
56
60
54
63
64
Х
X
59
Т
6i
57
62
67
55 Фа 2.3
SU762403319A 1976-09-17 1976-09-17 Коммутационное устройство дл мультипроцессорной системы SU734697A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762403319A SU734697A1 (ru) 1976-09-17 1976-09-17 Коммутационное устройство дл мультипроцессорной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762403319A SU734697A1 (ru) 1976-09-17 1976-09-17 Коммутационное устройство дл мультипроцессорной системы

Publications (1)

Publication Number Publication Date
SU734697A1 true SU734697A1 (ru) 1980-05-15

Family

ID=20676595

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762403319A SU734697A1 (ru) 1976-09-17 1976-09-17 Коммутационное устройство дл мультипроцессорной системы

Country Status (1)

Country Link
SU (1) SU734697A1 (ru)

Similar Documents

Publication Publication Date Title
US4201889A (en) Distributed control digital switching system
US4201890A (en) Multiport digital switching element
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
EP0714534B1 (en) Multiple-port shared memory interface and associated method
US5041971A (en) Memory accessing switch network
EP0608663B1 (en) A multi-processor system with shared memory
US4201891A (en) Expandable digital switching network
JP2577865B2 (ja) ベクトル処理装置及びその制御方法
JPH08235141A (ja) 情報処理システム
JPH0635874A (ja) 並列プロセッサ
SU734697A1 (ru) Коммутационное устройство дл мультипроцессорной системы
US4633461A (en) Switching control for multiple stage time division switch
EP0067519B1 (en) Telecommunications system
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
JP3476660B2 (ja) Atmスイッチ
JPH064401A (ja) メモリアクセス回路
JP2976700B2 (ja) プロセッサ間同期制御方式
SU734654A1 (ru) Устройство св зи дл вычислительной системы
SU1012232A1 (ru) Многоуровневое устройство дл коммутации процессоров в многопроцессорной вычислительной системе
JPH0567055A (ja) 外部バスを複数有するマルチプロセツサシステム
SU1160423A1 (ru) Устройство дл сопр жени многопроцессорной вычислительной системы
SU734653A1 (ru) Коммутатор процессоров
SU1718226A1 (ru) Устройство обмена данными распределенной управл ющей системы
SU1130855A1 (ru) Устройство дл сопр жени вычислительных машин
SU803699A1 (ru) Байт-мультиплексный канал