JPH05298229A - チャネルシステム - Google Patents
チャネルシステムInfo
- Publication number
- JPH05298229A JPH05298229A JP4121393A JP12139392A JPH05298229A JP H05298229 A JPH05298229 A JP H05298229A JP 4121393 A JP4121393 A JP 4121393A JP 12139392 A JP12139392 A JP 12139392A JP H05298229 A JPH05298229 A JP H05298229A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- control device
- priority
- request
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 複数のチャネル制御装置４０〜４３の各々
に、各チャネルバス使用要求３０〜３３の優先度を決定
して最優先の要求５９のみを出力する優先判定制御部５
１を冗長に夫々設ける。この最優先の要求５９に対応し
たチャネル場号５８を自己のチャネル番号レジスタ５４
に予め格納されている内容とをコンパレータ５５で比較
する。一致したとき始めてリクエスト発生部５２からバ
ス使用要求５９の出力を許可する。 【効果】 各チャネル制御装置内に夫々優先判定制御部
を設けたので、上位装置に優先度判定部を設ける必要が
なくなり、上位装置と各チャネル制御装置との間のイン
タフェースが減少する。
に、各チャネルバス使用要求３０〜３３の優先度を決定
して最優先の要求５９のみを出力する優先判定制御部５
１を冗長に夫々設ける。この最優先の要求５９に対応し
たチャネル場号５８を自己のチャネル番号レジスタ５４
に予め格納されている内容とをコンパレータ５５で比較
する。一致したとき始めてリクエスト発生部５２からバ
ス使用要求５９の出力を許可する。 【効果】 各チャネル制御装置内に夫々優先判定制御部
を設けたので、上位装置に優先度判定部を設ける必要が
なくなり、上位装置と各チャネル制御装置との間のイン
タフェースが減少する。
Description
【０００１】
【技術分野】本発明はチャネルシステムに関し、特に入
出力制御装置に対して通信を行うべくチャネルバスに接
続された複数のチャネル制御装置からのチャネルバス使
用要求の競合制御を行うようにしたチャネルシステムに
関するものである。
出力制御装置に対して通信を行うべくチャネルバスに接
続された複数のチャネル制御装置からのチャネルバス使
用要求の競合制御を行うようにしたチャネルシステムに
関するものである。
【０００２】
【従来技術】この種のチャネルシステムにおいて、各チ
ャネル制御装置からのチャネルバス使用要求の競合が発
生したとき、そのバス使用要求を択一的に許可する必要
があり、この択一的許可の方法として、予め定められた
優先順位に従って判定する方法がある。
ャネル制御装置からのチャネルバス使用要求の競合が発
生したとき、そのバス使用要求を択一的に許可する必要
があり、この択一的許可の方法として、予め定められた
優先順位に従って判定する方法がある。
【０００３】この場合の優先順位としてはチャネル番号
順の固定のものや、優先順位を可変とする方式がある。
例えば、図４に示す様に、チャネル制御装置が＃０〜＃
３の４個あってその中から択一的にバス使用要求の許可
を行うとき、最初にチャネル番号０（ＣＨ＃０）が最優
先であるとする。この場合、最優先のＣＨ＃０の要求が
なく、ＣＨ＃１の要求が存在すれば、そのＣＨ＃１のバ
ス使用要求が選択されて許可されることになる。
順の固定のものや、優先順位を可変とする方式がある。
例えば、図４に示す様に、チャネル制御装置が＃０〜＃
３の４個あってその中から択一的にバス使用要求の許可
を行うとき、最初にチャネル番号０（ＣＨ＃０）が最優
先であるとする。この場合、最優先のＣＨ＃０の要求が
なく、ＣＨ＃１の要求が存在すれば、そのＣＨ＃１のバ
ス使用要求が選択されて許可されることになる。
【０００４】このＣＨ＃１の要求が許可されて入出力制
御装置に受付けられると、チャネル番号の配列（ＣＨ＃
０−ＣＨ＃１−ＣＨ＃２−ＣＨ＃３）を変えることな
く、許可されたＣＨ＃１の優先順位を最下位とするよう
全体の優先度が変更される。この方式は一般にラウンド
ロビン方式と呼ばれる周知のものである。
御装置に受付けられると、チャネル番号の配列（ＣＨ＃
０−ＣＨ＃１−ＣＨ＃２−ＣＨ＃３）を変えることな
く、許可されたＣＨ＃１の優先順位を最下位とするよう
全体の優先度が変更される。この方式は一般にラウンド
ロビン方式と呼ばれる周知のものである。
【０００５】この様なラウンドロビン方式では、許可さ
れたバス使用要求が入出力制御装置に受付けられると、
そのバス使用要求を生成したチャネル番号（チャネル制
御装置の番号）を最優先度チャネル番号レジスタに格納
しておき、このチャネル番号に対応するチャネル制御装
置からのバス使用要求が最下位の優先度となる様に最も
優先度の高いチャネル番号を算出して、次の優先順位を
変更するようになっている。
れたバス使用要求が入出力制御装置に受付けられると、
そのバス使用要求を生成したチャネル番号（チャネル制
御装置の番号）を最優先度チャネル番号レジスタに格納
しておき、このチャネル番号に対応するチャネル制御装
置からのバス使用要求が最下位の優先度となる様に最も
優先度の高いチャネル番号を算出して、次の優先順位を
変更するようになっている。
【０００６】こうすることにより、優先度の高いチャネ
ル制御装置のバス使用要求のみが受付けられて優先度の
低いチャネル制御装置のバス使用要求が受付けられない
という固定優先判定方式の欠点が解消されることにな
る。
ル制御装置のバス使用要求のみが受付けられて優先度の
低いチャネル制御装置のバス使用要求が受付けられない
という固定優先判定方式の欠点が解消されることにな
る。
【０００７】従来のチャネルシステムにおいては、チャ
ネル制御装置の上位に優先判定のための回路が設けられ
ており、よって１つのチャネルシステムに１つの優先判
定回路が必要となっている。その結果全てのチャネル制
御装置からのバス使用要求を、上位の優先判定回路へ集
めることが必要であり、よってこの上位の優先判定回路
とチャネル制御装置との間のインタフェースが多くなる
傾向にあり、システムの小型ができないという欠点があ
る。
ネル制御装置の上位に優先判定のための回路が設けられ
ており、よって１つのチャネルシステムに１つの優先判
定回路が必要となっている。その結果全てのチャネル制
御装置からのバス使用要求を、上位の優先判定回路へ集
めることが必要であり、よってこの上位の優先判定回路
とチャネル制御装置との間のインタフェースが多くなる
傾向にあり、システムの小型ができないという欠点があ
る。
【０００８】
【発明の目的】本発明の目的は、優先判定のための回路
を上位装置に設けることなく各チャネル制御装置内に冗
長に設けて、上位装置との間のインタフェースを削減す
るようにしたチャネルシステムを提供することである。
を上位装置に設けることなく各チャネル制御装置内に冗
長に設けて、上位装置との間のインタフェースを削減す
るようにしたチャネルシステムを提供することである。
【０００９】本発明の他の目的は、優先判定のための回
路を各チャネル制御装置内に冗長に設けたことにより生
ずる個々の優先判定回路の不正を、特定して判定できる
ようにしたチャネルシステムを提供することである。
路を各チャネル制御装置内に冗長に設けたことにより生
ずる個々の優先判定回路の不正を、特定して判定できる
ようにしたチャネルシステムを提供することである。
【００１０】
【発明の構成】本発明によるチャネルシステムは、入出
力制御装置と、この入出力制御装置と通信を行う複数の
チャネル制御装置と、これ等チャネル制御装置と前記入
出力制御装置とを接続するチャネルバスとを含むチャネ
ルシステムであって、前記チャネル制御装置の各々は、
前記チャネルバスの使用要求を生成して他のチャネル制
御装置へ送出する手段と、前記チャネル制御装置の全て
から送出される前記使用要求を所定の優先順位に従って
択一的に最優先使用要求として決定する決定手段と、こ
の決定された最優先使用要求を生成したチャネル番号と
自己のチャネル番号とを比較して一致しているとき前記
決定手段により決定された最優先使用要求を許可する手
段とを含むことを特徴とする。
力制御装置と、この入出力制御装置と通信を行う複数の
チャネル制御装置と、これ等チャネル制御装置と前記入
出力制御装置とを接続するチャネルバスとを含むチャネ
ルシステムであって、前記チャネル制御装置の各々は、
前記チャネルバスの使用要求を生成して他のチャネル制
御装置へ送出する手段と、前記チャネル制御装置の全て
から送出される前記使用要求を所定の優先順位に従って
択一的に最優先使用要求として決定する決定手段と、こ
の決定された最優先使用要求を生成したチャネル番号と
自己のチャネル番号とを比較して一致しているとき前記
決定手段により決定された最優先使用要求を許可する手
段とを含むことを特徴とする。
【００１１】本発明による他のチャネルシステムは、前
記チャネル制御システムの各々が更に、自己の前記決定
手段で決定されたチャネル番号と、他の１つのチャネル
制御装置の保持手段のチャネル番号とを比較してその比
較結果を他のチャネル制御装置へ供給する手段と、これ
等送出されてきた比較結果と自己の比較結果とを基に自
己の前記保持手段の保持チャネル番号のエラ−の有無を
検出する手段とを含むことを特徴とする。
記チャネル制御システムの各々が更に、自己の前記決定
手段で決定されたチャネル番号と、他の１つのチャネル
制御装置の保持手段のチャネル番号とを比較してその比
較結果を他のチャネル制御装置へ供給する手段と、これ
等送出されてきた比較結果と自己の比較結果とを基に自
己の前記保持手段の保持チャネル番号のエラ−の有無を
検出する手段とを含むことを特徴とする。
【００１２】
【実施例】以下に図面を参照して本発明の実施例につい
て詳述する。
て詳述する。
【００１３】図１は本発明の実施例のシステムブロック
図である。複数のチャネル制御装置４０〜４３と入出力
制御装置１０とがチャネルバス２０を介して接続されて
いる。これ等チャネル制御装置４０〜４３のうち１つの
みがチャネルバス２０の使用権を得て入出力制御装置１
０と通信が可能になる。
図である。複数のチャネル制御装置４０〜４３と入出力
制御装置１０とがチャネルバス２０を介して接続されて
いる。これ等チャネル制御装置４０〜４３のうち１つの
みがチャネルバス２０の使用権を得て入出力制御装置１
０と通信が可能になる。
【００１４】各チャネル制御装置４０〜４３には夫々対
応するチャネル番号＃０〜＃３（本例では４つのチャネ
ルとするが、これに限定されない）が予め付与されてお
り、またこれ等各装置４０〜４３は全て同一構成となっ
ている。
応するチャネル番号＃０〜＃３（本例では４つのチャネ
ルとするが、これに限定されない）が予め付与されてお
り、またこれ等各装置４０〜４３は全て同一構成となっ
ている。
【００１５】チャネルバス使用要求制御部５０はチャネ
ルバス２０の使用権を要求するチャネルバス使用要求３
０〜３３を夫々発生して自装置４０は勿論他装置４１〜
４３へこのバス使用要求を送出する。
ルバス２０の使用権を要求するチャネルバス使用要求３
０〜３３を夫々発生して自装置４０は勿論他装置４１〜
４３へこのバス使用要求を送出する。
【００１６】優先判定制御部５１はこれ等バス使用要求
３０〜３３を全て入力して所定の優先順位に従って最優
先チャネル番号のバス使用要求５９を選択すると共にそ
の最優先のチャネル番号５８を出力する。この優先順位
は例えば図４で述べたいわゆるラウンドロビン方式の可
変のものであが、その方式は特に限定されない。
３０〜３３を全て入力して所定の優先順位に従って最優
先チャネル番号のバス使用要求５９を選択すると共にそ
の最優先のチャネル番号５８を出力する。この優先順位
は例えば図４で述べたいわゆるラウンドロビン方式の可
変のものであが、その方式は特に限定されない。
【００１７】リクエスト発生部５２は優先判定制御部５
１により選択された最優先のバス使用要求５９をコンパ
レータ５５の一致出力に応答してチャネルバス２０へ送
出するものであり、このリクエスト発生部５２により送
出されたバス使用供給が唯一許可されて入出力制御装置
１０に受付けられることになる。
１により選択された最優先のバス使用要求５９をコンパ
レータ５５の一致出力に応答してチャネルバス２０へ送
出するものであり、このリクエスト発生部５２により送
出されたバス使用供給が唯一許可されて入出力制御装置
１０に受付けられることになる。
【００１８】最優先チャネル番号レジスタ５３は優先判
定制御部５１から出力される最優先のチャネル番号５８
を格納する。また、自己チャネル番号レジスタ５４は自
己のチャネル制御装置のチャネル番号を予め保持してい
る。
定制御部５１から出力される最優先のチャネル番号５８
を格納する。また、自己チャネル番号レジスタ５４は自
己のチャネル制御装置のチャネル番号を予め保持してい
る。
【００１９】コンパレータ５５はこの自己チャネル番号
レジスタ５４の内容と優先判定制御部５１から出力され
る最優先チャネル番号５８とを比較し、一致していれ
ば、リクエスト発生部５２に対して、最優先バス使用要
求５９のチャネルバス２０への送出許可を行う。
レジスタ５４の内容と優先判定制御部５１から出力され
る最優先チャネル番号５８とを比較し、一致していれ
ば、リクエスト発生部５２に対して、最優先バス使用要
求５９のチャネルバス２０への送出許可を行う。
【００２０】かかる構成において、各チャネル制御装置
個別のチャネルバス使用要求３０〜３３は各装置４０〜
４３内の優先判定制御部５１に夫々送出され、優先判定
処理がなされる。現時点で最も優先度の高いチャネルバ
ス使用要求が選択され、最優先のバス使用要求５９と最
優先チャネル番号５８とが出力される。この最優先チャ
ネル番号５８はレジスタ５３に格納される。
個別のチャネルバス使用要求３０〜３３は各装置４０〜
４３内の優先判定制御部５１に夫々送出され、優先判定
処理がなされる。現時点で最も優先度の高いチャネルバ
ス使用要求が選択され、最優先のバス使用要求５９と最
優先チャネル番号５８とが出力される。この最優先チャ
ネル番号５８はレジスタ５３に格納される。
【００２１】当該優先判定制御部５１は各チャネル制御
装置４０〜４３に冗長で存在するので、選択された最優
先バス使用要求５９と最優先チャネル番号５８は、全て
の装置４０〜４３内で同一データとなる。
装置４０〜４３に冗長で存在するので、選択された最優
先バス使用要求５９と最優先チャネル番号５８は、全て
の装置４０〜４３内で同一データとなる。
【００２２】次に、最優先チャネル番号５８と自己チャ
ネル番号レジスタ５４に格納されている自己のチャネル
番号とが、コンパレヘータ５５で比較され、その結果一
致するとき、そのチャネル制御装置内の優先判定制御部
５１で選択された最優先バス使用要求５９はリクエスト
発生部５２に送られる。そしてこのリクエスト発生部５
２からチャネルバス２０を介して入出力制御装置１０へ
この最優先バス使用要求のみが送出されるのである。
ネル番号レジスタ５４に格納されている自己のチャネル
番号とが、コンパレヘータ５５で比較され、その結果一
致するとき、そのチャネル制御装置内の優先判定制御部
５１で選択された最優先バス使用要求５９はリクエスト
発生部５２に送られる。そしてこのリクエスト発生部５
２からチャネルバス２０を介して入出力制御装置１０へ
この最優先バス使用要求のみが送出されるのである。
【００２３】そして、この最優先バス使用要求が、入出
力制御装置１０に受付けられると、例えばラウンドロビ
ン方式で変更された優先順位に従って再び優先判定制御
部５１で次の要求が選択され、上記の動作が繰返され
る。
力制御装置１０に受付けられると、例えばラウンドロビ
ン方式で変更された優先順位に従って再び優先判定制御
部５１で次の要求が選択され、上記の動作が繰返され
る。
【００２４】このとき、他のチャネル制御装置におい
て、コンパレータ５５で比較されて不一致となっている
最優先バス使用要求は、チャネルバス２０に出力されな
いようにリクエスト発生部５２で抑止するようになって
いる。
て、コンパレータ５５で比較されて不一致となっている
最優先バス使用要求は、チャネルバス２０に出力されな
いようにリクエスト発生部５２で抑止するようになって
いる。
【００２５】図２は本発明の第２の実施例を示すブロッ
ク図である。本例では、図２に示すように、第１の実施
例の構成及び機能の他に更に、自他のチャネル制御装置
内の最優先度チャネル番号レジスタ５３のデータの誤り
を検出するエラー検出コンパレータ５６と、自他チャネ
ル装置内のエラー検出コンパレータ５６の出力である一
致エラー信号６０〜６３の情報から自己チャネル制御装
置内の最優先チャネル番号レジスタ５３のエラーと特定
する自己エラー検出部５７とを備えている。
ク図である。本例では、図２に示すように、第１の実施
例の構成及び機能の他に更に、自他のチャネル制御装置
内の最優先度チャネル番号レジスタ５３のデータの誤り
を検出するエラー検出コンパレータ５６と、自他チャネ
ル装置内のエラー検出コンパレータ５６の出力である一
致エラー信号６０〜６３の情報から自己チャネル制御装
置内の最優先チャネル番号レジスタ５３のエラーと特定
する自己エラー検出部５７とを備えている。
【００２６】障害等の発生により、各チャネル制御装置
４０〜４３内の最優先チャネル番号レジスタ５３の内容
が異なる場合、優先判定制御部５１の優先順位が合わな
くなり、このために、チャネルバス使用権が複数のチャ
ネル制御装置に送出されてしまいチャネルバス上でバス
ファイトを起こす可能性がある。
４０〜４３内の最優先チャネル番号レジスタ５３の内容
が異なる場合、優先判定制御部５１の優先順位が合わな
くなり、このために、チャネルバス使用権が複数のチャ
ネル制御装置に送出されてしまいチャネルバス上でバス
ファイトを起こす可能性がある。
【００２７】本発明の第２の実施例では、各チャネル制
御装置４０〜４３のなかで、２つずつのチャネル制御装
置のペアで最優先チャネル番号レジスタ５３の内容同士
をエラー検出コンパレータ５６で比較する。例えば、図
２に示すように隣り合わせのチャネル制御装置（４０と
４１、４１と４２、４２と４３、４３と４０）の最優先
チャネル番号レジスタ５３の内容同士を比較するように
する。
御装置４０〜４３のなかで、２つずつのチャネル制御装
置のペアで最優先チャネル番号レジスタ５３の内容同士
をエラー検出コンパレータ５６で比較する。例えば、図
２に示すように隣り合わせのチャネル制御装置（４０と
４１、４１と４２、４２と４３、４３と４０）の最優先
チャネル番号レジスタ５３の内容同士を比較するように
する。
【００２８】図３はエラー検出コンパレータ５６の各出
力である一致エラー信号６０〜６３の内容とそのときの
エラー発生したチャネル制御装置のチャネル番号との関
係を示す図である。図において、１はエラー，０はエラ
ーなしを示している。
力である一致エラー信号６０〜６３の内容とそのときの
エラー発生したチャネル制御装置のチャネル番号との関
係を示す図である。図において、１はエラー，０はエラ
ーなしを示している。
【００２９】図３において、各チャネル制御装置４０〜
４３の出力の一致エラー信号６０〜６３は、一つの最優
先チャネル番号レジスタ５３の内容が他のレジスタの内
容と異なるとき、２つのチャネル制御装置のエラー検出
コンパレータ５６の出力が不一致となる。
４３の出力の一致エラー信号６０〜６３は、一つの最優
先チャネル番号レジスタ５３の内容が他のレジスタの内
容と異なるとき、２つのチャネル制御装置のエラー検出
コンパレータ５６の出力が不一致となる。
【００３０】例えば、チャネル番号０のチャネル制御装
置４０の最優先チャネル番号レジスタ５３の内容が、他
のチャネル制御装置の最優先チャネル番号レジスタ５３
の内容と異なるとき、一致エラー信号６０〜６３は、
“１１００”のビットパターンとなる。同様に、チャネ
ル番号１，２，３のチャネル制御装置の最優先チャネル
番号レジスタ５３の内容が、他のチャネル制御装置の最
優先チャネル番号レジスタ５３のの内容と異なるとき、
図３に示すように、夫々、“０１１０，“００１１”，
“１００１”のビットパターンとなり、エラーを起こし
ているチャネル装置の固有のビットパターンとなる。従
って、このビットパターンに基きどのチャネル制御装置
の最優先チャネル番号レジスタ５３の内容が他と違うの
か判断できることになる。
置４０の最優先チャネル番号レジスタ５３の内容が、他
のチャネル制御装置の最優先チャネル番号レジスタ５３
の内容と異なるとき、一致エラー信号６０〜６３は、
“１１００”のビットパターンとなる。同様に、チャネ
ル番号１，２，３のチャネル制御装置の最優先チャネル
番号レジスタ５３の内容が、他のチャネル制御装置の最
優先チャネル番号レジスタ５３のの内容と異なるとき、
図３に示すように、夫々、“０１１０，“００１１”，
“１００１”のビットパターンとなり、エラーを起こし
ているチャネル装置の固有のビットパターンとなる。従
って、このビットパターンに基きどのチャネル制御装置
の最優先チャネル番号レジスタ５３の内容が他と違うの
か判断できることになる。
【００３１】自己エラー検出部５７は、このデータ６０
〜６３を用いて自己チャネル制御装置のチャネルバス使
用要求が優先判定制御部５１で選択されて最優先バス使
用要求５９となっているとき、自己の最優先チャネル番
号レジスタ５３の内容が他のチャネル制御装置の最優先
チャネル番号レジスタ５３の内容と異なると判断する
と、自己のリクエスト発生部５２へ報告して、入出力制
御装置１０に送出する最優先バス使用要求を抑止するよ
う動作する。
〜６３を用いて自己チャネル制御装置のチャネルバス使
用要求が優先判定制御部５１で選択されて最優先バス使
用要求５９となっているとき、自己の最優先チャネル番
号レジスタ５３の内容が他のチャネル制御装置の最優先
チャネル番号レジスタ５３の内容と異なると判断する
と、自己のリクエスト発生部５２へ報告して、入出力制
御装置１０に送出する最優先バス使用要求を抑止するよ
う動作する。
【００３２】
【発明の効果】本発明によれば、各チャネル制御装置内
にバス使用要求の優先順位を判定するための優先判定部
を冗長に設けることにより、上位装置にこの優先判定部
を設ける必要がないので、上位装置と各チャネル制御装
置との間のインタフェースをなくすことができるという
効果がある。
にバス使用要求の優先順位を判定するための優先判定部
を冗長に設けることにより、上位装置にこの優先判定部
を設ける必要がないので、上位装置と各チャネル制御装
置との間のインタフェースをなくすことができるという
効果がある。
【００３３】また、各チャネル制御装置内に優先判定制
御部を冗長に夫々設けることによって誤って優先度の判
定が行われる確率が大となるが、各チャネル制御装置間
で優先判定結果の比較を互いに行うようにして、どの優
先判定制御部が誤ってエラーとなったかを特定すること
ができ、不正のバス使用要求を送出しないように制御す
ることで、チャネルバス上でのバスファイトの防止が可
能となる。
御部を冗長に夫々設けることによって誤って優先度の判
定が行われる確率が大となるが、各チャネル制御装置間
で優先判定結果の比較を互いに行うようにして、どの優
先判定制御部が誤ってエラーとなったかを特定すること
ができ、不正のバス使用要求を送出しないように制御す
ることで、チャネルバス上でのバスファイトの防止が可
能となる。
【００３４】すなわち、１つのチャネル制御装置の不正
により、チャネルバスのデータを破損することがなくな
り、またその不正チャネル制御装置のみをシステムから
切離して、システム全体が動作不能になることを防止で
きることになる。
により、チャネルバスのデータを破損することがなくな
り、またその不正チャネル制御装置のみをシステムから
切離して、システム全体が動作不能になることを防止で
きることになる。
【図１】本発明の一実施例のシステムブロック図であ
る。
る。
【図２】本発明の他の実施例のシステムブロック図であ
る。
る。
【図３】図２の実施例における自己エラー検出部の動作
を示す図である。
を示す図である。
【図４】優先順位可変方式の１例を示す図である。
１０ 入出力制御装置 ２０ チャネルバス ３０〜３４ チャネルバス使用要求 ４０〜４３ チャネル制御装置 ５０ チャネルバス使用要求制御部 ５１ 優先判定制御部 ５２ リクエスト発生部 ５３ 最優先ＣＨ番号レジスタ ５４ 自己ＣＨ番号レジスタ ５５ 要求チャネル番号コンパレータ ５６ エラー検出コンパレータ ５７ 自己エラー検出部 ５８ 最優先チャネル番号 ５９ 最優先バス使用要求 ６０〜６３ 一致エラー信号
Claims (3)
- 【請求項１】 入出力制御装置と、この入出力制御装置
と通信を行う複数のチャネル制御装置と、これ等チャネ
ル制御装置と前記入出力制御装置とを接続するチャネル
バスとを含むチャネルシステムであって、前記チャネル
制御装置の各々は、前記チャネルバスの使用要求を生成
して他のチャネル制御装置へ送出する手段と、前記チャ
ネル制御装置の全てから送出される前記使用要求を所定
の優先順位に従って択一的に最優先使用要求として決定
する決定手段と、この決定された最優先使用要求を生成
したチャネル番号と自己のチャネル番号とを比較して一
致しているとき前記決定手段により決定された最優先使
用要求を許可する手段とを含むことを特徴とするチャネ
ルシステム。 - 【請求項２】 前記チャネル制御装置の各々は更に、自
己の前記決定手段で決定されたチャネル番号と、他の１
つのチャネル制御装置の保持手段のチャネル番号とを比
較してその比較結果を他のチャネル制御装置へ供給する
手段と、これ等送出されてきた比較結果と自己の比較結
果とを基に自己の前記保持手段の保持チャネル番号のエ
ラ−の有無を検出する手段とを含むことを特徴とする請
求項１記載のチャネルシステム。 - 【請求項３】 前記決定手段は前記優先順位を予め定め
られた規則に従って変化自在な構成であることを特徴と
する請求項１または２記載のチャネルシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121393A JPH05298229A (ja) | 1992-04-15 | 1992-04-15 | チャネルシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121393A JPH05298229A (ja) | 1992-04-15 | 1992-04-15 | チャネルシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298229A true JPH05298229A (ja) | 1993-11-12 |
Family
ID=14810088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4121393A Pending JPH05298229A (ja) | 1992-04-15 | 1992-04-15 | チャネルシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298229A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156838A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS6158069A (ja) * | 1984-08-07 | 1986-03-25 | Fujitsu Ltd | デ−タ処理装置 |
| JPH02187850A (ja) * | 1989-01-13 | 1990-07-24 | Hitachi Ltd | バスアービトレーション方式 |
-
1992
- 1992-04-15 JP JP4121393A patent/JPH05298229A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156838A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS6158069A (ja) * | 1984-08-07 | 1986-03-25 | Fujitsu Ltd | デ−タ処理装置 |
| JPH02187850A (ja) * | 1989-01-13 | 1990-07-24 | Hitachi Ltd | バスアービトレーション方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100201819B1 (ko) | 멀티-마스터 버스 시스템의 회복장치 및 방법 | |
| US7181509B2 (en) | Storage configuration changing apparatus and method thereof | |
| KR100327652B1 (ko) | 버스 접속 유닛 ｉｄ에 대해 메모리로의 액세스를선택적으로 제한하는 시스템 및 방법 | |
| JPH05204679A (ja) | Ｉ／ｏ割込みサブクラスの認識方法 | |
| US7082126B2 (en) | Fiber channel address blocking | |
| US11630498B2 (en) | Powering method and powering system for Power over Ethernet | |
| JPH05298229A (ja) | チャネルシステム | |
| US5652837A (en) | Mechanism for screening commands issued over a communications bus for selective execution by a processor | |
| US7000049B1 (en) | Systems and methods for reliably selecting bus mastership in a fault tolerant manner | |
| JP2004185609A (ja) | マルチリクエスタにおける潜在的な論理ユニットのスラッシングの検出および防止策または改善策の事前適用 | |
| JP2006244016A (ja) | コンピュータシステム及びアクセスパスの管理方法 | |
| JP3305202B2 (ja) | 二重化コントローラ用ネットワークシステム | |
| JPH0969045A (ja) | 情報処理装置及び方法 | |
| JPH0520183A (ja) | メモリアクセス制御方式 | |
| JP2720519B2 (ja) | データ転送方式 | |
| JPH0658654B2 (ja) | 割込み受付け制御方式 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JPH0683726A (ja) | データ転送装置 | |
| JPH04342051A (ja) | 周辺制御装置 | |
| JPH04239927A (ja) | 入出力サブシステム | |
| JPH1021181A (ja) | 端末装置 | |
| JPH04209058A (ja) | 割込み処理装置 | |
| JP2021076885A (ja) | 半導体装置及びその動作方法 | |
| JPH05292080A (ja) | Ｉｄ自己定義型ネットワーク | |
| JPS6366660A (ja) | 記憶制御方式 |