KR100201819B1 - 멀티-마스터 버스 시스템의 회복장치 및 방법 - Google Patents

멀티-마스터 버스 시스템의 회복장치 및 방법 Download PDF

Info

Publication number
KR100201819B1
KR100201819B1 KR1019970021545A KR19970021545A KR100201819B1 KR 100201819 B1 KR100201819 B1 KR 100201819B1 KR 1019970021545 A KR1019970021545 A KR 1019970021545A KR 19970021545 A KR19970021545 A KR 19970021545A KR 100201819 B1 KR100201819 B1 KR 100201819B1
Authority
KR
South Korea
Prior art keywords
bus
master
masters
access
maximum
Prior art date
Application number
KR1019970021545A
Other languages
English (en)
Other versions
KR980007261A (ko
Inventor
강대선
키비강
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Publication of KR980007261A publication Critical patent/KR980007261A/ko
Application granted granted Critical
Publication of KR100201819B1 publication Critical patent/KR100201819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40202—Flexible bus arrangements involving redundancy by using a plurality of master stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Bus Control (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

멀티-마스터 버스 시스템의 버스회복 장치가, 시스템 버스를 제어하는 디폴트 마스터와, 시스템 버스와 선택적으로 인터페이싱하는 다수의 마스터들과, 버스를 억세스하기 위해 다수 마스터들로부터 발생되는 버스 사용요구신호를 수신하고 다수 마스터들 중의 하나에 억세스를 허용하는 중재기와, 다수 마스터들에 대응되는 수로 구성되며 각각 대응되는 마스터들이 사용할 수 있는 버스의 최대 사용시간에 대하여 미리 설정된 시간 값들을 각각 저장하는 다수의 카운터들을 구비하여, 현재 버스를 점유한 마스터가 대응되는 카운터에 저장된 최대 버스 사용시간을 초과하도록 점유할 시 중재기가 상기 버스의 사용권을 해제하고 현 마스터의 버스 사용 해제에 대응하여 디폴트 마스터에 버스 억세스를 허용한다.

Description

멀티-마스터 버스 시스템의 회복장치 및 방법
본 발명은 버스 회복장치 및 방법에 관한 것으로, 특히 멀티-마스터 버스 시스템의 버스 회복장치 및 방법에 관한 것이다.
마이크로프로세서 시스템에서 버스는 프로세서와 다른 구성부들 간에 데이터를 전송하는 전송로를 말한다. 중앙처리장치(Central Processor Unit: 이하 CPU라 칭한다)는 버스의 마스터(bus master)로서, 상기 중앙처리장치와 프린터, 메모리, 표시부 및 병렬 및 직렬포트(parallel and serial ports)와 같은 시스템의 다른 구성 요소들 간의 데이터 흐름을 제어한다.
종래의 경우, 단일 마스터 개념(single master concept)은 데이터 트래픽 흐름을 제어하는데 충분하였다. 그러나 메모리 장치와 응용 프로그램이 방대해지고, 계산 방법이 복잡해지며, 비디오의 응용이 널리 보급되는 추세이다. 따라서 상기 단일 CPU는 더 이상 원활한 운영 체제를 필요로 하는 정교한 데이터의 흐름을 제어할 수 없다.
상기 CPU에 대한 부담을 줄이기 위해 멀티-마스터 구조가 소개되고 있다. 매스 코-프로세서(math co-processor)는 상기와 같은 멀티-마스터 개념의 한 예가 된다. 즉, 상기 CPU가 복잡한 수학적인 계산을 하면 속도가 매우 느리게 되므로, 수학적인 계산을 전용으로 하는 매스 코-프로세서에 데이터가 전송되고, 매스 코-프로세서가 수학적인 계산을 하는 동안에 상기 CPU가 자유로이 다른 작업을 수행할 수 있게 된다. 멀티-마스터 장치에서 다른 마스터들은 근거리 통신망(Local Area Network)의 일종인 이더네트(eithernet)의 제어, 비디오 제어기나 다른 주문형 운용시스템(customized opreration)으로 사용된다.
멀티-마스터의 구성에 있어서, 어느 한 시간에 하나의 마스터만이 버스를 억세스해야 하므로, 버스에 대한 억세스는 통제되고 조정되어야 한다. 상기 멀티-마스터 버스 구조와 관련된 단점은 현 마스터(current master)가 버스를 억세스할 때 지체하게되면 시스템이 지체될 수 있다. 이는 실패(failure) 상태에서 회복되기 어려울 뿐 아니라 문제의 원인을 분석하기도 어렵다.
또한 현 마스터의 예로서, 매스 코-프로세서를 사용할 때 매스 코-프로세서가 버스를 억세스하여 지체하면, 나머지 시스템은 현재의 마스터를 제거할 수 없기 때문에 지체된다. 이런 관점에서, 멀티-마스터의 버스 회복을 위한 장치 및 방법이 필요하다.
따라서 본 발명의 목적은 멀티-마스터 버스 시스템의 버스 회복을 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 멀티-마스터 버스 시스템에서 버스를 억세스한 마스터에 이상이 발생시 해당 마스터의 버스 사용을 해제시키고 마스터의 상태 정보를 통보할 수 있는 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 멀티-마스터 버스 시스템의 버스회복 장치가, 시스템 버스를 제어하는 디폴트 마스터와, 시스템 버스와 선택적으로 인터페이싱하는 다수의 마스터들과, 상기 버스를 억세스하기 위해 상기 다수 마스터들로부터 발생되는 버스 사용요구신호를 수신하고, 상기 다수 마스터들 중의 하나에 억세스를 허용하는 중재기와, 상기 다수 마스터들에 대응되는 수로 구성되며, 상기 각각 대응되는 마스터들이 사용할 수 있는 버스의 최대 사용시간에 대하여 미리 설정된 시간 값들을 각각 저장하는 다수의 카운터들을 구비하여, 현재 버스를 점유한 상기 마스터가 대응되는 카운터에 저장된 최대 버스 사용시간을 초과하도록 점유할 시, 상기 중재기가 상기 버스의 사용권을 해제하고, 상기 현 마스터의 버스 사용 해제에 대응하여 상기 디폴트 마스터에 상기 버스 억세스를 허용하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본발명의 실시예에 따른 멀티-마스터 버스 시스템의 버스 회복방법이, 시스템 버스를 억세스하기 위해 다수의 버스 마스터들로부터 버스 사용 요구신호를 수신하는 과정과, 상기 마스터들 중에 어느 하나를 억세스를 허용하는 과정과, 상기 버스 사용이 허용된 마스터들의 버스 사용 시간을 카운트하는 과정과, 상기 카운트 값이 미리 설정된 해당 마스터의 최대 버스 사용시간 값을 초과할 시 상기 버스의 사용권을 해제하는 과정과, 상기 버스의 사용해제에 대응하여 디폴트 마스터에 버스 억세스를 허용하는 과정으로 이루어짐을 특징으로 한다.
도 1은 본 발명의 실시예에 따라 버스 회복장치의 구성을 도시하는 도면
도 2는 본 발명의 실시예에 따라 버스 회복을 수행하는 과정을 도시하는 흐름도
도 1은 본 발명의 실시예에 따라 버스 회복(bus recovery) 기능을 갖는 버스 마스터 시스템의 구성을 도시하고 있다.
도 1을 참조하면, 중앙처리장치(Central Processing Unit: CPU)12는 멀터 버스 시스템의 전반적인 동작을 제어한다. 상기 중앙처리장치12는 디폴트 버스 마스터(default bus master) 기능을 수행한다. 버스 마스터16은 다수개로 구성되며, 시스템 버스14 상에 병렬 연결되어 선택적으로 상기 버스14와 인터페이싱을 위해 접속된다. 상기 도 1에서는 4개의 버스 마스터161-164가 상기 버스14에 접속된 예를 도시하고 있다.
버스 중재기(bus arbiter)18은 상기 버스를 억세스하기 위한 다수의 마스터들161-164들에서 발생되는 버스 사용 요구신호를 수신하며, 상기 다수의 마스터16 중의 어느 한 마스터에 버스14의 사용을 허용한다. 또한 상기 중재기18은 상기 마스터16의 버스 사용해제신호 감지시 현재 상기 버스14를 사용하고 있는 마스터16의 버스 사용을 해제시키고 이를 상기 중앙처리장치12에 통보한다.
ID레지스터(Identifier register)22는 상기 버스22 및 중재기18 사이에 연결되며, 상기 중재기18에서 버스 사용을 허용한 마스터의 식별정보를 저장한다.
카운터20은 상기 마스터16의 각각에 대응되는 수로 구성되며, 상기 버스14에 병렬 연결된다. 상기 카운터20의 각각은 대응되는 마스터의 버스14의 억세스를 허용할 수 있는 최대 시간에 일치하는 값으로 미리 설정된 시간값을 가진다. 상기 카운터20은 대응되는 마스터16이 버스 사용권을 획득할 시 해당 마스터16의 버스 사용 시간을 카운트하며, 설정된 최대 버스 사용시간 초과시 버스 사용 해제신호를 발생한다. 여기서 상기 도 1에 도시된 바와 같이 상기 마스터16의 4개의 마스터161-164로 구성된 경우, 상기 카운터20은 상기 마스터161-164에 각각 대응되는 4개의 카운터201-204로 구성된다.
엔코더(encoder)24는 상기 중재기18의 출력을 엔코딩하여 현재 버스를 사용 중인 마스터에 대응되는 카운터의 출력을 선택하기 위한 신호를 발생한다. 멀티플렉서18은 상기 엔코더14의 선택신호에 의해 상기 카운터20의 대응되는 카운터 출력을 선택하여 상기 중재기18에 출력한다.
따라서 상기 도 1과 같은 멀티-마스터 버스 시스템에서는 버스를 억세스하는 다수의 마스터 들 중에서 현재 버스를 사용중인 마스터가 카운터에 의해 미리 설정된 시간 값을 초과할 때 까지 버스를 사용하는 경우, 중재기18은 해당 마스터의 버스 사용을 해제하고 현재 버스를 사용중안 마스터의 버스 사용 해제에 응답하여 중앙처리장치12가 버스14를 억세스하여 버스를 회복한다.
상기 도 1의 구성에서 중재기18, 카운터20, ID레지스터22, 엔코더24 및 멀티플렉서26은 멀티-마스터 버스 시스템의 버스회복기(bus recovery scheme)가 된다.
본 발명의 실시예에서는 상기 버스 마스터16이 4개의 버스 마스터161-164로 구성되고, 상기 카운터20의 4개의 카운터201-204로 구성된다고 가정한다.
상기 도 1을 참조하면, 멀티-마스터 버스 시스템은 하나의 디폴트 버스 마스터로 동작되는 중앙처리장치12를 구비하며, 상기 중앙처리장치12는 정상 상태에서 버스14를 억세스하는 기능을 수행한다.
또한 상기 멀티-마스터 버스 시스템은 댜수개의 버스 마스터161-164로 구성되며, 상기 버스 마스터161-164 들은 선택적으로 상기 버스14의 사용권을 허용받을 수 있다. 본 발명의 실시예에서는 4개의 버스 마스터161-164와 하나의 중앙처리장치12로 구성된 예를 도시하고 있지만, 본 발명의 실시예에 따른 멀티-마스터 버스 시스템의 버스 회복 장치는 하나의 중앙처리장치12와 적어도 하나 이상의 버스 마스터를 구비하는 멀티-마스터 버스 시스템에 모두 적용할 수 있다. 이론적으로 멀티-마스터 버스 시스템에서 수용할 수 있는 마스터의 수는 제한이 없지만, 실제 수용할 수 있는 최대 마스터의 수는 데이터의 충돌(data traffic conflicts)이나 시스템의 전송 속도에 영향을 미치지 않을 수 있는 정도의 마스터 수로 결정하는 것이 바람직하다.
상기한 바와 같이 매스 코-프로세서는 멀티-마스터 개념에서 마스터16의 한 유형이다. 멀티-마스터의 배열에서 다른 마스터16들은 LAN의 일종인 이더네트(eithernet) 제어, 비디오 제어 또는 다른 응용(customized opreation) 등을 위해 사용된다.
상기 버스 중재기18은 상기 각 마스터들161-164에서 발생되는 버스 사용 요구신호들을 수신하며, 버스 중재 구조에 근거하여 하나의 마스터에 버스 사용 허용신호를 출력하여 선택적으로 상기 버스14의 사용권을 허용한다. 상기 중재기16에 의해 하나의 특정 마스터에 상기 버스14의 억세스가 허용되면, 해당 마스터16의 식별정보(identification)는 ID레지스터22에 저장된다. 여기서 특정시간에서 버스를 억세스한 마스터를 현 마스터(current master)라 칭한다.
카운터201-204는 상기한 바와 같이 각각 마스터161-164와 1:1 대응되도록 구성한다. 상기 마스터161-164에 각각 대응되는 각 카운터201-204는 각 마스터161-164에 허용되는 최대 버스 점유시간 값을 저장하고 있다. 예를들면 상기 매스 코-프로세서는 2ms의 최대 버스 점유 시간을 가지며, 이더네트 마스터는 1ms의 최대 버스 점유 시간을 갖는다고 가정할 수 있다. 이들 버스 점유 시간의 실제 값은 멀티-마스터 버스 시스템의 기능 및 응용에 따라 달라질 수 있다.
일단 상기 중재기18에 의해 현 마스터의 억세스가 허용되면, 버스회복기의 카운터20에서 현 마스터에 대응되는 카운터가 미리 설정된 최대 시간 값으로부터 다운 카운트(down count)를 시작한다. 본 발명의 실시예에서는 상기 카운터20이 최대 설정 값을 다운 카운트하는 예를 들어 설명하고 있지만, 0에서 설정된 최대 시간 값 까지 업 카운트(up count)하는 방식을 사용할 수도 있다. 특정 마스터16이 버스의 사용권을 허용받으면, 상기 엔코더24는 현재 상기 버스14를 사용중인 마스터16의 정보를 수신하며, 상기 수신되는 마스터16의 정보를 엔코딩하여 현 마스터16에 대응되는 카운터20의 출력을 선택하기 위한 신호를 발생한다. 그러면 상기 멀티플렉서26은 상기 카운터20에서 현 마스터16에 대응되는 카운터의 출력을 선택하여 출력하며, 선택된 카운터는 카운트 개시하여 현 마스터의 버스 사용 시간을 카운트한다.
이때 현 마스터가 상기 대응되는 카운터에 설정된 최대 시간 값이 소멸되도록 상기 버스14의 사용을 해제하지 않으면, 상기 중재기18은 현마스터가 버스의 사용권을 강제로 해제시킨다. 이때 상기 ID레지스터22는 현 마스터16의 식별정보를 저장하고 있으며, 이 ID 정보는 나중에 폴트(fault)를 분석하기 위해 이용된다.
상기 현 마스터16의 버스 사용을 해제한 후, 상기 버스14의 사용권은 다음 동작을 위해 디폴트 버스 마스터인 중앙처리장치12에 주어진다. 즉, 상기 중앙처리장치12는 상기 버스회복기의 출력을 인터럽트 신호로 수신하여 상기 상태를 감지한다. 이는 상기 마스터16 중의 한 마스터에 폴트가 발생되었음에도 불구하고 멀티-마스터 버스 시스템을 회복하는 것을 허용한다. 상기 중재기18은 현 마스터가 상기 버스14의 억세스를 재시도할 수 있도록 현 마스터를 허용하거나, 또는 더 이상 버스 억세스를 못하도록 특정 마스터의 억세스를 허용하지 않는 구조를 갖는다.
상기 ID레지스터22에 저장되는 정보는 위반(violation)을 야기한 마스터를 찾기 위해 리드되며, 상기 버스 회복기는 이전 상태에서 상기 ID레지스터22에 저장된 현 마스터 ID에 근거하여 구동된다. 이런 방법에서, 시스템 관리자(system manager)는 버스의 사용이 지체될(bus hand-up) 시, 상기 버스14를 억세스하고 있는 마스터를 알 수 있게된다. 그리고 상기와 같은 상태에서 시스템 관리자는 해당 시스템을 고치거나, 고장난 마스터를 우회하여 다른 마스터에 기능을 할당하거나, 또는 단순하게 이상 동작 동작이 수행되지 않도록 하는 결정을 한다.
도 2는 본 발명의 실시예에 따른 멀티-마스터 버스 시스템에서 버스 회복 동작을 수행하는 과정을 도시하는 흐름도이다.
상기 도 1의 구성에 의거 본 발명의 실시예에를 상기 도 2를 참조하여 설명하면, 상기 중앙처리장치12는 211단계에서 상기 마스터16들이 각각 버스를 사용할 수 있는 최대 허용 시간 값들을 각각 대응되는 카운터20에 로드하여 저장한다. 이때 상기 마스터16이 상기 도 1에 도시된 바와 같이 161-164로 구성된 경우, 상기 카운터201-204는 각각 대응되는 마스터161-164의 최대 버스 사용 시간들을 저장하게 된다.
이후 213단계에서 상기 마스터16의 한 마스터가 상기 버스14를 억세스하기 위한 버스 사용 요구신호를 발생하면, 상기 버스 사용요구신호는 상기 중재기18에 인가된다. 그러면
상기 중재기18은 215단계에서 현재 상기 버스14가 사용중인 상태인가를 검사한다. 상기 중재기18에 버스 사용 요구신호가 수신될 시 상기 버스14가 사용 중인 상태이면, 상기 버스14의 사용을 요구한 상기 마스터16은 상기 213단계로 되돌아가 상기 버스14의 억세스를 재시도한다. 그리고 상기 중재기18에 버스 사용 요구신호가 수신될 시 상기 버스14가 사용중인 상태가 아니면, 상기 마스터16은 상기 버스의 억세스를 허용받게 된다.
상기 중재기18에 의해 버스14의 사용이 허용되면, 해당 마스터16은 217단계에서 상기 중재기18에서 출력되는 버스 사용 허용신호(grant)를 수신하게 되며, 버스14의 사용이 허용된 마스터16에 대응되는 카운터20은 버스 사용시간을 카운트 개시한다. 그리고 219단계에서 현 마스터16이 사용중인 상기 버스14를 해제하였는가 검사한다. 이때 상기 현 마스터16이 장애없이 설정된 기능을 수행한 후에 상기 버스14의 사용을 해제하면, 221단계에로 진행하여 상기 카운터20의 동작은 정지시키고 일치하는 마스터16의 최대 버스 사용시간을 재로드하여 다음 상태에 대비한다.
그러나 219단계에서 상기 버스14가 사용중 상태이면, 223단계에서 상기 현 마스터16이 상기 카운터20에 설정된 시간을 초과하도록 상기 버스14를 사용하고 있는가 검사한다. 이때 상기 카운터20에 설정된 시간을 초과하지 않은 상태이면, 상기 219단계로 되돌아가 버스의 사용 해제를 검사한다. 이때 상기 223단계에서 상기 카운터20에 설정된 최대 사용 시간을 초과하도록 상기 버스14의 사용을 해제하지 않으면, 225단계에서 현 마스터의 상태 정보가 상기 ID레지스터22에서 래치되며, 현 마스터16에 대응되는 카운터20은 카운트 동작을 중단하고 다시 해당 마스터의 최대 버스 사용시간을 재로드하며, 상기 현 마스터16은 버스14의 사용권을 해제한다.
그리고 227단계에서 상기 중재기18이 발생되는 인터럽트신호에 의해 상기 버스14의 제어권은 상기 중앙처리장치12에 리턴된다. 그러면 상기 중앙처리장치12는 229단계에서 상기 ID레지스터22에 저장된 장애 발생의 마스터16의 상태 정보를 리드하여 분석한 후, 이후 해당 마스터16의 버스14 사용 요구를 허용할 것인지 아닌지를 결정한다.
상술한 바와 같이 본 발명의 실시예에 따른 멀티-마스터 버스 시스템의 버스 회복 장치 및 방법은 다음과 같은 이점들이 있다. 먼저 임의의 특정 마스터에 결함이 발생되면 해당 마스터의 버스 사용을 지체없이 해제시켜 멀티-마스터 버스 시스템의 버스 회복을 신속하여 수행할 수 있다. 두번째로 장애가 발생되어 버스 사용을 지체하는 마스터의 상태를 즉각적으로 조회하여 시스템의 유지 보수를 효과적을 수행할 수 있다.

Claims (5)

  1. 멀티-마스터 버스 시스템의 버스회복 장치에 있어서, 시스템 버스를 제어하는 디폴트 마스터와, 시스템 버스와 선택적으로 인터페이싱하는 다수의 마스터들과, 상기 버스를 억세스하기 위해 상기 다수 마스터들로부터 발생되는 버스 사용요구신호를 수신하고, 상기 다수 마스터들 중의 하나에 억세스를 허용하는 중재기와, 상기 다수 마스터들에 대응되는 수로 구성되며, 상기 각각 대응되는 마스터들이 사용할 수 있는 버스의 최대 사용시간에 대하여 미리 설정된 시간 값들을 각각 저장하는 다수의 카운터들을 구비하여, 현재 버스를 점유한 상기 마스터가 대응되는 카운터에 저장된 최대 버스 사용시간을 초과하도록 점유할 시, 상기 중재기가 상기 버스의 사용권을 해제하고, 상기 현 마스터의 버스 사용 해제에 대응하여 상기 디폴트 마스터에 상기 버스 억세스를 허용하는 것을 특징으로 하는 멀티-마스터 버스 시스템의 버스 회복장치
  2. 제1항에 있어서, 상기 다수의 마스터들 중 현재 버스를 점유하여 설정된 최대 버스 사용시간을 초과하는 마스터의 식별정보를 저장하는 아이디 레지스터를 더 구비하며, 상기 디폴트 마스터가 상기 아이디 레지스터의 마스터 상태 정보를 리드하여 결함이 발생된 마스터의 버스 사용 유무를 결정하는 것을 특징으로 하는 멀티-마스터 버스 시스템의 버스 회복장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 다수의 마스터들이 매스 코-프로세서, 이더네트 제어기 및 비디오 제어기등인 것을 특징으로 하는 멀티-마스터 버스 시스템의 버스 회복장치.
  4. 멀티-마스터 버스 시스템의 버스 회복방법에 있어서, 시스템 버스를 억세스하기 위해 다수의 버스 마스터들로부터 버스 사용 요구신호를 수신하는 과정과, 상기 마스터들 중에 어느 하나를 억세스를 허용하는 과정과, 상기 버스 사용이 허용된 마스터들의 버스 사용 시간을 카운트하는 과정과, 상기 카운트 값이 미리 설정된 해당 마스터의 최대 버스 사용시간 값을 초과할 시 상기 버스의 사용권을 해제하는 과정과, 상기 버스의 사용해제에 대응하여 디폴트 마스터에 버스 억세스를 허용하는 과정으로 이루어짐을 특징으로 하는 멀티-마스터 버스 시스템의 버스 회복 방법.
  5. 제 4항에 있어서, 상기 버스 해제시 결함 마스터의 상태정보를 리드하여 분석한 후, 해당 마스터의 버스 사용 유무를 결정하는 과정을 더 구비함을 특징으로 하는 멀티-마스터 버스 시스템의 버스 회복방법.
KR1019970021545A 1996-06-03 1997-05-29 멀티-마스터 버스 시스템의 회복장치 및 방법 KR100201819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/657,371 1996-06-03
US08/657,371 1996-06-03
US08/657,371 US5845097A (en) 1996-06-03 1996-06-03 Bus recovery apparatus and method of recovery in a multi-master bus system

Publications (2)

Publication Number Publication Date
KR980007261A KR980007261A (ko) 1998-03-30
KR100201819B1 true KR100201819B1 (ko) 1999-06-15

Family

ID=24636880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021545A KR100201819B1 (ko) 1996-06-03 1997-05-29 멀티-마스터 버스 시스템의 회복장치 및 방법

Country Status (5)

Country Link
US (1) US5845097A (ko)
JP (1) JP3392320B2 (ko)
KR (1) KR100201819B1 (ko)
CN (1) CN1086037C (ko)
GB (1) GB2313986B (ko)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5944840A (en) * 1997-09-10 1999-08-31 Bluewater Systems, Inc. Continuous monitor for interrupt latency in real time systems
JPH11250005A (ja) * 1998-03-05 1999-09-17 Nec Corp バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体
US6138197A (en) * 1998-09-17 2000-10-24 Sun Microsystems, Inc. Apparatus and method for limit-based arbitration scheme
EP1137997B1 (de) * 1998-12-07 2002-11-13 Infineon Technologies AG Multimaster-bussystem und verfahren zum betreiben desselben
US6189061B1 (en) 1999-02-01 2001-02-13 Motorola, Inc. Multi-master bus system performing atomic transactions and method of operating same
EP1033855A1 (en) * 1999-03-03 2000-09-06 Deutsche Thomson-Brandt Gmbh Method and apparatus for transferring data on a bus to or from a device to be controlled by said bus
KR100605867B1 (ko) * 1999-04-23 2006-07-31 삼성전자주식회사 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
US6654833B1 (en) * 1999-07-29 2003-11-25 Micron Technology, Inc. Bus arbitration
US6578087B1 (en) * 1999-11-12 2003-06-10 Cisco Technology, Inc. Determining a path through a managed network
US6496890B1 (en) 1999-12-03 2002-12-17 Michael Joseph Azevedo Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters
US6513089B1 (en) 2000-05-18 2003-01-28 International Business Machines Corporation Dual burst latency timers for overlapped read and write data transfers
US6760802B2 (en) * 2000-09-08 2004-07-06 Texas Instruments Incorporated Time-out counter for multiple transaction bus system bus bridge
US6807165B2 (en) 2000-11-08 2004-10-19 Meshnetworks, Inc. Time division protocol for an ad-hoc, peer-to-peer radio network having coordinating channel access to shared parallel data channels with separate reservation channel
US7072650B2 (en) * 2000-11-13 2006-07-04 Meshnetworks, Inc. Ad hoc peer-to-peer mobile radio access system interfaced to the PSTN and cellular networks
US6873839B2 (en) 2000-11-13 2005-03-29 Meshnetworks, Inc. Prioritized-routing for an ad-hoc, peer-to-peer, mobile radio access system
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler
US7151769B2 (en) 2001-03-22 2006-12-19 Meshnetworks, Inc. Prioritized-routing for an ad-hoc, peer-to-peer, mobile radio access system based on battery-power levels and type of service
CA2450224C (en) 2001-06-14 2012-06-19 Meshnetworks, Inc. Routing algorithms in a mobile ad-hoc network
JP2004522235A (ja) * 2001-07-18 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 多重プロセッサデバイスにおける不揮発性メモリ装置と方法
US7206294B2 (en) * 2001-08-15 2007-04-17 Meshnetworks, Inc. Movable access points and repeaters for minimizing coverage and capacity constraints in a wireless communications network and a method for using the same
US7072323B2 (en) * 2001-08-15 2006-07-04 Meshnetworks, Inc. System and method for performing soft handoff in a wireless data network
US7349380B2 (en) * 2001-08-15 2008-03-25 Meshnetworks, Inc. System and method for providing an addressing and proxy scheme for facilitating mobility of wireless nodes between wired access points on a core network of a communications network
US7613458B2 (en) 2001-08-28 2009-11-03 Meshnetworks, Inc. System and method for enabling a radio node to selectably function as a router in a wireless communications network
US7145903B2 (en) 2001-09-06 2006-12-05 Meshnetworks, Inc. Multi-master bus architecture for system-on-chip designs
DE60219932T2 (de) 2001-09-25 2007-09-06 MeshNetworks, Inc., Maitland Ssystgem und Verfahren zur Verwendung von Algorithmen und Protokollen zur optimierung von CSMA-Protokollen (Carrier Sense Multiple Access) in drahtlosen Netzwerken
US7529268B1 (en) * 2001-09-27 2009-05-05 Hamilton Sundstrand Corporation Multi-point electronic control system protocol
US6754188B1 (en) 2001-09-28 2004-06-22 Meshnetworks, Inc. System and method for enabling a node in an ad-hoc packet-switched wireless communications network to route packets based on packet content
US6768730B1 (en) 2001-10-11 2004-07-27 Meshnetworks, Inc. System and method for efficiently performing two-way ranging to determine the location of a wireless node in a communications network
US6937602B2 (en) * 2001-10-23 2005-08-30 Meshnetworks, Inc. System and method for providing a congestion optimized address resolution protocol for wireless ad-hoc networks
US6771666B2 (en) 2002-03-15 2004-08-03 Meshnetworks, Inc. System and method for trans-medium address resolution on an ad-hoc network with at least one highly disconnected medium having multiple access points to other media
US6982982B1 (en) 2001-10-23 2006-01-03 Meshnetworks, Inc. System and method for providing a congestion optimized address resolution protocol for wireless ad-hoc networks
US7181214B1 (en) 2001-11-13 2007-02-20 Meshnetworks, Inc. System and method for determining the measure of mobility of a subscriber device in an ad-hoc wireless network with fixed wireless routers and wide area network (WAN) access points
US7136587B1 (en) 2001-11-15 2006-11-14 Meshnetworks, Inc. System and method for providing simulated hardware-in-the-loop testing of wireless communications networks
US6728545B1 (en) 2001-11-16 2004-04-27 Meshnetworks, Inc. System and method for computing the location of a mobile terminal in a wireless communications network
US7221686B1 (en) 2001-11-30 2007-05-22 Meshnetworks, Inc. System and method for computing the signal propagation time and the clock correction for mobile stations in a wireless network
US7190672B1 (en) 2001-12-19 2007-03-13 Meshnetworks, Inc. System and method for using destination-directed spreading codes in a multi-channel metropolitan area wireless communications network
US7106707B1 (en) 2001-12-20 2006-09-12 Meshnetworks, Inc. System and method for performing code and frequency channel selection for combined CDMA/FDMA spread spectrum communication systems
US7180875B1 (en) 2001-12-20 2007-02-20 Meshnetworks, Inc. System and method for performing macro-diversity selection and distribution of routes for routing data packets in Ad-Hoc networks
US7280545B1 (en) 2001-12-20 2007-10-09 Nagle Darragh J Complex adaptive routing system and method for a nodal communication network
US7072618B1 (en) 2001-12-21 2006-07-04 Meshnetworks, Inc. Adaptive threshold selection system and method for detection of a signal in the presence of interference
US6674790B1 (en) 2002-01-24 2004-01-06 Meshnetworks, Inc. System and method employing concatenated spreading sequences to provide data modulated spread signals having increased data rates with extended multi-path delay spread
US7174401B2 (en) * 2002-02-28 2007-02-06 Lsi Logic Corporation Look ahead split release for a data bus
US7058018B1 (en) 2002-03-06 2006-06-06 Meshnetworks, Inc. System and method for using per-packet receive signal strength indication and transmit power levels to compute path loss for a link for use in layer II routing in a wireless communication network
US20030172213A1 (en) * 2002-03-06 2003-09-11 GARCIA Enrique Artificially intelligent arbitration system and process for optimizing multiple processes sharing a resource
US6617990B1 (en) 2002-03-06 2003-09-09 Meshnetworks Digital-to-analog converter using pseudo-random sequences and a method for using the same
US6904021B2 (en) 2002-03-15 2005-06-07 Meshnetworks, Inc. System and method for providing adaptive control of transmit power and data rate in an ad-hoc communication network
KR20040097176A (ko) 2002-03-15 2004-11-17 메시네트웍스, 인코포레이티드 인터넷 프로토콜(ｉｐ) 대 미디어 액세스컨트롤(ｍａｃ)의 어드레스 매핑 및 게이트웨이 존재의발견 및 자동적인 구성을 위한 시스템 및 방법과 컴퓨터판독 가능한 매체
US6987795B1 (en) 2002-04-08 2006-01-17 Meshnetworks, Inc. System and method for selecting spreading codes based on multipath delay profile estimation for wireless transceivers in a communication network
US7200149B1 (en) 2002-04-12 2007-04-03 Meshnetworks, Inc. System and method for identifying potential hidden node problems in multi-hop wireless ad-hoc networks for the purpose of avoiding such potentially problem nodes in route selection
US7697420B1 (en) 2002-04-15 2010-04-13 Meshnetworks, Inc. System and method for leveraging network topology for enhanced security
US7107498B1 (en) 2002-04-16 2006-09-12 Methnetworks, Inc. System and method for identifying and maintaining reliable infrastructure links using bit error rate data in an ad-hoc communication network
US6580981B1 (en) 2002-04-16 2003-06-17 Meshnetworks, Inc. System and method for providing wireless telematics store and forward messaging for peer-to-peer and peer-to-peer-to-infrastructure a communication network
US6948019B2 (en) * 2002-04-30 2005-09-20 Lsi Logic Corporation Apparatus for arbitrating non-queued split master devices on a data bus
US7142524B2 (en) * 2002-05-01 2006-11-28 Meshnetworks, Inc. System and method for using an ad-hoc routing algorithm based on activity detection in an ad-hoc network
US6970444B2 (en) 2002-05-13 2005-11-29 Meshnetworks, Inc. System and method for self propagating information in ad-hoc peer-to-peer networks
US7284268B2 (en) 2002-05-16 2007-10-16 Meshnetworks, Inc. System and method for a routing device to securely share network data with a host utilizing a hardware firewall
US7016306B2 (en) 2002-05-16 2006-03-21 Meshnetworks, Inc. System and method for performing multiple network routing and provisioning in overlapping wireless deployments
US7167715B2 (en) 2002-05-17 2007-01-23 Meshnetworks, Inc. System and method for determining relative positioning in AD-HOC networks
US7106703B1 (en) 2002-05-28 2006-09-12 Meshnetworks, Inc. System and method for controlling pipeline delays by adjusting the power levels at which nodes in an ad-hoc network transmit data packets
US7054126B2 (en) * 2002-06-05 2006-05-30 Meshnetworks, Inc. System and method for improving the accuracy of time of arrival measurements in a wireless ad-hoc communications network
US6687259B2 (en) 2002-06-05 2004-02-03 Meshnetworks, Inc. ARQ MAC for ad-hoc communication networks and a method for using the same
US7610027B2 (en) 2002-06-05 2009-10-27 Meshnetworks, Inc. Method and apparatus to maintain specification absorption rate at a wireless node
US6744766B2 (en) 2002-06-05 2004-06-01 Meshnetworks, Inc. Hybrid ARQ for a wireless Ad-Hoc network and a method for using the same
US7215638B1 (en) 2002-06-19 2007-05-08 Meshnetworks, Inc. System and method to provide 911 access in voice over internet protocol systems without compromising network security
US7072432B2 (en) 2002-07-05 2006-07-04 Meshnetworks, Inc. System and method for correcting the clock drift and maintaining the synchronization of low quality clocks in wireless networks
US7796570B1 (en) 2002-07-12 2010-09-14 Meshnetworks, Inc. Method for sparse table accounting and dissemination from a mobile subscriber device in a wireless mobile ad-hoc network
US7046962B1 (en) 2002-07-18 2006-05-16 Meshnetworks, Inc. System and method for improving the quality of range measurement based upon historical data
US7042867B2 (en) 2002-07-29 2006-05-09 Meshnetworks, Inc. System and method for determining physical location of a node in a wireless network during an authentication check of the node
US6976106B2 (en) * 2002-11-01 2005-12-13 Sonics, Inc. Method and apparatus for speculative response arbitration to improve system latency
JP4182246B2 (ja) * 2002-11-27 2008-11-19 富士通マイクロエレクトロニクス株式会社 バス共有システム及びバス共有方法
US7522537B2 (en) 2003-01-13 2009-04-21 Meshnetworks, Inc. System and method for providing connectivity between an intelligent access point and nodes in a wireless network
KR20050117557A (ko) 2003-03-13 2005-12-14 메시네트웍스, 인코포레이티드 저속 중앙처리장치를 이용하는 무선 애드-혹 통신네트워크에 있어서 이동 가입자에 대한 위치계산의정확도를 향상시키기 위한 시스템 및 방법
US7171220B2 (en) 2003-03-14 2007-01-30 Meshnetworks, Inc. System and method for analyzing the precision of geo-location services in a wireless network terminal
US7373555B2 (en) * 2003-05-09 2008-05-13 Hewlett-Packard Development Company, L.P. Systems and methods controlling transaction draining for error recovery
US7424653B2 (en) 2003-05-09 2008-09-09 Hewlett-Packard Development Company, L.P. System and method for error capture and logging in computer systems
US7734809B2 (en) 2003-06-05 2010-06-08 Meshnetworks, Inc. System and method to maximize channel utilization in a multi-channel wireless communication network
JP2006526938A (ja) 2003-06-05 2006-11-24 メッシュネットワークス インコーポレイテッド 正確な飛行時間測定のために、ｏｆｄｍモデムにおける同期ポイントを決定するシステムおよび方法
WO2004114690A1 (en) 2003-06-05 2004-12-29 Meshnetworks, Inc. Optimal routing in ad hac wireless communication network
US7215966B2 (en) 2003-06-05 2007-05-08 Meshnetworks, Inc. System and method for determining location of a device in a wireless communication network
KR100758145B1 (ko) 2003-06-06 2007-09-13 메시네트웍스, 인코포레이티드 수신된 신호 강도 표시자 및 신호 전파 시간을 사용하여 도움이 필요한 소방관이 위치한 층 번호를 식별하기 위한 시스템 및 방법
US7558818B2 (en) 2003-06-06 2009-07-07 Meshnetworks, Inc. System and method for characterizing the quality of a link in a wireless network
ATE529962T1 (de) 2003-06-06 2011-11-15 Meshnetworks Inc Verfahren zur verbesserung der gesamtleistungsfähigkeit eines drahtlosen kommunikationsnetzes
JP5054377B2 (ja) 2003-06-06 2012-10-24 メッシュネットワークス インコーポレイテッド アドホック・ネットワークにおけるフェアネスおよびサービスの差別化を実現するシステムおよび方法
KR100555501B1 (ko) * 2003-06-26 2006-03-03 삼성전자주식회사 동적으로 버스 점유 우선 순위를 정하는 버스 중재기 및그 버스 중재 방법
US7296105B2 (en) * 2003-10-03 2007-11-13 Sonics, Inc. Method and apparatus for configuring an interconnect to implement arbitration
US20050175027A1 (en) * 2004-02-09 2005-08-11 Phonex Broadband Corporation System and method for requesting and granting access to a network channel
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
DE102004013635B4 (de) * 2004-03-19 2006-04-20 Infineon Technologies Ag Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens
JP2006039672A (ja) * 2004-07-22 2006-02-09 Olympus Corp バス要求制御回路
JP2006099731A (ja) * 2004-08-30 2006-04-13 Matsushita Electric Ind Co Ltd リソース管理装置
US7167463B2 (en) 2004-10-07 2007-01-23 Meshnetworks, Inc. System and method for creating a spectrum agile wireless multi-hopping network
US7739436B2 (en) * 2004-11-01 2010-06-15 Sonics, Inc. Method and apparatus for round robin resource arbitration with a fast request to grant response
JP4847036B2 (ja) * 2005-03-30 2011-12-28 キヤノン株式会社 バスアクセスを調停する制御装置およびデータ処理装置の制御方法
KR100640722B1 (ko) * 2005-10-05 2006-11-01 삼성전자주식회사 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템
TWI318355B (en) * 2006-04-17 2009-12-11 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
US8397006B2 (en) * 2010-01-28 2013-03-12 Freescale Semiconductor, Inc. Arbitration scheme for accessing a shared resource
US8984194B2 (en) * 2011-01-21 2015-03-17 Numia Medical Technology Llc Multi-master bus arbitration and resource control
KR20180062807A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 시스템 인터커넥트 및 이를 포함하는 시스템 온 칩
US11537545B2 (en) * 2020-07-31 2022-12-27 Nxp Usa, Inc. Deadlock condition avoidance in a data processing system with a shared slave

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719567A (en) * 1982-04-29 1988-01-12 Motorola, Inc. Method and apparatus for limiting bus utilization
US5129090A (en) * 1988-05-26 1992-07-07 Ibm Corporation System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US4969720A (en) * 1989-09-05 1990-11-13 Unisys Corporation Magneto-optic bypass switch
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5202966A (en) * 1991-09-06 1993-04-13 Rockwell International Corporation Centralized bus arbitration circuit
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
US5239631A (en) * 1991-10-15 1993-08-24 International Business Machines Corporation Cpu bus allocation control
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
DE69319763T2 (de) * 1992-03-04 1999-03-11 Motorola Inc Verfahren und Gerät zur Durchführung eines Busarbitrierungsprotokolls in einem Datenverarbeitungssystem
US5633857A (en) * 1992-07-15 1997-05-27 Goldstar Information & Communications, Ltd. Apparatus and method for controlling data transmissions in a communication network
FI91114C (fi) * 1992-10-16 1994-05-10 Ahlstroem Oy Kojekytkin
JPH07182293A (ja) * 1993-12-22 1995-07-21 Hitachi Ltd 分散型処理システムおよびデータ転送制御方式
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5560016A (en) * 1994-10-06 1996-09-24 Dell Usa, L.P. System and method for dynamic bus access prioritization and arbitration based on changing bus master request frequency
US5555383A (en) * 1994-11-07 1996-09-10 International Business Machines Corporation Peripheral component interconnect bus system having latency and shadow timers
US5623672A (en) * 1994-12-23 1997-04-22 Cirrus Logic, Inc. Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer

Also Published As

Publication number Publication date
GB2313986B (en) 1998-10-14
GB2313986A (en) 1997-12-10
CN1170905A (zh) 1998-01-21
JPH1055337A (ja) 1998-02-24
CN1086037C (zh) 2002-06-05
JP3392320B2 (ja) 2003-03-31
US5845097A (en) 1998-12-01
KR980007261A (ko) 1998-03-30
GB9711345D0 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
KR100201819B1 (ko) 멀티-마스터 버스 시스템의 회복장치 및 방법
JP2597456B2 (ja) 直接アクセス記憶装置へのアクセス調整システム及び方法
US20060075169A1 (en) Bus deadlock avoidance
US5708784A (en) Dual bus computer architecture utilizing distributed arbitrators and method of using same
JPH06337843A (ja) データ転送制御方法
JP2979771B2 (ja) 情報処理装置及びそのバス制御方法
US5682485A (en) Deadlock avoidance for switched interconnect bus systems
EP0626647B1 (en) Copying apparatus for carrying out a copying operation between an active processing system and a stand-by one
JP2752917B2 (ja) バス接続方式
JP2000250853A (ja) バス調整制御装置
JP2000089971A (ja) 割込み順位制御方法及び割込み順位制御装置
JP3043738B1 (ja) 障害発生特定システム及びその特定方法
JPS6095669A (ja) 共用資源管理回路
KR100202398B1 (ko) 이중화구조를 갖는 종합정보통신망 디바이스 제어계
JPH0660017A (ja) 競合回路
JPH08305641A (ja) バス制御装置
JPH04266147A (ja) バスアダプタ装置
JP2760322B2 (ja) パリティエラー障害エージェントの特定方式
JPH04322353A (ja) バス・システム
JPH1055341A (ja) バスインタフェース制御方式
JPH06195272A (ja) バス調停回路
JP2002157216A (ja) プラント制御装置
JP3099355B2 (ja) 入出力処理装置
JPH09244991A (ja) 分散型バスアービタ装置およびバス調停方法
JPH10260933A (ja) バス調停機能選択回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee