JPH08305641A

JPH08305641A - バス制御装置

Info

Publication number: JPH08305641A
Application number: JP7109409A
Authority: JP
Inventors: Kazuhisa Ariga; 和久有賀; Hiroshi Kanazawa; 広金澤
Original assignee: Hitachi Software Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Software Engineering Co Ltd; Hitachi Ltd
Priority date: 1995-05-08
Filing date: 1995-05-08
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】単一部位の故障でシステム停止に陥らないバ
ス制御装置を提供する。【構成】制御線１０３、複数のデータバス１０４〜１
０５（０〜１）、複数のバスマスタ１０１〜１０２（０
〜ｎ）、複数の主アービタ１０６および副アービタ１０
７からなり、複数のバスマスタ１０１〜１０２（０〜
ｎ）は、使用可能なデータバス１０４〜１０５を主アー
ビタ１０６および副アービタ１０７に通知し、応答の有
無によって主アービタ１０６，副アービタ１０７の動作
異常を判定し、主アービタ１０６と副アービタ１０７
は、アービタ停止要求信号ＸＡＲＢＳＴＯＰおよびＹＡ
ＲＢＳＴＯＰによって、随時、互いに他を停止させるこ
とによって交代し、主アービタ１０６（副アービタ１０
７）は、複数のデータバス１０４〜１０５のバス使用権
を複数のバスマスタ１０１〜１０２に割り当てる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス制御技術に関し、
特に、バス上の共有資源に対し、複数のバスマスタがア
クセス制御を行なう構成の情報処理機器等に適用して有
効な技術に関する。

【０００２】

【従来の技術】たとえば、情報処理機器では、メモリ等
の共有資源をバスを介して複数のバスマスタに共有させ
ることによって、共有資源の可用性や処理速度の向上を
図ることが知られている。一方、産業用の情報処理機器
では、耐故障性も重要な要素となるため、バスを使用す
る複数のバスマスタの障害管理技術は必須となる。

【０００３】従来、このようなバスマスタの障害管理技
術としては、たとえば、特開平２−３２４４６号公報に
開示された「バス制御方式」のようにアービトレーショ
ン異常を検出する手段を設け、異常を検出したバスマス
タのアクセス要求信号をマイクロプロセッサ制御にてマ
スクすることで、障害部位を切り離す技術があった。

【０００４】

【発明が解決しようとする課題】しかし、前述の従来技
術では、一時的な障害については、リトライによって復
旧するが、一箇所でも永久故障があった場合、そのバス
マスタは、閉塞されてしまうため、サービスの停止を余
儀なくされてしまう、という問題がある。

【０００５】また、他の特開平４−２２５６４４号公報
に開示された「共通バス送信権保持方式」のようにバス
アービタ部の２重化により共通部の故障で、システムが
停止しないように工夫した技術があるが、この技術で
は、データバスの故障時、代替手段がなく、やはりシス
テム停止に陥ることには変わりがない。

【０００６】本発明の目的は、単一部位の故障に対する
耐故障性を向上させ、稼働率を向上させることが可能な
バス制御技術を提供することにある。

【０００７】本発明の他の目的は、正常動作時における
バスのスループットを向上させることが可能なバス制御
技術を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、複数のバスマ
スタ、複数のアービタ、複数のバスから成るバス制御装
置である。複数のバスおよびアービタは、障害が発生し
た場合に代替のバスまたはアービタに切り替えられる手
段を持つ。障害を検出するため、各部位は、一例とし
て、以下のエラー検出手段を持つ。

【０００９】バスマスタは、アクセス要求信号出力後、
一定時間内にアクセス許可信号が、応答されるかをチェ
ックする手段、アービタが、複数のバスマスタに対し、
使用許可を返したことをチェックする手段を持つ。

【００１０】アービタは、アクセス要求信号に対し、ア
クセス許可信号を返した後、一定時間内にアクセス要求
信号がオフになるかをチェックする手段を持つ。

【００１１】また、各バスには、障害検出用の冗長ビッ
ト（パリティビット）を持ち、各バスマスタは、データ
転送時にデータバスをチェックする手段を持つ。

【００１２】バスマスタは、バスを使用して転送を行い
たい場合、アクセス要求信号を出力する。アービタは、
各バスマスタからのアクセス要求信号に対し、競合解決
を行なった後、アクセス許可信号を返し、バス使用権を
バスマスタに与える。バス使用権をもらったバスマスタ
は、バスアクセスを行なう。アービタは、複数データバ
スに対して、同時にバス使用権を与えることができる。

【００１３】

【作用】まず、アービタシステムの異常時、本発明のバ
ス制御装置がどのように作用するか、一例を説明する。
なお、複数のアービタを便宜上、主アービタおよび副ア
ービタに区別して説明する。

【００１４】バスマスタは、アクセス要求信号出力後、
一定時間経っても主アービタがアクセス許可信号を返さ
ない場合をエラーにする。本エラーが発生した場合、以
下の手順によりアービタを切り替える。

【００１５】バスマスタは、現在稼働中の主アービタ側
のアクセス要求信号の出力を止め、副アービタ側に対
し、アクセス要求信号を出力する。副アービタは主アー
ビタに対し、停止要求を出力する。これを受けた主アー
ビタは停止し、主アービタ動作中信号をオフにする。こ
れを見て、各バスマスタは、主アービタに対するアクセ
ス要求信号の出力をやめ、副アービタに対してアクセス
要求信号を出力する。また、副アービタは、主アービタ
動作中信号がオフになったのを見て、アービタ動作を開
始する。このように制御することで、同時に複数のアー
ビタが存在しないようにする。

【００１６】これによって、アクセス要求信号およびア
クセス許可信号の偽値異常（断線、ショート、インタフ
ェース回路の故障等により、常に信号が偽値となる異
常）によるシステム停止を回避する。

【００１７】また、バスマスタは、アクセス許可信号を
監視して同時に複数のバスマスタに対し、アクセス許可
信号をオンにした場合は、エラーとし、上記手順によ
り、アービタを切り替える。これによって、アクセス許
可信号の真値異常（断線、ショート、インタフェース回
路の故障等により、常に信号が真値となる異常）による
システム停止を回避する。

【００１８】アービタは、アクセス要求信号受信後、ア
クセス許可信号を返すが、その後一定時間経ってもバス
マスタが応答してこない場合は、アービタ側でアクセス
要求信号をマスクする。

【００１９】これによって、アクセス要求信号の真値異
常（断線、ショート、インタフェース回路の故障等によ
り、常に信号が偽値となる異常）を検出することができ
る。アクセス要求信号をマスクされたバスマスタから見
た場合、主アービタが故障したように見えるので、主ア
ービタを使うのをやめ、副アービタを使用する。この結
果、上記したアービタ交替手順により、全バスマスタ
は、副アービタを使用する。

【００２０】次に、データバスの異常時、本発明のバス
制御装置がどのように作用するか一例を説明する。

【００２１】データバスの異常は、バスマスタによって
検出される。エラーを検出したバスマスタは、エラーの
発生したバスのデータバス使用可能信号をオフにする。
これを見たアービタは、データバス使用可能信号がオン
になっているバスに対して、選択的にアクセス許可信号
を返す。これによって、データバス使用可能信号をオフ
にしたデータバスがあった場合に常に別経路によるアク
セスができる。ここでもしアービタが、バスマスタが異
常信号をオンにした（データバス使用可能信号をオフに
した）バスに対して、アクセス許可信号を返してきた場
合、アービタ障害とし、副アービタに切り替える。

【００２２】アービタは、複数のデータバスに対するア
クセス許可信号を同時に返す。たとえば、データバスが
２重化されていた場合には、同時に２つのバスマスタに
対して、アクセス許可信号を返す。アクセス許可信号
は、データバスごとにあるので、各バスマスタは、独立
してバス使用権を得ることができる。これによって、正
常動作時、複数あるバスは有効活用され、バススループ
ットが最大限に利用できる。

【００２３】

【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。

【００２４】図１は、本発明の一実施例であるバス制御
装置の構成の一例を示す概念図である。図１に例示され
るように、本実施例のバス制御装置は、ｎ＋１個のバス
マスタ０〜ｎ（バスマスタ１０１、バスマスタ１０
２）、制御線１０３、データバス０（１０４）、データ
バス１（１０５）、主アービタ１０６、副アービタ１０
７を含んでいる。

【００２５】ＸＢＲＥＱ０〜ｎ信号は、主アービタ１０
６に対するバスマスタ０〜ｎからのアクセス要求信号で
ある。ＸＢＥＮ００〜０ｎ信号は、主アービタ１０６に
対するバスマスタ０〜ｎからのデータバス０の使用可能
信号である。ＸＢＥＮ１０〜１ｎ信号は、主アービタ１
０６に対するバスマスタ０〜ｎからのデータバス１の使
用可能信号である。ＸＢＡＣＫ００〜０ｎ信号は、主ア
ービタ１０６から各バスマスタ０〜ｎへのデータバス０
に対するアクセス許可信号である。ＸＢＡＣＫ１０〜１
ｎ信号は、主アービタ１０６から各バスマスタ０〜ｎへ
のデータバス１に対するアクセス許可信号である。

【００２６】各バスマスタ０〜ｎは、通常、主アービタ
１０６を使用して動作する。ＸＢＲＥＱｘ信号を出力す
ると同時に当該バスマスタ０〜ｎが使用可能なバスを選
択し、ＸＢＥＮ０ｘ，ＸＢＥＮ１ｘ信号で通知する。こ
れを受けた主アービタ１０６は、ＸＢＡＣＫ００〜０ｎ
信号にてデータバス０の使用権を唯一のバスマスタに返
す。同様にＸＢＡＣＫ１０〜１ｎ信号にてデータバス１
の使用権を唯一のバスマスタに返す。データバス０とデ
ータバス１は、それぞれ独立したバスであるため、主ア
ービタ１０６は、同時に異なる二つのバスマスタにアク
セス許可信号を与えるように動作する。空いているデー
タバスを未使用状態にすることがないため、バススルー
プットは、向上する。

【００２７】ＹＢＲＥＱ０〜ｎ信号は、副アービタ１０
７に対するバスマスタ０〜ｎからのアクセス要求信号で
ある。ＹＢＥＮ００〜０ｎ信号は、副アービタ１０７に
対するバスマスタ０〜ｎからのデータバス０の使用可能
信号である。ＹＢＥＮ１０〜１ｎ信号は、副アービタ１
０７に対するバスマスタ０〜ｎからのデータバス１の使
用可能信号である。ＹＢＡＣＫ００〜０ｎ信号は、副ア
ービタ１０７から各バスマスタ０〜ｎへのデータバス０
に対するアクセス許可信号である。ＹＢＡＣＫ１０〜１
ｎ信号は、副アービタ１０７から各バスマスタ０〜ｎへ
のデータバス１に対するアクセス許可信号である。これ
らは、主アービタ１０６に障害があった場合に使用され
る制御信号である。

【００２８】各バスマスタ０〜ｎは、ＸＢＲＥＱｘ信号
を出力した後、アクセス許可信号が、ある時間経過して
も、返ってこない場合、主アービタ１０６に障害があっ
たとして、ＹＢＲＥＱｘへ、アクセス要求信号の出力先
を切り替える。

【００２９】副アービタ１０７は、ＲＥＱ入力があった
場合、アービタ停止要求信号ＸＡＲＢＳＴＯＰにより、
主アービタ１０６に対し、停止要求を出す。これを受け
た主アービタ１０６は、一定時間後、アービトレーショ
ンを停止し、ＸＡＲＢＥＮ信号をオフにする。副アービ
タ１０７は、これを受けて、ＹＡＲＢＥＮ信号をオンに
した後、アービトレーションを開始する。

【００３０】図２は、本実施例のバス制御装置における
アービトレーションの一例を示すタイムチャートであ
る。図２は、バスマスタ０、バスマスタ１、バスマスタ
２の３つのバスマスタ０〜２から同時にアクセス要求信
号が出力された場合の制御例である。まず、各バスマス
タ０〜２は、データ転送要求があった場合、アクセス要
求信号をオンにすると同時にデータバス０の使用可能信
号及び、データバス１の使用可能信号を有効にする。本
例では、バスマスタ０はデータバス０、データバス１と
もに有効、バスマスタ１はデータバス０のみ有効、バス
マスタ２はデータバス１のみ有効である。

【００３１】これに対して、アービタは、最初のバスサ
イクルでは、バスマスタ０にデータバス０を割り当て、
バスマスタ２にデータバス１を割り当てる。次のバスサ
イクルでは、バスマスタ１に割り当てる。もしここで、
アービタが、１つのバスにしか割り当てなかった場合に
は、たとえば、最初のバスサイクルでは、バスマスタ０
にしか、バスが割り当てられず、空いているデータバス
１が無駄になる。本実施例では、バスが使用可能である
ならば、すべての期間にバス使用権を割り当てて、バス
スループットを向上させる。

【００３２】図３は、本実施例のバス制御装置における
バスマスタ０〜ｎの動作の状態遷移の一例を示す状態遷
移図である。

【００３３】バスマスタは、待ち状態（３０１）にいる
が、データ転送要求が有ると主アービタ１０６へＲＥＱ
出力（３０２）に遷移し、主アービタ１０６へアクセス
要求信号を出力する。正常に応答があった場合には、待
ち状態（３０１）に戻り、データ転送要求待ちとなる。
もし、応答がなかった場合、副アービタ１０７へＲＥＱ
出力（３０３）に遷移し、副アービタ１０７へアクセス
要求信号を出力する。正常に応答があった場合、待ち状
態（３０４）に遷移し、次データ転送要求待ちになる。
もし、ここでも応答がなかった場合、主アービタ１０６
および副アービタ１０７の２系統とも故障したか、また
は、バスマスタの転送回路自身が故障した場合であるの
で、バスマスタ閉塞（３０７）に遷移し、バスマスタ自
身を閉塞する。

【００３４】待ち状態（３０４）に遷移したバスマスタ
は、データ転送要求が有ると副アービタ１０７へＲＥＱ
出力（３０５）に遷移し、副アービタ１０７へアクセス
要求信号を出力する。正常に応答があった場合には、待
ち状態（３０４）に戻り、データ転送要求待ちとなる。
もし、応答がなかった場合、主アービタ１０６へＲＥＱ
出力（３０６）に遷移し、主アービタ１０６へアクセス
要求信号を出力する。正常に応答があった場合、待ち状
態（３０１）に遷移し、次データ転送要求待ちになる。
もし、ここでも応答がなかった場合、主アービタ１０６
および副アービタ１０７の２系統とも故障したか、また
は、バスマスタの転送回路自身が故障した場合であるの
で、バスマスタ閉塞（３０７）に遷移し、バスマスタ自
身を閉塞する。

【００３５】図４は、本実施例のバス制御装置における
バスマスタの制御回路の構成の一例を示すブロック図で
ある。ステート制御回路４０１は、図３に示した遷移条
件にしたがって遷移するステート制御回路である。異常
検出回路４０２は、アービタが出力するアクセス許可信
号をチェックする回路である。すべてのアクセス許可信
号のＡＮＤを取り、ステート制御回路４０１の遷移条件
として入力する。これにより、主アービタ１０６または
副アービタ１０７が複数のバスマスタに同時にアクセス
許可信号を返してきた場合、及び、アクセス許可信号の
真値故障を検出する。また、データバス異常状態保持レ
ジスタ４０４の出力信号であるバス使用可能信号（ＸＢ
ＥＮ０ｎ、ＸＢＥＮ１ｎ、ＹＢＥＮ０ｎ、ＹＢＥＮ１
ｎ）と、アクセス要求信号とを比較し、使用不可能なデ
ータバスに対し、アクセス許可信号が、返ってきた場合
に異常とし、ステート制御回路４０１に通知する。

【００３６】カウンタ回路４０３は、ステート制御回路
４０１が出力する、アクセス要求信号出力をカウントす
る回路である。図３の待ち状態（３０１、３０４）、主
アービタ１０６へＲＥＱ出力（３０２）から副アービタ
１０７へＲＥＱ出力（３０３）への遷移時、副アービタ
１０７へＲＥＱ出力（３０５）から副アービタ１０７へ
ＲＥＱ出力（３０６）への遷移時、にリセットされ、各
ＲＥＱ出力状態（３０２、３０３、３０５、３０６）に
カウントアップされる。本カウンタ回路４０３のキャリ
ーをステート制御回路４０１に入力し、タイムアウト検
出する。

【００３７】データバスチェック４０５は、各バスの異
常を検出する回路で、データ転送時、データバス０〜１
のパリティをチェックする回路である。パリティエラー
が発生した場合、データバス異常状態保持レジスタ４０
４にバス異常が伝えられる。これにより、対応するデー
タバスのバス使用可能信号はオフされ、主アービタ１０
６（副アービタ１０７）に対し、異常バスに対して、バ
スを割り当てないように通知する。

【００３８】図５は、本実施例のバス制御装置における
主アービタおよび副アービタの動作の状態遷移の一例を
示す状態遷移図である。

【００３９】主アービタ１０６の初期状態は、バス使用
要求待ち（５０３）である。バス使用要求があると、す
なわち、アクセス要求信号の入力があるとアービトレー
ション実行（５０４）に遷移し、アクセス許可信号をバ
スマスタに返す。次にＲＥＱチェック（５０５）に遷移
し、当該バスマスタが、アクセス許可信号をオフするか
チェックする。もし、バスマスタがアクセス許可信号を
オフした場合、アービトレーションは正常終了し、バス
使用要求待ち（５０３）に戻る。もし、一定期間経って
も当該バスマスタがアクセス要求信号をオフしなかった
場合には、特定バスマスタ閉塞（５０６）に遷移し、当
該バスマスタのアクセス要求信号をマスクするレジスタ
のマスクビットをオンにした後、バス使用要求待ち（５
０３）に戻る。

【００４０】一方、副アービタ１０７の初期状態は、休
止状態（５０１）である。通常、副アービタ１０７にバ
ス使用要求信号が入力されることはないため、副アービ
タ１０７は、休止状態（５０１）にいるが、主アービタ
１０６に異常があった場合、副アービタ１０７に対しア
クセス要求信号が、入力される。これにより、副アービ
タ１０７は、反対側アービタ停止要求出力（５０２）に
遷移する。これにより、副アービタ１０７はアービタ停
止要求信号（ＸＡＲＢＳＴＯＰ信号）をオンし、主アー
ビタ１０６が停止しＸＡＲＢＥＮ信号がオフされるまで
待つ。このとき、主アービタ１０６では、バス使用要求
待ち（５０３）状態で、アービタ停止要求信号を受信す
ると休止状態（５０１）に遷移し、ＸＡＲＢＥＮをオフ
する。副アービタ１０７は、主アービタ１０６側が停止
したら、バス使用要求待ち（５０３）に遷移し、アービ
トレーションを開始する。これによって、主アービタ１
０６がサービスを止めるため、全バスマスタは、図３の
遷移に従い、副アービタ使用状態に遷移する。

【００４１】図６は本実施例のバス制御装置におけるア
ービタの制御回路の構成の一例を示すブロック図であ
る。

【００４２】ステート制御回路６０５は、図５に示した
遷移条件にしたがって遷移するステート制御回路であ
る。

【００４３】アービタ競合判定回路６０２は、ＢＲＥＱ
０〜ｎ及び、ＢＥＮ００〜０ｎ、ＢＥＮ１０〜１ｎ信号
をデコードすることにより、ＢＡＣＫ００〜０ｎ、ＢＡ
ＣＫ１０〜１ｎを生成する。カウンタ回路６０３は、ア
クセス要求信号のタイムアウト検出を行なうものであ
り、図５のアービトレーション実行（５０４）でリセッ
トされ、ＲＥＱチェック（５０５）にてカウントアップ
される。本カウンタ回路６０３のキャリーは、ステート
制御回路６０５に遷移条件として入力される。

【００４４】バスマスタ閉塞レジスタ６０４は、ステー
ト制御回路６０５が、アクセス要求信号タイムアウトを
検出した場合にセットされるレジスタで、図５の特定バ
スマスタ閉塞（５０６）にて、セットされる。本バスマ
スタ閉塞レジスタ６０４がセットされたバスマスタのア
クセス要求信号は、マスク回路６０１にて、入力がマス
クされる。これによって、バスマスタが完全に故障して
いる場合に、システム全体がバス停止してしまう事態を
回避することができる。

【００４５】以上説明したように、本実施例のバス制御
装置によれば、複数設けられたデータバス１０４および
データバス１０５の各々が、故障時に互いに他の代替と
なり、複数の設けられた主アービタ１０６および副アー
ビタ１０７の各々が、故障時に互いに他の代替となって
動作するため、構成要素の単一故障によりバス制御装置
の全体がサービスを停止する事態を確実に回避すること
ができる。この結果、本実施例のバス制御装置を含む情
報処理システムの稼働率を向上させることができる。

【００４６】また、互いに他の代替となる複数のデータ
バス１０４およびデータバス１０５は、通常の動作時
は、任意のバスマスタ０〜ｎに割り当てられて使用され
るため、資源として無駄とならず、バススループットを
向上させることができる。

【００４７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。たとえば、
データバスやアービタの数は、３以上であってもよい。

【００４８】

【発明の効果】本発明のバス制御装置によれば、単一部
位の故障に対する耐故障性を向上させ、稼働率を向上さ
せることができる、という効果が得られる。

【００４９】本発明のバス制御装置によれば、正常動作
時におけるバスのスループットを向上させることができ
る、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例であるバス制御装置の構成の
一例を示す概念図である。

【図２】本発明の一実施例であるバス制御装置における
アービトレーションの一例を示すタイムチャートであ
る。

【図３】本発明の一実施例であるバス制御装置における
バスマスタの動作の状態遷移の一例を示す状態遷移図で
ある。

【図４】本発明の一実施例であるバス制御装置における
バスマスタの制御回路の構成の一例を示すブロック図で
ある。

【図５】本発明の一実施例であるバス制御装置における
主アービタおよび副アービタの動作の状態遷移の一例を
示す状態遷移図である。

【図６】本発明の一実施例であるバス制御装置における
アービタの制御回路の構成の一例を示すブロック図であ
る。

【符号の説明】

１０１〜１０２・・・バスマスタ（０〜ｎ）、１０３・
・・制御線、１０４〜１０５・・・データバス（０〜
１）、１０６・・・主アービタ（Ｘ）、１０７・・・副
アービタ（Ｙ）、４０１・・・ステート制御回路、４０
２・・・異常検出回路、４０３・・・カウンタ回路、４
０４・・・データバス異常状態保持レジスタ、４０５・
・・データバスチェック、６０１・・・マスク回路、６
０２・・・アービタ競合判定回路、６０３・・・カウン
タ回路、６０４・・・バスマスタ閉塞レジスタ、６０５
・・・ステート制御回路、ＸＡＲＢＳＴＯＰ，ＹＡＲＢ
ＳＴＯＰ・・・アービタ停止要求信号（第２のインター
フェイス手段）、ＸＢＥＮ００〜０ｎ・・・データバス
０の使用可能信号、ＸＢＥＮ１０〜１ｎ・・・データバ
ス１の使用可能信号、ＹＢＥＮ００〜０ｎ・・・データ
バス０の使用可能信号、ＹＢＥＮ１０〜１ｎ・・・デー
タバス１の使用可能信号（第１のインターフェイス手
段）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者金澤広神奈川県横浜市中区尾上町６丁目81番地日立ソフトウェアエンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】複数のバスと、複数の前記バスを使用す
る複数のバスマスタと、複数の前記バスの複数の前記バ
スマスタに対するバス使用権の割り当てを制御する複数
のアービタとを含み、個々の前記バスマスタは、前記バスの障害の有無を監視
して使用可能な前記バスを前記アービタに通知する第１
のインターフェイス手段を備え、個々の前記アービタは、互いに他の前記アービタを休止
させる第２のインターフェイス手段を備え、前記アービタは、前記第１のインターフェイス手段によ
って使用可能であることが通知された前記バスに選択的
に使用権を与えることでバス縮退を行ない、非故障時に
は、複数の前記バスに対し、同時にバス使用権を与え、
複数の前記アービタの何れかが故障した場合には、前記
第２のインターフェイス手段によって故障した前記アー
ビタを休止させることで他の前記アービタに切り換える
ことを特徴とするバス制御装置。