JPH09244991A - 分散型バスアービタ装置およびバス調停方法 - Google Patents

分散型バスアービタ装置およびバス調停方法

Info

Publication number
JPH09244991A
JPH09244991A JP5350496A JP5350496A JPH09244991A JP H09244991 A JPH09244991 A JP H09244991A JP 5350496 A JP5350496 A JP 5350496A JP 5350496 A JP5350496 A JP 5350496A JP H09244991 A JPH09244991 A JP H09244991A
Authority
JP
Japan
Prior art keywords
bus
arbiter
master
request
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5350496A
Other languages
English (en)
Inventor
Yoshiharu Hisayoshi
義治 久芳
Naoki Sudo
直樹 須藤
Kazunori Ishikawa
主典 石川
Yoichiro Asada
陽一郎 浅田
Kiichiro Nemoto
紀一郎 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
COMMUTER HERIKOPUTA SENSHIN GI
COMMUTER HERIKOPUTA SENSHIN GIJUTSU KENKYUSHO KK
Original Assignee
COMMUTER HERIKOPUTA SENSHIN GI
COMMUTER HERIKOPUTA SENSHIN GIJUTSU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by COMMUTER HERIKOPUTA SENSHIN GI, COMMUTER HERIKOPUTA SENSHIN GIJUTSU KENKYUSHO KK filed Critical COMMUTER HERIKOPUTA SENSHIN GI
Priority to JP5350496A priority Critical patent/JPH09244991A/ja
Publication of JPH09244991A publication Critical patent/JPH09244991A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バスアービタにも多重系を採用して、マルチ
バスマスタシステムの信頼性を向上できる分散型バスア
ービタ装置およびバス調停方法を提供する。 【解決手段】 分散型バスアービタ装置は、データ転送
用のバス11と、バス11を支配してデータ転送を実行
する複数のバスマスタM1〜Mnと、バス11の使用要
求信号を伝送するためのバス要求線21と、バスの使用
状態信号を伝送するためのバス使用線22と、バスマス
タ毎に設置され、バス要求線およびバス使用線の信号を
制御するバスアービタA1〜An、相互に異なるパルス
幅を持つ使用要求信号を生成するための基準タイマ3
1、およびバスマスタがバスを支配する時間を監視して
所定時間以上のバス使用を制限するための監視タイマ3
2などで構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バスに複数のバス
マスタを接続させたマルチバスマスタシステムにおい
て、バス使用権を調停するための分散型バスアービタ装
置およびバス調停方法に関する。
【0002】
【従来の技術】1つのバスに複数のバスマスタ、たとえ
ばCPU(中央処理装置)を接続して、多重制御系によ
る信頼性向上を図った冗長システムが、航空機や宇宙機
器などの飛行制御計算機に広く採用されている。バスマ
スタがデータ転送を実行する場合に、他のバスマスタに
よるバス使用と競合してデータの衝突が発生しないよう
に管理する必要がある。
【0003】図5は従来のマルチバスマスタシステムの
一例を示すブロック図であり、図5(a)は正常時の状
態、図5(b)は故障時の状態を示す。図5(a)にお
いて、1つのデータバス1に複数のバスマスタM1、M
2および入出力回路(I/O)などのスレーブ3が接続
されており、さらに各バスマスタM1、M2のバス使用
を調停するバスアービタ2が接続されている。
【0004】バスアービタ2は、各バスマスタM1、M
2から個別に出力されるバス使用要求信号に応答して、
現在使用を許可すべきバスマスタを選定し、バスマスタ
M1、M2の何れかにバス利用許可信号を出力する。た
とえばバスマスタM2が許可された場合には、バスマス
タM2とスレーブ3との間でバス1を介してデータ転送
を実行するとともに、バスマスタM1は待機状態にな
る。
【0005】
【発明が解決しようとする課題】従来のマルチバスマス
タシステムでは、1つのバスアービタ2が複数のバスマ
スタM1、M2を管理している。そのため、バスマスタ
の冗長性によってバスマスタ全体の信頼性は向上した
が、図5(b)に示すように、バスアービタ2が故障す
ると全てのバスマスタM1、M2がバス使用要求信号お
よびバス利用許可信号の授受が不可能になって、何れも
バス使用権を獲得できなくなり、システム全体の故障と
なる。したがって、1つのバスアービタ2の信頼性がそ
のままシステムの信頼性となってしまい、バスマスタの
冗長性が活かされない。
【0006】本発明の目的は、バスアービタにも多重系
を採用して、マルチバスマスタシステム全体の信頼性を
格段に向上できる分散型バスアービタ装置およびバス調
停方法を提供することである。
【0007】
【課題を解決するための手段】本発明は、データ転送用
のバスと、バスを支配して、データ転送を実行する複数
のバスマスタと、バスの使用要求信号を伝送するための
バス要求線と、バスの使用状態信号を伝送するためのバ
ス使用線と、バスマスタ毎に設置され、バス要求線およ
びバス使用線の信号を制御するバスアービタ、相互に異
なるパルス幅を持つ使用要求信号を生成するための基準
タイマ、およびバスマスタがバスを支配する時間を監視
して所定時間以上のバス使用を制限するための監視タイ
マとを備えることを特徴とする分散型バスアービタ装置
である。 本発明に従えば、バスマスタ毎に設置された個々のバス
アービタがバス要求線およびバス使用線の信号レベルを
監視したり、所定の信号を出力することによって、バス
の使用状態を把握しながら対応バスマスタのバス使用を
管理している。これによって、1つのバスアービタが故
障しても対応バスマスタの故障だけで済み、他のバスマ
スタへの影響を回避できる。 また、個々の基準タイマは、各バスアービタが相互に異
なるパルス幅を持つ使用要求信号を生成するように動作
するため、バス利用要求が同時に発生した場合に、パル
ス幅の長短を利用してバス使用の優先順位を決定でき
る。たとえばより短いパルス幅を持つ使用要求信号を出
したバスアービタを優先させることによって、バス利用
要求の衝突を回避できる。 さらに、個々の監視タイマは、対応バスマスタが所定時
間以上バスを使用しないように監視することによって、
特定のバスマスタだけがバスを長時間独占してしまう事
態を防止できる。
【0008】また本発明は、バスマスタ毎に設置された
バスアービタがバス使用線の信号レベルを調べるステッ
プと、バス使用線がバス開放状態であれば、バス要求線
の信号レベルを調べるステップと、バス要求線がバス要
求無し状態であれば、次にバス要求線にバス要求ありの
信号を出力するステップと、バス要求から所定待機時間
経過後に、バス開放状態であればバスアービタはバス使
用線にバス使用中の信号を出力するとともに、対応する
バスマスタがバスを支配してデータ転送を実行するステ
ップと、バス支配から所定使用時間経過後に、バスアー
ビタはバス使用線にバス開放状態の信号を出力するとと
もに、対応するバスマスタがバスを開放するステップと
を含むことを特徴とするバス調停方法である。 本発明に従えば、個々のバスアービタがバス使用線およ
びバス要求線の信号レベルを調べることで、現在のバス
の状態や他のバスマスタの意志を確認し、自己のバスマ
スタが使用できる状態か否かを判断している。そのた
め、バス競合を未然に回避できる。 また、個々のバスアービタがバス要求線にバス要求あり
の信号を出力してから所定待機時間経過後に、バス使用
線の信号レベルを調べることによって、バス利用の同時
要求が発生したか否かを判定しており、同時要求の場合
には所定の優先順位でバス使用権を割り当てることがで
きる。 さらに、バスマスタによるバス使用が開始してから所定
使用時間経過後にバスを開放することによって、特定の
バスマスタによる独占使用を回避でき、時分割式のバス
利用を実現できる。
【0009】
【発明の実施の形態】図1は本発明の実施の一形態を示
すブロック図であり、図1(a)は正常時の状態、図1
(b)は故障時の状態を示す。図1(a)において、1
つのデータバス11に複数のバスマスタM1、M2およ
び入出力回路(I/O)などのスレーブ13が接続され
ている。さらに各バスマスタM1、M2ごとにバス使用
を調停するバスアービタA1、A2が設置され、互いに
バス調停制御線20を介して接続されている。
【0010】各バスアービタA1、A2は、自律的にバ
ス調停制御線20の状態を調べることで、現在のバスの
状態や他のバスマスタの意志を確認し、自己のバスマス
タが使用できる状態か否かを判断しているため、バス競
合を未然に回避している。
【0011】たとえば、図1(b)に示すように、バス
マスタM1のバスアービタA1が故障した場合であって
も、バスマスタM2のバスアービタA2が独立してバス
状態を管理しているため、自律的にバスを使用してデー
タ転送を実行することができる。したがって、バスマス
タM1が停止した後は、バスマスタM2がシステム全体
を制御することによって、バスマスタの冗長性による信
頼性向上を図ることができる。
【0012】図2は、図1の具体例である。データバス
11には複数のバスマスタM1〜Mnが接続されてお
り、各バスマスタM1〜Mn毎にバスアービタA1〜A
nが設置されている。バス調停制御線20は、バスの使
用要求信号を伝送するためのバス要求線21およびバス
の使用状態信号を伝送するためのバス使用線22で構成
される。
【0013】図3は、バスアービタAnのブロック図で
ある。図2のバスアービタA1〜Anは何れも同様なハ
ードウエア構成を有し、ここではバスアービタAnを例
示する。ドライバ33は、バスアービタAnからの信号
を受取って、ゲート35を経由してバス要求線21およ
びバス使用線22へ出力する。ハンドラ34は、バス要
求線21およびバス使用線22の信号レベルを調べて、
バスアービタAnへ出力する。基準タイマ31は、バス
要求線21に出力するバス使用要求信号のパルス幅を決
定し、たとえば時間Tnを計時する毎にバスアービタA
nへ知らせる。監視タイマ32は、バスマスタMnがバ
ス支配を開始してからの経過時間を計時し、所定時間経
過後にゲート35を強制的に遮断する。
【0014】図4は、装置全体の動作を示すタイミング
図である。1)バス開放状態において、たとえばバスマ
スタM1がバス使用を希望する場合、バスアービタA1
がバス使用線22の信号レベルを調べる。もしバス使用
線22がH(ハイレベル)であれば、他のバスマスタが
使用中であることを意味し、L(ローレベル)になるま
で待機する。
【0015】2)一方、時刻t1においてバス使用線2
2がLであれば、データバス11が開放状態であること
になり、次にバス要求線21の信号レベルを調べる。こ
の時点でバス要求線21がHであれば、他のバスマスタ
からバス使用要求信号が出ていることになり、上述の
1)に戻ってLになるまで待機する。
【0016】3)時刻t1において、バス要求線21お
よびバス使用線22の両方がLであれば、バスマスタM
1のバス使用が可能な状態と判断して、バスアービタA
1はバス要求線21にHを出力してバス使用を要求する
とともに、バスアービタA1の基準タイマ31がスター
トする。引き続き、基準タイマ31がタイムアウトにな
るまで、バスアービタA1はバス使用線22の信号レベ
ルを調べ、途中でバス使用線22がHに変化した場合に
は、バス要求線21への出力を停止し、上述の1)に戻
ってLになるまで待機する。
【0017】4)基準タイマ31からタイムアウト信号
を受取ると、時刻t2においてバスアービタA1はバス
要求線21をLに戻すとともに、バス使用線22にHを
出力してバス使用状態であることを他のバスアービタに
知らせてから、バスマスタM1はデータ転送を開始す
る。同時に、監視タイマ32をスタートさせる。なお、
バス使用要求信号のパルス幅は、基準タイマ31におい
て各バスアービタA1〜An毎に異なるように設定さ
れ、図4においてバスアービタA1は時間T1のパルス
を出力する。
【0018】5)時刻t3においてバスマスタM1のデ
ータ転送が終了すると、バス使用線22にLを出力して
バス開放状態にする。なお、バスマスタM1のデータ転
送が長引いて、監視タイマ32の設定時間Q1を超えた
場合には、監視タイマ32がゲート35を強制的に遮断
して、バスアービタA1のアクセスを禁止し、バスマス
タM1のバス専有を解除させる。
【0019】次に、複数のバス要求が出た場合を説明す
る。時刻t4において、バスマスタM1〜M3のバスア
ービタA1〜A3が同時にバス使用要求信号をバス要求
線21に出力している。図4の場合、バスアービタA2
はパルス幅T2(>T1)のバス使用要求信号を出力
し、バスアービタA3はパルス幅T3(>T2)のバス
使用要求信号を出力しようとしている。そのため、バス
使用要求信号のパルス幅が最も短いもの(図4ではバス
マスタM1)が先にバス使用線22にHを出力すること
になり、他のバスアービタA2、A3はバス使用中と判
定して待機状態になる。こうして複数のバスマスタが同
時にバス要求を出した場合には、バス使用要求信号のパ
ルス幅の長短に基づいて優先順位を決定している。
【0020】次に、バス要求の衝突について説明する。
時刻t9において、バスマスタM2のバスアービタA2
がパルス幅T2のバス使用要求信号を出力し、途中の時
刻t10でバスマスタM1のバスアービタA1がバス使
用要求信号を出力しようとしたとき、バスアービタA1
はバス要求線21がHであると判定して以後のバス要求
を待機する。こうしてバスアービタA2は、時刻t11
においてバス使用線22にHを出力して他のバスマスタ
にバス使用中を宣言してから、バスマスタM2のデータ
転送が開始する。時刻t12において、バス使用線22
がLになると同時にバスマスタM3がバス要求を出して
から、その後にバスマスタM2もバス要求を出している
が、バスマスタM3が先にバス使用線22をHにしてい
るため、引き続きバスマスタM3がバス使用権を支配す
る。また、時刻t14において、バスマスタM1がバス
要求を出そうとしているが、バスマスタM3がバス使用
中であるため、バスマスタM1のバス要求は待機させら
れる。以後、時刻t16において、時刻t1と同様な動
作が開始している。
【0021】このように各バスマスタ毎に設置されたバ
スアービタが互いにバス要求線21およびバス使用線2
2の信号レベルを監視し合うことによって、バスの競合
を回避している。また、同時にバス要求が発生した場合
には、バス使用要求信号のパルス幅によってバス使用の
優先順位を決定している。さらに、各バスアービタ毎に
設けられた監視タイマ32がバス使用時間を監視してお
り、特定のバスマスタがバスを所定時間以上専有すると
強制的にバスを開放させる。
【0022】
【発明の効果】以上詳説したように本発明によれば、バ
スマスタ毎に設置された個々のバスアービタがバス要求
線およびバス使用線の信号レベルを監視したり、所定の
信号を出力することによって、バスの使用状態を把握し
ながら対応バスマスタのバス使用を管理している。これ
によって、1つのバスアービタが故障しても対応バスマ
スタの故障だけで済み、他のバスマスタへの影響を回避
できる。
【0023】また、個々の基準タイマは、各バスアービ
タが相互に異なるパルス幅を持つ使用要求信号を生成す
るように動作するため、バス利用要求が同時に発生した
場合に、パルス幅の長短を利用してバス使用の優先順位
を決定できる。たとえばより短いパルス幅を持つ使用要
求信号を出したバスアービタを優先させることによっ
て、バス利用要求の衝突を回避できる。
【0024】さらに、個々の監視タイマは、対応バスマ
スタが所定時間以上バスを使用しないように監視するこ
とによって、特定のバスマスタだけがバスを長時間独占
してしまう事態を防止できる。
【0025】また本発明に従えば、個々のバスアービタ
がバス使用線およびバス要求線の信号レベルを調べるこ
とで、現在のバスの状態や他のバスマスタの意志を確認
し、自己のバスマスタが使用できる状態か否かを判断し
ている。そのため、バス競合を未然に回避できる。
【0026】また、個々のバスアービタがバス要求線に
バス要求ありの信号を出力してから所定待機時間経過後
に、バス使用線の信号レベルを調べることによって、バ
ス利用の同時要求が発生したか否かを判定しており、同
時要求の場合には所定の優先順位でバス使用権を割り当
てることができる。
【0027】さらに、バスマスタによるバス使用が開始
してから所定使用時間経過後にバスを開放することによ
って、特定のバスマスタによる独占使用を回避でき、時
分割式のバス利用を実現できる。
【0028】こうしてマルチバスマスタシステム全体の
信頼性を格段に向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態を示すブロック図であ
り、図1(a)は正常時の状態、図1(b)は故障時の
状態を示す。
【図2】図1の具体例である。
【図3】バスアービタAnのブロック図である。
【図4】装置全体の動作を示すタイミング図である。
【図5】従来のマルチバスマスタシステムの一例を示す
ブロック図であり、図5(a)は正常時の状態、図5
(b)は故障時の状態を示す。
【符号の説明】 11 データバス 13 スレーブ 20 バス調停制御線 21 バス要求線 22 バス使用線 31 基準タイマ 32 監視タイマ 33 ドライバ 34 ハンドラ 35 ゲート A1〜An バスアービタ M1〜Mn バスマスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 主典 岐阜県各務原市川崎町2番地 株式会社コ ミュータヘリコプタ先進技術研究所内 (72)発明者 浅田 陽一郎 岐阜県各務原市川崎町2番地 株式会社コ ミュータヘリコプタ先進技術研究所内 (72)発明者 根本 紀一郎 岐阜県各務原市川崎町2番地 株式会社コ ミュータヘリコプタ先進技術研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 データ転送用のバスと、 バスを支配して、データ転送を実行する複数のバスマス
    タと、 バスの使用要求信号を伝送するためのバス要求線と、 バスの使用状態信号を伝送するためのバス使用線と、 バスマスタ毎に設置され、バス要求線およびバス使用線
    の信号を制御するバスアービタ、相互に異なるパルス幅
    を持つ使用要求信号を生成するための基準タイマ、およ
    びバスマスタがバスを支配する時間を監視して所定時間
    以上のバス使用を制限するための監視タイマとを備える
    ことを特徴とする分散型バスアービタ装置。
  2. 【請求項2】 バスマスタ毎に設置されたバスアービタ
    がバス使用線の信号レベルを調べるステップと、 バス使用線がバス開放状態であれば、バス要求線の信号
    レベルを調べるステップと、 バス要求線がバス要求無し状態であれば、次にバス要求
    線にバス要求ありの信号を出力するステップと、 バス要求から所定待機時間経過後に、バス開放状態であ
    ればバスアービタはバス使用線にバス使用中の信号を出
    力するとともに、対応するバスマスタがバスを支配して
    データ転送を実行するステップと、 バス支配から所定使用時間経過後に、バスアービタはバ
    ス使用線にバス開放状態の信号を出力するとともに、対
    応するバスマスタがバスを開放するステップとを含むこ
    とを特徴とするバス調停方法。
JP5350496A 1996-03-11 1996-03-11 分散型バスアービタ装置およびバス調停方法 Pending JPH09244991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5350496A JPH09244991A (ja) 1996-03-11 1996-03-11 分散型バスアービタ装置およびバス調停方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5350496A JPH09244991A (ja) 1996-03-11 1996-03-11 分散型バスアービタ装置およびバス調停方法

Publications (1)

Publication Number Publication Date
JPH09244991A true JPH09244991A (ja) 1997-09-19

Family

ID=12944665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5350496A Pending JPH09244991A (ja) 1996-03-11 1996-03-11 分散型バスアービタ装置およびバス調停方法

Country Status (1)

Country Link
JP (1) JPH09244991A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041153A3 (en) * 2000-11-17 2002-08-08 Advanced Micro Devices Inc System and method for implementing a multi-level interrupt scheme in a computer system
US9497710B2 (en) 2013-11-25 2016-11-15 Qualcomm Incorporated Multipoint interface shortest pulse width priority resolution

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041153A3 (en) * 2000-11-17 2002-08-08 Advanced Micro Devices Inc System and method for implementing a multi-level interrupt scheme in a computer system
US6681281B1 (en) 2000-11-17 2004-01-20 Advanced Micro Devices, Inc. System and method for implementing a multi-level interrupt scheme in a computer system
US9497710B2 (en) 2013-11-25 2016-11-15 Qualcomm Incorporated Multipoint interface shortest pulse width priority resolution

Similar Documents

Publication Publication Date Title
US5506972A (en) Computer system having dynamically programmable linear/fairness priority arbitration scheme
KR0153538B1 (ko) 데드록 검출과 마스킹을 내장하는 버스 중재구조
EP0867814B1 (en) System and method for controlling a bus
JPH02293959A (ja) インタフェース装置
JPH1055337A (ja) マルチマスタバスシステムのバス回復装置及び方法
JPH08227392A (ja) 待ち時間及びシャドー・タイマを有するバス・システム
CA1306068C (en) Apparatus and method for servicing interrupts utilizing a pended bus
JPH0696015A (ja) コンピュータ・システム及びそのバス制御同期及び調停方法
EP0780774B1 (en) Logical address bus architecture for multiple processor systems
US5787263A (en) Method of an apparatus for controlling data transfer
JPH09244991A (ja) 分散型バスアービタ装置およびバス調停方法
EP0425194B1 (en) Computer system
JP4097847B2 (ja) バス・ブリッジのアービトレーション方法
JP3976958B2 (ja) 複数のマスタデバイスを有する冗長化装置及びバス制御権切り換え方法
JP2000347706A (ja) プラント制御装置
KR100605867B1 (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
JPH02178753A (ja) システムバスのエクステンダ
GB2146810A (en) Achieving redundancy in a distributed process control system
JPH0830549A (ja) バス制御装置
JPH08305641A (ja) バス制御装置
JPS59223827A (ja) バスア−ビトレ−シヨン回路
KR100583455B1 (ko) 프로그램 가능한 간단한 하드웨어 구조를 갖는 버스 중재기
KR970004522B1 (ko) 버스 마스타간의 선취요청 중재 장치
JPH07306826A (ja) データ転送装置
JPH1031656A (ja) マルチプロセッサシステムのバス調停方式