JPS62296261A - デ−タ転送システム - Google Patents
デ−タ転送システムInfo
- Publication number
- JPS62296261A JPS62296261A JP13927986A JP13927986A JPS62296261A JP S62296261 A JPS62296261 A JP S62296261A JP 13927986 A JP13927986 A JP 13927986A JP 13927986 A JP13927986 A JP 13927986A JP S62296261 A JPS62296261 A JP S62296261A
- Authority
- JP
- Japan
- Prior art keywords
- module
- transmission
- priority
- modules
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、マルチマイクロプロセッサシステム等に使
用されるデータ転送システムに関するものである。
用されるデータ転送システムに関するものである。
第４図は従来の１組のバスを有するデータ転送システム
における転送サイクルを示すタイムチャート図である。
における転送サイクルを示すタイムチャート図である。
図において、１は送信起動時に出力される送信要求指示
信号、１３はアドレス信号、１７はデータ信号である。
信号、１３はアドレス信号、１７はデータ信号である。
これら両信号１３，１７は同一パラレル信号線上にマル
チプレックスして出力されるようになっている。１５は
送信側レディ信号、１６は受信側レディ信号である。
チプレックスして出力されるようになっている。１５は
送信側レディ信号、１６は受信側レディ信号である。
第５図はバスに接続される各モジュール１１の制御でロ
ック図であり、図において、１４は受信動作時にアドレ
ス一致を検出するアドレス一致検出回路、６は転送動作
を制御する転送制御部である。
ック図であり、図において、１４は受信動作時にアドレ
ス一致を検出するアドレス一致検出回路、６は転送動作
を制御する転送制御部である。
次に動作について説明する。送信は、アドレス信号１３
を出力するとともに送信要求指示信号１を有意とするこ
とによって開始される。送信を行うことのできるモジュ
ール１１は同時に２つ以上存在しないため、送信中に他
のモジュールからの送信要求を受けることはない、受信
は、パス上に他のモジュールからの送信要求指示信号１
を検知し、アドレス一致検出回路１４により自モジュー
ル１１が指定されたことを判定した後開始される。
を出力するとともに送信要求指示信号１を有意とするこ
とによって開始される。送信を行うことのできるモジュ
ール１１は同時に２つ以上存在しないため、送信中に他
のモジュールからの送信要求を受けることはない、受信
は、パス上に他のモジュールからの送信要求指示信号１
を検知し、アドレス一致検出回路１４により自モジュー
ル１１が指定されたことを判定した後開始される。
アドレスのが一致すると、送信側モジュール１１と受信
側モジュール１１が送信側レディ信号１５と受信側レデ
ィ信号１６によりハンドシェイクを行ないつつデータの
転送を行う。
側モジュール１１が送信側レディ信号１５と受信側レデ
ィ信号１６によりハンドシェイクを行ないつつデータの
転送を行う。
従来のデータ転送システムは以上のように構成されてい
るので、第５図に示されたデータ転送制御装置でハード
ウェアの簡略化を行うために転送に使用するバスをセレ
クタにより選択し、１組のアドレス一致検出回路と転送
制御部により転送動作を制御しようとした場合、複数の
バスを有するシステムにおいては、複数のモジュールが
同時に送信を行うことが可能であるが、このようなデー
タ転送制御装置を用いると、各モジュールが、送信と受
信を同時に行えない場合が存在し、このような状況にお
いて、２つのモジュールが異なるバスを経由して同時に
互いに送信を要求すると、どちらか一方のモジュールが
送信を中断し、受信を行わない限り、デッドロックを生
じる問題点があった。
るので、第５図に示されたデータ転送制御装置でハード
ウェアの簡略化を行うために転送に使用するバスをセレ
クタにより選択し、１組のアドレス一致検出回路と転送
制御部により転送動作を制御しようとした場合、複数の
バスを有するシステムにおいては、複数のモジュールが
同時に送信を行うことが可能であるが、このようなデー
タ転送制御装置を用いると、各モジュールが、送信と受
信を同時に行えない場合が存在し、このような状況にお
いて、２つのモジュールが異なるバスを経由して同時に
互いに送信を要求すると、どちらか一方のモジュールが
送信を中断し、受信を行わない限り、デッドロックを生
じる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、２つのモジュールが同時に互いに送信を要求
する状況を検出できるとともに、このような状況で生じ
得るデッドロックを回避できるデータ転送システムを得
ることを目的とする。
たもので、２つのモジュールが同時に互いに送信を要求
する状況を検出できるとともに、このような状況で生じ
得るデッドロックを回避できるデータ転送システムを得
ることを目的とする。
この発明に係るデータ転送システ１１は、複数のバスで
構成され、これらバスに接続された各モジュールは２つ
のモジュールが同時に互いに送信を要求する状況を判定
するためのモジュール番号一致検出回路と、転送の優先
度を判定するための転送優先度判定回路と、各バスの選
択をするセレクタとをそれぞれ備えたものである。
構成され、これらバスに接続された各モジュールは２つ
のモジュールが同時に互いに送信を要求する状況を判定
するためのモジュール番号一致検出回路と、転送の優先
度を判定するための転送優先度判定回路と、各バスの選
択をするセレクタとをそれぞれ備えたものである。
この発明における転送先優先度判定回路は、２つのモジ
ュールが同時に互いに送信を要求した場合に、転送の優
先度の低いモジュールが送信を中断して受信を行うよう
に転送制御部を制御するため、デッドロックが回避され
る。
ュールが同時に互いに送信を要求した場合に、転送の優
先度の低いモジュールが送信を中断して受信を行うよう
に転送制御部を制御するため、デッドロックが回避され
る。
以下、この発明の一実施例を図について説明する。第１
回は２つの独立したバスから構成されるデータ転送シス
テムの各モジュール１１の構成を示すブロック図であり
、前述した第５図と同−又は相当部分は同一符号を付し
て示している。９゜１０はこのシステムを構成する互に
独立した第１゜第２のバス、２，３は送信要求指示信号
１と共に送信要求時に第１．第２のバス９，１０上に出
力される送信元モジュール番号及び送信元優先順位番号
、１８は送信元モジュール番号２を発生する送信元モジ
ュール番号発生回路、１９は送信元優先順位番号３を発
生する送信元優先順位番号発生■路、４は相手先モジュ
ール１１からの自モジュール１１への送信要求をする送
信元モジュール番号２と自モジュール１１の送信先モジ
ュール番号１２との一致を検出するモジュール番号一致
検出回路、５はモジュール番号一致検出回路４で両モジ
ュール番号２．１２の一致を検出した場合に自モジュー
ル１１と相手先モジュール１１の送信優先度を判定して
後述する転送制御部に制御信号を送る送信優先度判定回
路、６は転送動作を総て制御する転送制御部、７は転送
制御部６からの指令で第１．第２のバスの切替えを行う
セレクタである。なお、この第１図においては、転送に
使用している他の転送制御信号は省略している。
回は２つの独立したバスから構成されるデータ転送シス
テムの各モジュール１１の構成を示すブロック図であり
、前述した第５図と同−又は相当部分は同一符号を付し
て示している。９゜１０はこのシステムを構成する互に
独立した第１゜第２のバス、２，３は送信要求指示信号
１と共に送信要求時に第１．第２のバス９，１０上に出
力される送信元モジュール番号及び送信元優先順位番号
、１８は送信元モジュール番号２を発生する送信元モジ
ュール番号発生回路、１９は送信元優先順位番号３を発
生する送信元優先順位番号発生■路、４は相手先モジュ
ール１１からの自モジュール１１への送信要求をする送
信元モジュール番号２と自モジュール１１の送信先モジ
ュール番号１２との一致を検出するモジュール番号一致
検出回路、５はモジュール番号一致検出回路４で両モジ
ュール番号２．１２の一致を検出した場合に自モジュー
ル１１と相手先モジュール１１の送信優先度を判定して
後述する転送制御部に制御信号を送る送信優先度判定回
路、６は転送動作を総て制御する転送制御部、７は転送
制御部６からの指令で第１．第２のバスの切替えを行う
セレクタである。なお、この第１図においては、転送に
使用している他の転送制御信号は省略している。
第２図は２つの独立したバスを有するデータ転送システ
ムの構成図であり、図において、ｌｌａ〜ｌｌｎは第１
．第２のバス９，１０に優先度が高い順に接続されてい
る第１〜第ｎのモジュールである。
ムの構成図であり、図において、ｌｌａ〜ｌｌｎは第１
．第２のバス９，１０に優先度が高い順に接続されてい
る第１〜第ｎのモジュールである。
次に動作について説明する。第２図に示す様に。
第１のモジュールｌｌａが第１のバス９を介し。
又第２のモジュールｌｌｂが第２のバス１０を介して同
時に互いしこ送信を要求した場合を考える。
時に互いしこ送信を要求した場合を考える。
これら第１．第２のモジュール１１ ａ、１ ｌ ｂは
送信要求段階において転送に使用する一方のバス上にア
ドレス信号１３、送信要求指示信号１．送信元モジュー
ル番号２、送信元優先順位番号３を出力する。この間、
他方のバス上に自モジュールに対する送信要求指示信号
１を確認しアドレス−兼検出回路１４によりアドレス一
致を検出すると、モジュール番号−兼検出回路４により
、自モ、ジュールの送信先モジュール番号１２と、相手
側モジュール１１が出力した送信元モジュール番号２の
一致を検出し、これら第１．第２のモジュール１１ａ、
ｌｌｂが互いに送信を要求していることを認知する。そ
の後、送信優先度判定回路５により自モジュールと相手
側モジュールとの間で、送信の優先度を判定し、その判
定結果にもとづいた制御信号を転送制御部６に与える。
送信要求段階において転送に使用する一方のバス上にア
ドレス信号１３、送信要求指示信号１．送信元モジュー
ル番号２、送信元優先順位番号３を出力する。この間、
他方のバス上に自モジュールに対する送信要求指示信号
１を確認しアドレス−兼検出回路１４によりアドレス一
致を検出すると、モジュール番号−兼検出回路４により
、自モ、ジュールの送信先モジュール番号１２と、相手
側モジュール１１が出力した送信元モジュール番号２の
一致を検出し、これら第１．第２のモジュール１１ａ、
ｌｌｂが互いに送信を要求していることを認知する。そ
の後、送信優先度判定回路５により自モジュールと相手
側モジュールとの間で、送信の優先度を判定し、その判
定結果にもとづいた制御信号を転送制御部６に与える。
第１のモジュール１１ａは第２のモジュールｌｌｂより
も優先度が高いため送信動作を継続するが第２のモジュ
ール１１ｂはデッドロックを回避するために一担送信動
作を中断し、第１のモジュール１１°ａからの送信を受
付ける。第２のモジュールｌｌｂは受信動作を完了する
と、再び第１のモジュールｌｌａに対し、送信を要求す
る。この様子を第３図のタイムチャート図に示す。
も優先度が高いため送信動作を継続するが第２のモジュ
ール１１ｂはデッドロックを回避するために一担送信動
作を中断し、第１のモジュール１１°ａからの送信を受
付ける。第２のモジュールｌｌｂは受信動作を完了する
と、再び第１のモジュールｌｌａに対し、送信を要求す
る。この様子を第３図のタイムチャート図に示す。
なお、上記実施例では第１のバス９、第２のバス１０の
２組のバスからなるシステムにこの発明を適正した場合
について示したが、３組以上の複数のバスからなるシス
テムにおいてもこの発明は同様に適用できる。また、送
信元モジュール番号２は送（ａ元価先順位番号３を、送
信元モジュール番号発生回路１８は送信元優先順番号発
生回路１９を兼ねてもよい。さらに、送信元モジュール
番号２あるいは送信元優先順位番号３はアドレス信号１
３に含めて出力してもよい。
２組のバスからなるシステムにこの発明を適正した場合
について示したが、３組以上の複数のバスからなるシス
テムにおいてもこの発明は同様に適用できる。また、送
信元モジュール番号２は送（ａ元価先順位番号３を、送
信元モジュール番号発生回路１８は送信元優先順番号発
生回路１９を兼ねてもよい。さらに、送信元モジュール
番号２あるいは送信元優先順位番号３はアドレス信号１
３に含めて出力してもよい。
以上にようにこの発明によれば、各モジュールに優先度
の順位をつけると共に各モジュールには送信元モジュー
ル番号発生回路、モジュール番号−兼検出回路、送信優
先度判定回路、セレクタをそれぞれ設けて２つのモジュ
ールが同時に互いに送信を要求する状況を検出し、処理
するように構成したため、各モジュールが送受４ａを同
時に行えない場合に生じるデッドロックを回避できる効
果がある。
の順位をつけると共に各モジュールには送信元モジュー
ル番号発生回路、モジュール番号−兼検出回路、送信優
先度判定回路、セレクタをそれぞれ設けて２つのモジュ
ールが同時に互いに送信を要求する状況を検出し、処理
するように構成したため、各モジュールが送受４ａを同
時に行えない場合に生じるデッドロックを回避できる効
果がある。
第１図はこの発明の一実施例によるデータ転送システム
における各モジュールの構成を示すブロック図、第２図
はこの実施例のデータ転送システムの構成図、第３図は
そのタイムチャート図、第４図は従来の１つのバスから
なるシステムのタイムチャート図、第５図はこれを実現
する従来のモジュールのブロック図である。 １は送信要求信号、２は送信元モジュール番号、３は送
信元優先順位番号、４はモジュール番号−兼検出回路、
５は送信優先度判定回路、１１はモジュール、１２は送
信先モジュール番号、１３はアドレス信号、１８は送信
元モジュール番号発生回路、１９は送信元優先順位番号
発生回路。 なお、各図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 ゝ） 第２図 第３図
における各モジュールの構成を示すブロック図、第２図
はこの実施例のデータ転送システムの構成図、第３図は
そのタイムチャート図、第４図は従来の１つのバスから
なるシステムのタイムチャート図、第５図はこれを実現
する従来のモジュールのブロック図である。 １は送信要求信号、２は送信元モジュール番号、３は送
信元優先順位番号、４はモジュール番号−兼検出回路、
５は送信優先度判定回路、１１はモジュール、１２は送
信先モジュール番号、１３はアドレス信号、１８は送信
元モジュール番号発生回路、１９は送信元優先順位番号
発生回路。 なお、各図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 ゝ） 第２図 第３図
Claims (2)
- （１）複数の独立したバスと、前記各バスに接続された
複数のモジュールとにより構成されたデータ転送システ
ムにおいて、前記各モジュールには送信優先度の順位が
つけられ、前記各モジュールは受信動作時にアドレス一
致を検出するアドレス一致検出回路と、転送動作を制御
する転送制御部の他に、前記転送制御部からの指令で前
記各バスを選択するセレクタと、送信要求時に前記バス
上に送信元モジュール番号を出力する送信元モジュール
番号発生回路と、前記バスを経て相手先モジュールから
与えられた自モジュールへの送信要求をする送信元モジ
ュール番号と前記転送制御部から与えられた送信先モジ
ュール番号との一致を検出するモジュール番号一致検出
回路と、前記モジュール番号一致検出回路で前記両モジ
ュール番号の一致を検出した際に前記自モジュールと前
記相手先モジュールの送信優先度を判定して前記転送制
御部に制御信号を送る送信優先度判定回路とをそれぞれ
備えていることを特徴とするデータ転送システム。 - （２）前記各モジュールは送信要求時に前記バス上に送
信元優先順位番号を出力する送信元優先順位番号発生回
路を更に備えていることを特徴とする特許請求の範囲第
１項記載のデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13927986A JPS62296261A (ja) | 1986-06-17 | 1986-06-17 | デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13927986A JPS62296261A (ja) | 1986-06-17 | 1986-06-17 | デ−タ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296261A true JPS62296261A (ja) | 1987-12-23 |
Family
ID=15241582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13927986A Pending JPS62296261A (ja) | 1986-06-17 | 1986-06-17 | デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296261A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205365A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | バス獲得制御方式 |
| JPH02183860A (ja) * | 1989-01-11 | 1990-07-18 | Agency Of Ind Science & Technol | データ伝送方式 |
-
1986
- 1986-06-17 JP JP13927986A patent/JPS62296261A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205365A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | バス獲得制御方式 |
| JPH02183860A (ja) * | 1989-01-11 | 1990-07-18 | Agency Of Ind Science & Technol | データ伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4212080A (en) | Data transmission control system | |
| JPS62296261A (ja) | デ−タ転送システム | |
| EP0270882B1 (en) | In band connection establishment for a multiple multi-drop network | |
| JPH05324545A (ja) | バス制御装置 | |
| JPH0916517A (ja) | バスインタフェース | |
| JPH063915B2 (ja) | システムバスのデ−タ転送装置 | |
| JPH047620B2 (ja) | ||
| JP2739789B2 (ja) | データ送受信システム | |
| JPH05252113A (ja) | パス切換方式 | |
| JPH10116338A (ja) | パイプライン制御装置 | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| JP2000322370A (ja) | データ出力回路 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JP2768449B2 (ja) | 光パラレルデータ転送方式 | |
| JPH0518145B2 (ja) | ||
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPH0225962A (ja) | シリアル伝送によるプロセッサ間通信方式 | |
| JPS6272053A (ja) | プロセツサユニツト | |
| JPS6031335A (ja) | デ−タ多重転送装置 | |
| JPS63141134A (ja) | 割込制御装置 | |
| JPS5950694A (ja) | 電子回路切替装置 | |
| JPH10222452A (ja) | マルチ接続ｓｃｓｉ装置 | |
| JPH0343856A (ja) | システムバス結合装置 | |
| JPS63164650A (ja) | ノ−ド多重化方式 | |
| JPS6055463A (ja) | マルチプロセツサシステム |