JP2000322370A - データ出力回路 - Google Patents
データ出力回路Info
- Publication number
- JP2000322370A JP2000322370A JP11129532A JP12953299A JP2000322370A JP 2000322370 A JP2000322370 A JP 2000322370A JP 11129532 A JP11129532 A JP 11129532A JP 12953299 A JP12953299 A JP 12953299A JP 2000322370 A JP2000322370 A JP 2000322370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- output
- transfer
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 65
- 238000012545 processing Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 複数のデータ入力チャンネルを高速チャンネ
ルと低速チャンネルに分類し、低速チャンネル用の出力
バッファを共通化することにより、回路規模の低減を図
っているが、この回路はデータ入力回路に関するもので
あり、データ出力回路にそのまま適用することはでき
ず、また、各チャンネルの特性を考慮した上でバッファ
と制御回路を設計する必要があり、複雑で汎用性の少な
い回路となってしまう。 【解決手段】 データ処理装置２からデータを複数のチ
ャンネル１〜チャンネルＮのうち特定のチャンネルを選
択して出力するデータ出力回路１において、出力バッフ
ァ１ａを介してチャンネルにデータを転送する第１の経
路Ａと、出力バッファ１ａを介さずにチャンネルにデー
タを転送する第２の経路Ｂを有し、この２つの経路Ａ，
Ｂをそれぞれ異なるチャンネルに接続するデータ選択回
路１ｂと、２つの経路Ａ，Ｂのデータ転送を制御する転
送制御回路１ｃとを備えている。
ルと低速チャンネルに分類し、低速チャンネル用の出力
バッファを共通化することにより、回路規模の低減を図
っているが、この回路はデータ入力回路に関するもので
あり、データ出力回路にそのまま適用することはでき
ず、また、各チャンネルの特性を考慮した上でバッファ
と制御回路を設計する必要があり、複雑で汎用性の少な
い回路となってしまう。 【解決手段】 データ処理装置２からデータを複数のチ
ャンネル１〜チャンネルＮのうち特定のチャンネルを選
択して出力するデータ出力回路１において、出力バッフ
ァ１ａを介してチャンネルにデータを転送する第１の経
路Ａと、出力バッファ１ａを介さずにチャンネルにデー
タを転送する第２の経路Ｂを有し、この２つの経路Ａ，
Ｂをそれぞれ異なるチャンネルに接続するデータ選択回
路１ｂと、２つの経路Ａ，Ｂのデータ転送を制御する転
送制御回路１ｃとを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のチャンネル
に接続されるデータ出力回路に関し、データ処理装置か
ら複数のチャンネル中の特定のチャンネルを選択してデ
ータを出力するためのデータ出力回路に関するものであ
る。
に接続されるデータ出力回路に関し、データ処理装置か
ら複数のチャンネル中の特定のチャンネルを選択してデ
ータを出力するためのデータ出力回路に関するものであ
る。
【０００２】
【従来の技術】従来、複数のチャンネルに接続されデー
タ出力を行うデータ出力回路は、チャンネルのデータ受
信速度がデータ処理装置のデータ出力速度より遅いため
に、出力バッファを備え、各チャンネルへの出力データ
は一旦出力バッファに保持した後、選択されたチャンネ
ルにたいして転送を行う場合が多く、このようなシステ
ムのデータ出力回路では、データ処理装置から出力バッ
ファへの転送が完了した後、出力バッファからチャンネ
ルへの転送が完了するまでの期間は、データ処理装置自
体は動作していない状態であるにも関わらず、他のチャ
ンネルに対するデータ出力要求に応じることができず、
データ処理装置の動作効率が低下してしまう。
タ出力を行うデータ出力回路は、チャンネルのデータ受
信速度がデータ処理装置のデータ出力速度より遅いため
に、出力バッファを備え、各チャンネルへの出力データ
は一旦出力バッファに保持した後、選択されたチャンネ
ルにたいして転送を行う場合が多く、このようなシステ
ムのデータ出力回路では、データ処理装置から出力バッ
ファへの転送が完了した後、出力バッファからチャンネ
ルへの転送が完了するまでの期間は、データ処理装置自
体は動作していない状態であるにも関わらず、他のチャ
ンネルに対するデータ出力要求に応じることができず、
データ処理装置の動作効率が低下してしまう。
【０００３】このようなデータ出力回路において、デー
タ処理装置の動作効率を向上させるため従来の方法とし
て、各チャンネル毎に出力バッファを備えることによ
り、データ処理装置から出力バッファへの転送が終了す
るとすぐに他のチャンネルに対するデータ転送を開始し
て、データ処理装置の動作効率を向上させる方法があっ
た。
タ処理装置の動作効率を向上させるため従来の方法とし
て、各チャンネル毎に出力バッファを備えることによ
り、データ処理装置から出力バッファへの転送が終了す
るとすぐに他のチャンネルに対するデータ転送を開始し
て、データ処理装置の動作効率を向上させる方法があっ
た。
【０００４】しかし、各チャンネル毎に出力バッファを
備える方法では、チャンネル数が多い場合に非常に大規
模な回路が必要になる。また、データ受信速度が速く本
来出力バッファを必要としないチャンネルや、使用頻度
の低いチャンネルに対しても同等に出力バッファを備え
るために、回路規模に比して効率の悪い回路になってし
まう。
備える方法では、チャンネル数が多い場合に非常に大規
模な回路が必要になる。また、データ受信速度が速く本
来出力バッファを必要としないチャンネルや、使用頻度
の低いチャンネルに対しても同等に出力バッファを備え
るために、回路規模に比して効率の悪い回路になってし
まう。
【０００５】このような大規模な回路増加を伴わずに多
チャンネルに対するデータ転送効率を向上させる方法
が、特開平５−２８０８２号公報に開示されている。
チャンネルに対するデータ転送効率を向上させる方法
が、特開平５−２８０８２号公報に開示されている。
【０００６】この特開平５−２８０８２号公報では、複
数のデータ入力チャンネルを高速チャンネルと低速チャ
ンネルに分類し、低速チャンネル用の出力バッファを共
通化することにより、回路規模の低減を図っている。
数のデータ入力チャンネルを高速チャンネルと低速チャ
ンネルに分類し、低速チャンネル用の出力バッファを共
通化することにより、回路規模の低減を図っている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ものにおいては、データ入力回路に関するものであり、
データ出力回路にそのまま適用することはできず、ま
た、各チャンネルの特性を考慮した上でバッファと制御
回路を設計する必要があり、複雑で汎用性の少ない回路
となってしまう。
ものにおいては、データ入力回路に関するものであり、
データ出力回路にそのまま適用することはできず、ま
た、各チャンネルの特性を考慮した上でバッファと制御
回路を設計する必要があり、複雑で汎用性の少ない回路
となってしまう。
【０００８】本発明は、上記のような問題を解決するた
めになされたものであり、大規模な回路増加を伴わずに
データ処理装置の動作効率を向上させ、かつ、各チャン
ネルに対して同一のインターフェースをもつ汎用的なデ
ータ出力回路を提供することを目的とするものである。
めになされたものであり、大規模な回路増加を伴わずに
データ処理装置の動作効率を向上させ、かつ、各チャン
ネルに対して同一のインターフェースをもつ汎用的なデ
ータ出力回路を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、データ処理装置からデータを複数のチ
ャンネルのうち特定のチャンネルを選択して出力するデ
ータ出力回路において、出力バッファを介してチャンネ
ルにデータを転送する第１の経路と、出力バッファを介
さずにチャンネルにデータを転送する第２の経路を有
し、この２つの経路をそれぞれ異なるチャンネルに接続
するデータ選択回路と、２つの経路のデータ転送を制御
する転送制御回路とを備えている。
めに、本発明は、データ処理装置からデータを複数のチ
ャンネルのうち特定のチャンネルを選択して出力するデ
ータ出力回路において、出力バッファを介してチャンネ
ルにデータを転送する第１の経路と、出力バッファを介
さずにチャンネルにデータを転送する第２の経路を有
し、この２つの経路をそれぞれ異なるチャンネルに接続
するデータ選択回路と、２つの経路のデータ転送を制御
する転送制御回路とを備えている。
【００１０】したがって、出力バッファを介して１つの
チャンネルにデータの転送を行っている時に、他のチャ
ンネルに対してデータを直接転送させることができ、２
つのチャンネルに対してデータ出力を可能とする。
チャンネルにデータの転送を行っている時に、他のチャ
ンネルに対してデータを直接転送させることができ、２
つのチャンネルに対してデータ出力を可能とする。
【００１１】また、本発明の転送制御回路は、第１の経
路を用いて出力バッファからチャンネルへのデータ出力
を行っている途中である場合、上記データ処理装置から
出力バッファへの転送が終了して当該データ処理装置が
動作可能な状態になれば、転送に出力バッファを用いな
い転送要求に応答して第２の経路を用いてデータ出力を
開始させる。
路を用いて出力バッファからチャンネルへのデータ出力
を行っている途中である場合、上記データ処理装置から
出力バッファへの転送が終了して当該データ処理装置が
動作可能な状態になれば、転送に出力バッファを用いな
い転送要求に応答して第２の経路を用いてデータ出力を
開始させる。
【００１２】したがって、出力バッファからチャンネル
へのデータ出力中に、データ処理装置からもチャンネル
へのデータ出力を行うことにより、データ処理装置の動
作効率を向上させることが可能となる。
へのデータ出力中に、データ処理装置からもチャンネル
へのデータ出力を行うことにより、データ処理装置の動
作効率を向上させることが可能となる。
【００１３】さらに、本発明の転送制御回路は、出力バ
ッファを介する第１の経路が使用されていない場合であ
っても、優先度の高いチャンネルの転送要求が出力バッ
ファを必要としない場合には、出力バッファを用いない
第２の経路を用いてデータ出力を開始する。
ッファを介する第１の経路が使用されていない場合であ
っても、優先度の高いチャンネルの転送要求が出力バッ
ファを必要としない場合には、出力バッファを用いない
第２の経路を用いてデータ出力を開始する。
【００１４】したがって、出力バッファが不必要な場合
のデータ転送速度を向上させることが可能となる。
のデータ転送速度を向上させることが可能となる。
【００１５】
【発明の実施の形態】本発明のデータ出力回路の実施形
態を図１及び図２とともに説明する。
態を図１及び図２とともに説明する。
【００１６】図１は、本実施形態にかかるデータ出力回
路の構成を示すブロック図であり、この図に示すよう
に、本データ出力回路はデータ処理装置と複数のチャン
ネル１〜チャンネルＮを接続し、要求に応じて複数のチ
ャンネル１〜チャンネルＮのうちの１つのチャンネルを
選択してデータ処理装置からのデータ出力を行うもので
ある。
路の構成を示すブロック図であり、この図に示すよう
に、本データ出力回路はデータ処理装置と複数のチャン
ネル１〜チャンネルＮを接続し、要求に応じて複数のチ
ャンネル１〜チャンネルＮのうちの１つのチャンネルを
選択してデータ処理装置からのデータ出力を行うもので
ある。
【００１７】まず、本データ出力回路の構成について説
明する。
明する。
【００１８】図１に示すように、データ出力回路１は、
出力バッファ１ａと、データ選択回路１ｂおよび転送制
御回路１ｃとを備えている。
出力バッファ１ａと、データ選択回路１ｂおよび転送制
御回路１ｃとを備えている。
【００１９】上記出力バッファ１ａは、データ処理装置
２からのデータ処理装置出力データｉを転送制御回路１
ｃからの出力バッファ制御信号ｇにしたがって一時保持
した後、データ選択回路１ｂに出力を行うものである。
２からのデータ処理装置出力データｉを転送制御回路１
ｃからの出力バッファ制御信号ｇにしたがって一時保持
した後、データ選択回路１ｂに出力を行うものである。
【００２０】上記データ選択回路１ｂは、転送制御回路
１ｃからのデータ選択回路制御信号ｈにしたがって、出
力バッファ出力データｊとデータ処理装置出力データｉ
を、それぞれチャンネル１〜チャンネルＮのうちの１つ
に伝えるものである。
１ｃからのデータ選択回路制御信号ｈにしたがって、出
力バッファ出力データｊとデータ処理装置出力データｉ
を、それぞれチャンネル１〜チャンネルＮのうちの１つ
に伝えるものである。
【００２１】上記転送制御回路１ｃは、各チャンネルに
対応するデータ転送要求信号ａと、バッファ利用要求信
号ｂと、チャンネル優先度ｃと、出力バッファ状態通知
信号ｄと、データ処理装置状態通知信号ｅとを元に、上
記出力バッファ１ａと、データ選択回路１ｂと、データ
処理装置２とに対する制御信号を発生する回路である。
対応するデータ転送要求信号ａと、バッファ利用要求信
号ｂと、チャンネル優先度ｃと、出力バッファ状態通知
信号ｄと、データ処理装置状態通知信号ｅとを元に、上
記出力バッファ１ａと、データ選択回路１ｂと、データ
処理装置２とに対する制御信号を発生する回路である。
【００２２】ここで、データ転送要求信号ａとは、各チ
ャンネルに対応してチャンネル数分用意される信号であ
り、データ処理装置２から対応チャンネルへのデータ転
送を要求する信号である。同様に、バッファ利用要求信
号ｂも各チャンネル毎に用意され、チャンネルの転送要
求が出力バッファを必要とする転送であるか否かを示
す。チャンネル優先度ｃは、同時に複数の転送要求が発
生した場合に、処理を行う優先度を各チャンネル毎に設
定する信号である。また、出力バッファ状態通知信号ｄ
とデータ処理装置状態通知信号ｅとはそれぞれ出力バッ
ファ１ａおよびデータ処理装置２の現在の動作状態を示
す信号である。
ャンネルに対応してチャンネル数分用意される信号であ
り、データ処理装置２から対応チャンネルへのデータ転
送を要求する信号である。同様に、バッファ利用要求信
号ｂも各チャンネル毎に用意され、チャンネルの転送要
求が出力バッファを必要とする転送であるか否かを示
す。チャンネル優先度ｃは、同時に複数の転送要求が発
生した場合に、処理を行う優先度を各チャンネル毎に設
定する信号である。また、出力バッファ状態通知信号ｄ
とデータ処理装置状態通知信号ｅとはそれぞれ出力バッ
ファ１ａおよびデータ処理装置２の現在の動作状態を示
す信号である。
【００２３】つぎに、本データ出力回路の動作について
図２とともに説明する。
図２とともに説明する。
【００２４】図２は本データ出力回路の動作を示すフロ
ーチャートであり、この図に示すように、本データ出力
回路にデータ転送要求が入力されると（Ｓ１）、転送制
御回路１ｃは未処理の転送要求が存在するか否かを判断
する（Ｓ２）。未処理の転送要求が残っていない場合は
Ｓ１に戻る。
ーチャートであり、この図に示すように、本データ出力
回路にデータ転送要求が入力されると（Ｓ１）、転送制
御回路１ｃは未処理の転送要求が存在するか否かを判断
する（Ｓ２）。未処理の転送要求が残っていない場合は
Ｓ１に戻る。
【００２５】未処理のデータ転送要求が残っている場合
は、データ処理装置２が動作中であるか否かを判断し
（Ｓ３）、データ処理装置２が動作中であれば、新しい
転送要求に応答することはできないのでＳ２に戻る。
は、データ処理装置２が動作中であるか否かを判断し
（Ｓ３）、データ処理装置２が動作中であれば、新しい
転送要求に応答することはできないのでＳ２に戻る。
【００２６】データ処理装置２が動作中でない場合は、
出力バッファ１ａが動作中であるか否かを判断する（Ｓ
４）。出力バッファ１ａが動作中でなければ、その時点
ではデータ転送は全く行われていない状態であるので、
未処理のデータ転送要求の中で優先度の最も高いチャン
ネルを選択し、データ処理装置２から選択されたチャン
ネルに対するデータ転送を開始し（Ｓ５）、Ｓ２に戻
る。この際、選択されたチャンネルに対応するバッファ
利用要求信号ｂによって、出力バッファ１ａを介する第
１の経路Ａを使用するか、出力バッファ１ａを介さない
第２の経路Ｂを使用するかを選択して出力バッファ１ａ
およびデータ選択回路１ｂの動作を制御する。
出力バッファ１ａが動作中であるか否かを判断する（Ｓ
４）。出力バッファ１ａが動作中でなければ、その時点
ではデータ転送は全く行われていない状態であるので、
未処理のデータ転送要求の中で優先度の最も高いチャン
ネルを選択し、データ処理装置２から選択されたチャン
ネルに対するデータ転送を開始し（Ｓ５）、Ｓ２に戻
る。この際、選択されたチャンネルに対応するバッファ
利用要求信号ｂによって、出力バッファ１ａを介する第
１の経路Ａを使用するか、出力バッファ１ａを介さない
第２の経路Ｂを使用するかを選択して出力バッファ１ａ
およびデータ選択回路１ｂの動作を制御する。
【００２７】出力バッファ１ａが動作中である場合は、
データ処理装置から出力バッファ１ａへの転送は終了し
てデータ処理装置２自体は動作していないが、出力バッ
ファ１ａからチャンネルに対するデータ転送がまだ完了
していないことを示している。このため、続いて未処理
の転送要求の中に出力バッファ１ａを必要としないチャ
ンネルがあるか否かを判断し（Ｓ６）、出力バッファ１
ａを必要としない転送要求がない場合にはそのままＳ２
に戻る。
データ処理装置から出力バッファ１ａへの転送は終了し
てデータ処理装置２自体は動作していないが、出力バッ
ファ１ａからチャンネルに対するデータ転送がまだ完了
していないことを示している。このため、続いて未処理
の転送要求の中に出力バッファ１ａを必要としないチャ
ンネルがあるか否かを判断し（Ｓ６）、出力バッファ１
ａを必要としない転送要求がない場合にはそのままＳ２
に戻る。
【００２８】出力バッファ１ａを必要としない転送要求
があれば、その中で優先度の最も高いチャンネルを選択
して、出力バッファ１ａを介さない第２の経路Ｂを用い
てデータ処理装置２からチャンネルに対するデータ転送
を開始し（Ｓ７）、Ｓ２に戻る。
があれば、その中で優先度の最も高いチャンネルを選択
して、出力バッファ１ａを介さない第２の経路Ｂを用い
てデータ処理装置２からチャンネルに対するデータ転送
を開始し（Ｓ７）、Ｓ２に戻る。
【００２９】以上のように、本データ出力回路１では、
データ処理装置２が動作中でない場合には、出力バッフ
ァ１ａが使用中であっても、出力バッファ１ａを必要と
しない転送要求の中から転送先チャンネルを選択してデ
ータ転送を開始することにより、データ処理装置２の動
作効率を向上させることができる。
データ処理装置２が動作中でない場合には、出力バッフ
ァ１ａが使用中であっても、出力バッファ１ａを必要と
しない転送要求の中から転送先チャンネルを選択してデ
ータ転送を開始することにより、データ処理装置２の動
作効率を向上させることができる。
【００３０】また、出力バッファ１ａを増設せずに迂回
経路と制御回路を付加するだけで実現できるため、最小
限の回路増加でデータ処理装置２の動作効率の向上を図
ることができる。
経路と制御回路を付加するだけで実現できるため、最小
限の回路増加でデータ処理装置２の動作効率の向上を図
ることができる。
【００３１】なお、本実施形態中に示したデータ転送要
求信号ａ、バッファ利用要求信号ｂ、チャンネル優先度
ｃは、それぞれ、チャンネル側から入力してもよく、ま
た、データ処理装置２側から入力してもよい。チャンネ
ル側から入力する場合には、本回路はスレーブ型のデー
タ出力回路として動作し、また、データ処理装置２側か
ら入力する場合には、マスタ型のデータ出力回路として
動作することができる。
求信号ａ、バッファ利用要求信号ｂ、チャンネル優先度
ｃは、それぞれ、チャンネル側から入力してもよく、ま
た、データ処理装置２側から入力してもよい。チャンネ
ル側から入力する場合には、本回路はスレーブ型のデー
タ出力回路として動作し、また、データ処理装置２側か
ら入力する場合には、マスタ型のデータ出力回路として
動作することができる。
【００３２】
【発明の効果】本発明は、データ処理装置からデータを
複数のチャンネルのうち特定のチャンネルを選択して出
力するデータ出力回路において、出力バッファを介して
チャンネルにデータを転送する第１の経路と、出力バッ
ファを介さずにチャンネルにデータを転送する第２の経
路を有し、この２つの経路をそれぞれ異なるチャンネル
に接続するデータ選択回路と、２つの経路のデータ転送
を制御する転送制御回路とを備えているので、出力バッ
ファを介して１つのチャンネルにデータの転送を行って
いる時に、他のチャンネルに対してデータを直接転送さ
せることができ、２つのチャンネルに対してデータ出力
を行うことができ、データ処理効率を向上させることが
できる。
複数のチャンネルのうち特定のチャンネルを選択して出
力するデータ出力回路において、出力バッファを介して
チャンネルにデータを転送する第１の経路と、出力バッ
ファを介さずにチャンネルにデータを転送する第２の経
路を有し、この２つの経路をそれぞれ異なるチャンネル
に接続するデータ選択回路と、２つの経路のデータ転送
を制御する転送制御回路とを備えているので、出力バッ
ファを介して１つのチャンネルにデータの転送を行って
いる時に、他のチャンネルに対してデータを直接転送さ
せることができ、２つのチャンネルに対してデータ出力
を行うことができ、データ処理効率を向上させることが
できる。
【００３３】また、本発明の転送制御回路は、第１の経
路を用いて出力バッファからチャンネルへのデータ出力
を行っている途中である場合、上記データ処理装置から
出力バッファへの転送が終了して当該データ処理装置が
動作可能な状態になれば、転送に出力バッファを用いな
い転送要求に応答して第２の経路を用いてデータ出力を
開始させているので、出力バッファからチャンネルへの
データ出力中に、データ処理装置からもチャンネルへの
データ出力を行うことにより、データ処理装置の動作効
率を向上させることができる。
路を用いて出力バッファからチャンネルへのデータ出力
を行っている途中である場合、上記データ処理装置から
出力バッファへの転送が終了して当該データ処理装置が
動作可能な状態になれば、転送に出力バッファを用いな
い転送要求に応答して第２の経路を用いてデータ出力を
開始させているので、出力バッファからチャンネルへの
データ出力中に、データ処理装置からもチャンネルへの
データ出力を行うことにより、データ処理装置の動作効
率を向上させることができる。
【００３４】さらに、本発明の転送制御回路は、出力バ
ッファを介する第１の経路が使用されていない場合であ
っても、優先度の高いチャンネルの転送要求が出力バッ
ファを必要としない場合には、出力バッファを用いない
第２の経路を用いてデータ出力を開始するので、出力バ
ッファが不必要な場合のデータ転送速度を向上させるこ
とができる。
ッファを介する第１の経路が使用されていない場合であ
っても、優先度の高いチャンネルの転送要求が出力バッ
ファを必要としない場合には、出力バッファを用いない
第２の経路を用いてデータ出力を開始するので、出力バ
ッファが不必要な場合のデータ転送速度を向上させるこ
とができる。
【図１】本発明のデータ出力回路の実施形態を示すブロ
ック図である。
ック図である。
【図２】本発明のデータ出力回路の動作を示すフローチ
ャートである。
ャートである。
１ データ出力回路 １ａ 出力バッファ １ｂ データ選択回路 １ｃ 転送制御回路 ２ データ処理装置 Ａ 第１の経路 Ｂ 第２の経路
Claims (3)
- 【請求項１】 データ処理装置からデータを複数のチャ
ンネルのうち特定のチャンネルを選択して出力するデー
タ出力回路において、出力バッファを介してチャンネル
にデータを転送する第１の経路と、出力バッファを介さ
ずにチャンネルにデータを転送する第２の経路を有し、
この２つの経路をそれぞれ異なるチャンネルに接続する
データ選択回路と、２つの経路のデータ転送を制御する
転送制御回路とを備えたことを特徴とするデータ出力回
路。 - 【請求項２】 上記転送制御回路は、第１の経路を用い
て出力バッファからチャンネルへのデータ出力を行って
いる途中である場合、上記データ処理装置から出力バッ
ファへの転送が終了して当該データ処理装置が動作可能
な状態になれば、転送に出力バッファを用いない転送要
求に応答して第２の経路を用いてデータ出力を開始させ
ることを特徴とする請求項１記載のデータ出力回路。 - 【請求項３】 上記転送制御回路は、出力バッファを介
する第１の経路が使用されていない場合であっても、優
先度の高いチャンネルの転送要求が出力バッファを必要
としない場合には、出力バッファを用いない第２の経路
を用いてデータ出力を開始することを特徴とする請求項
１記載のデータ出力回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12953299A JP3995131B2 (ja) | 1999-05-11 | 1999-05-11 | データ出力回路 |
| US09/566,293 US6987773B1 (en) | 1999-05-11 | 2000-05-05 | Apparatus and method for transferring data |
| CN00120007.0A CN1229732C (zh) | 1999-05-11 | 2000-05-11 | 用于传送数据的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12953299A JP3995131B2 (ja) | 1999-05-11 | 1999-05-11 | データ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000322370A true JP2000322370A (ja) | 2000-11-24 |
| JP3995131B2 JP3995131B2 (ja) | 2007-10-24 |
Family
ID=15011853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12953299A Expired - Fee Related JP3995131B2 (ja) | 1999-05-11 | 1999-05-11 | データ出力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6987773B1 (ja) |
| JP (1) | JP3995131B2 (ja) |
| CN (1) | CN1229732C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252153A (ja) * | 2005-03-10 | 2006-09-21 | Canon Inc | データ処理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101873700B (zh) * | 2009-04-21 | 2013-03-27 | 华为技术有限公司 | 一种数据传输方法、装置及系统 |
| JP5889735B2 (ja) * | 2012-07-05 | 2016-03-22 | カシオ計算機株式会社 | 半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139425A (ja) | 1983-01-24 | 1984-08-10 | Fujitsu Ltd | デ−タ転送制御方式 |
| US4918597A (en) | 1984-12-14 | 1990-04-17 | Alcatel Usa Corp. | Adaptive interface for transferring segmented message between device and microcomputer on line division multiplexed bus |
| US5367643A (en) * | 1991-02-06 | 1994-11-22 | International Business Machines Corporation | Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets |
| JPH0528082A (ja) | 1991-07-23 | 1993-02-05 | Nec Ibaraki Ltd | 入出力データ転送回路 |
| US5651002A (en) * | 1995-07-12 | 1997-07-22 | 3Com Corporation | Internetworking device with enhanced packet header translation and memory |
| US6144668A (en) * | 1997-11-26 | 2000-11-07 | International Business Machines Corporation | Simultaneous cut through and store-and-forward frame support in a network device |
| DE29820191U1 (de) | 1998-11-11 | 1999-01-14 | Brodmeier, Frank, 81479 München | Ein intelligenter Schalter für serielle RS 232-Schnittstellen |
-
1999
- 1999-05-11 JP JP12953299A patent/JP3995131B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-05 US US09/566,293 patent/US6987773B1/en not_active Expired - Fee Related
- 2000-05-11 CN CN00120007.0A patent/CN1229732C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252153A (ja) * | 2005-03-10 | 2006-09-21 | Canon Inc | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274119A (zh) | 2000-11-22 |
| US6987773B1 (en) | 2006-01-17 |
| CN1229732C (zh) | 2005-11-30 |
| JP3995131B2 (ja) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708354B2 (ja) | マルチメディア・アナログ／デジタル／光交換装置 | |
| JP2001119415A (ja) | データ転送制御装置及び電子機器 | |
| CN112711550A (zh) | Dma自动配置模块和片上系统soc | |
| JPH05342178A (ja) | 調停回路およびそれを用いたデータ処理装置 | |
| JP2000322370A (ja) | データ出力回路 | |
| JPH1185668A (ja) | バス制御装置 | |
| JP2006304011A (ja) | インタフェース回路 | |
| JPH11212927A (ja) | 競合調停方法 | |
| JPH1166024A (ja) | クロスバスイッチ切換システム | |
| JP3260515B2 (ja) | 複数ポート記憶装置のインタフェース回路 | |
| CN113900984A (zh) | 一种单节点与多节点互联和切换的电路和服务器 | |
| JP3620181B2 (ja) | 半導体装置及びリードアクセス方法 | |
| JP3317150B2 (ja) | 情報処理装置 | |
| JPH11282888A (ja) | システム仕様記述に基づいて設計されるシステムでのデータ通信方法、割込コントローラ合成方法及びインターフェイス回路合成方法 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPH035863A (ja) | デジタルシステム | |
| JPS62297960A (ja) | デ−タ転送方式 | |
| JPH11265364A (ja) | 計算機クラスタ装置 | |
| JP2002222161A (ja) | 半導体装置、及びデータ転送方法 | |
| KR20000047242A (ko) | 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치 | |
| JP2001016269A (ja) | データ転送装置 | |
| JP2002359630A (ja) | スイッチ装置およびデータ転送システム | |
| JPH05347610A (ja) | バスインターフェース回路 | |
| JPS60179865A (ja) | 割込み受付け制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050622 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051014 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |