JPS60179865A - 割込み受付け制御方式 - Google Patents
割込み受付け制御方式Info
- Publication number
- JPS60179865A JPS60179865A JP59036716A JP3671684A JPS60179865A JP S60179865 A JPS60179865 A JP S60179865A JP 59036716 A JP59036716 A JP 59036716A JP 3671684 A JP3671684 A JP 3671684A JP S60179865 A JPS60179865 A JP S60179865A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- interruption
- channel device
- int
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数のプロセッサを備えたマルチプロセッサシ
ステムに係り、特にチャネル装置からの入出力割込みを
受付けるプロセッサを動的に決定する割込み受付は制御
方式に関する。
ステムに係り、特にチャネル装置からの入出力割込みを
受付けるプロセッサを動的に決定する割込み受付は制御
方式に関する。
この種のマルチゾロ七ツサシステムにおいて、例えばチ
ャネル装置からの入出力割込みを受付ける場合の制御方
式としては、以下に示す３つの方式が良く知られている
。
ャネル装置からの入出力割込みを受付ける場合の制御方
式としては、以下に示す３つの方式が良く知られている
。
（１）方式１
この方式では、入出力処理を行なえるプロセッサは、第
１図に示されるようにシステムを構成する例えば４台の
プロセッサ１１〜１４のウチの特定の１つン第１図では
プロセッサ１４）に固定されている。そして、この特定
のプロセッサ１４がチャネル装置２からすべての入出力
割込みを受付ける。
１図に示されるようにシステムを構成する例えば４台の
プロセッサ１１〜１４のウチの特定の１つン第１図では
プロセッサ１４）に固定されている。そして、この特定
のプロセッサ１４がチャネル装置２からすべての入出力
割込みを受付ける。
（１１）方式２
この方式では、第２図に示されるようにチャネル装置２
からの入出力割込みがすべてのプロセッサ１１〜１４に
伝えられ、最初に割込み受付けを行なったプロセッサが
割込み処理を行なう。
からの入出力割込みがすべてのプロセッサ１１〜１４に
伝えられ、最初に割込み受付けを行なったプロセッサが
割込み処理を行なう。
６１０ 方式３
この方式では、第３図に示されるようにプロセッサ１１
〜１４のうち入出力要求を出したプロセッサ（第３図で
はプロセッサ１２ ）が割込み処理を行なう。この場合
、チャネル装置２は入出力要求を出したプロセッサ１２
を記憶しておき、当該プロセッサ１２に割込みをかける
ことになる。
〜１４のうち入出力要求を出したプロセッサ（第３図で
はプロセッサ１２ ）が割込み処理を行なう。この場合
、チャネル装置２は入出力要求を出したプロセッサ１２
を記憶しておき、当該プロセッサ１２に割込みをかける
ことになる。
これら各方式は以下に示すような問題点を有していた。
（１）方式１
ｌ−１） 入出力処理を行なえるプロセッサが障害等で
ダウンすると、システムダウンとなってしまう。
ダウンすると、システムダウンとなってしまう。
ｉ −ｉｉ ） 他のプロセッサが入出力要求を出すた
めには、他のプロセッサ用のプログラムが入出力要求を
行なえるプロセッサで再ディスパッチされる必要があり
、そのオー・マヘッドが大きい。
めには、他のプロセッサ用のプログラムが入出力要求を
行なえるプロセッサで再ディスパッチされる必要があり
、そのオー・マヘッドが大きい。
ｉ −ｉｉｉ ） 入出力処理を行なえるプロセッサが
固定されているため、尚該プロセッサが性能上のｙｌ−
”）ルネック（隘路）になりやすい。
固定されているため、尚該プロセッサが性能上のｙｌ−
”）ルネック（隘路）になりやすい。
（１１）方式２
割込みを最初に受付けて割込み処理を行なうプロセッサ
が、システムにおいて割込み処理を行なうのに最適なプ
ロセッサになるとは限らず、割込み処理に伴うオーバヘ
ッドの低減の余地がある。
が、システムにおいて割込み処理を行なうのに最適なプ
ロセッサになるとは限らず、割込み処理に伴うオーバヘ
ッドの低減の余地がある。
（ｉｉｌ） 方式３
ｉｉｉ −１） 入出力要求を出したプロセッサがチャ
ネル装置からの入出力割込みを受付けられない状態にあ
ると、割込み処理が遅れることになる。
ネル装置からの入出力割込みを受付けられない状態にあ
ると、割込み処理が遅れることになる。
ｉｉｉ −ｉｉ ） 入出力要求を出したプロセッサが
入出力割込みを受付けるまでの間に障害等によりダウン
した場合の対策が必要となる。
入出力割込みを受付けるまでの間に障害等によりダウン
した場合の対策が必要となる。
本発明は上記事情に鑑みてなされたものでその目的は、
マルチプロセッサシステムにおいて、チャネル装置から
の割込み要求に対する割込み処理を行なうプロセッサが
、／ステム内の各プロセッサの負荷状況に応じて動的に
決定され、システム性能および耐障害性の向上、更には
割込み処理効率の向上が図れる割込み受付は制御方式を
提供することにある。
マルチプロセッサシステムにおいて、チャネル装置から
の割込み要求に対する割込み処理を行なうプロセッサが
、／ステム内の各プロセッサの負荷状況に応じて動的に
決定され、システム性能および耐障害性の向上、更には
割込み処理効率の向上が図れる割込み受付は制御方式を
提供することにある。
本発明では、チャネル装置が割込み処理を要求する場合
、直接プロセッサに対して要求するのではなく、システ
ム制御装置に割込み要求を発するように構成されている
。マルチプロセッサシステムを構成する各プロセッサは
、該当プロセッサの割込み許可／禁止状態、運転状況、
および稼動率を示すステータス情報を生成出力する。シ
ステム制御装置はチャネル装置からの割込み要求に応じ
、各プロセッサからの各ステータス情報に基づいて割込
み先プロセッサを決定し、当該プロセッサに割込み処理
指令を発する。システム制御装置から割込み処理指令を
与えられたプロセッサは、自身の割込み許可／禁止状態
により、システム制御装置に対して第１割込み受付けま
たは第１割込み受付は拒否を通知する。システム制御装
置は、プロセッサからの第１割込み受付けまたは第１割
込み受付は拒否通知に応じ、チャネル装置にその旨（第
２割込み受付けまたは第２割込み受付は拒否）を通知す
る。チャネル装置は、システム制御装置から第２割込み
受付は拒否が通知された場合、再び割込み要求をシステ
ム制御装置に発する。
、直接プロセッサに対して要求するのではなく、システ
ム制御装置に割込み要求を発するように構成されている
。マルチプロセッサシステムを構成する各プロセッサは
、該当プロセッサの割込み許可／禁止状態、運転状況、
および稼動率を示すステータス情報を生成出力する。シ
ステム制御装置はチャネル装置からの割込み要求に応じ
、各プロセッサからの各ステータス情報に基づいて割込
み先プロセッサを決定し、当該プロセッサに割込み処理
指令を発する。システム制御装置から割込み処理指令を
与えられたプロセッサは、自身の割込み許可／禁止状態
により、システム制御装置に対して第１割込み受付けま
たは第１割込み受付は拒否を通知する。システム制御装
置は、プロセッサからの第１割込み受付けまたは第１割
込み受付は拒否通知に応じ、チャネル装置にその旨（第
２割込み受付けまたは第２割込み受付は拒否）を通知す
る。チャネル装置は、システム制御装置から第２割込み
受付は拒否が通知された場合、再び割込み要求をシステ
ム制御装置に発する。
以下、本発明の一実施例を図面を参照して説明する。な
お、本実施例は、４台のプロセッサを備えたマルチプロ
セッサシステムに実施した場合である。第４図は本発明
が適用されるマルチプロセッサシステムの構成を示す。
お、本実施例は、４台のプロセッサを備えたマルチプロ
セッサシステムに実施した場合である。第４図は本発明
が適用されるマルチプロセッサシステムの構成を示す。
同図において、１０１〜１０４はプロセッサ、２０はプ
ロセッサ１０．〜１０４からの入出力要求に応じて入出
力処理を行なうチャネル装置、３０はシステム全体を制
御するシステム制御装置（以下、ＳＣＵと称する）であ
る。プロセッサ１０１（ｉ＝１〜４）は、当該プロセッ
サ１０１の各種状態を示すステータス情報５ＴＡＴＵＳ
ｉを生成出力する。このステータス情報５ＴＡＴＵＳ
ｉは、割込み禁止／許可フラグ（ＩＦ）Ｊ１ｉ１運転
状況フラグ（図示せず）、および稼動率フラグ（図示せ
ず）の各情報からなる。割込み禁止／許可フラグ１１．
は、該当プロセッサ１０１が割込み禁止状態にあるか否
かを示す。運転状況フラグは、該当プロセッサ１０ｉが
停止（待機）状態にあるか否かを示す。また、稼動率フ
ラグは最新の稼動率を示す。この稼動率は、一定期間（
或いは任意期間）Ｔｘにおいてプロセッサ１０量が停止
中でない期間の合計をＴＹとすると、（ＴＹ／ＴＸ）ｘ
ｌｏｏ（％）で表わされる数値の２値化データである。
ロセッサ１０．〜１０４からの入出力要求に応じて入出
力処理を行なうチャネル装置、３０はシステム全体を制
御するシステム制御装置（以下、ＳＣＵと称する）であ
る。プロセッサ１０１（ｉ＝１〜４）は、当該プロセッ
サ１０１の各種状態を示すステータス情報５ＴＡＴＵＳ
ｉを生成出力する。このステータス情報５ＴＡＴＵＳ
ｉは、割込み禁止／許可フラグ（ＩＦ）Ｊ１ｉ１運転
状況フラグ（図示せず）、および稼動率フラグ（図示せ
ず）の各情報からなる。割込み禁止／許可フラグ１１．
は、該当プロセッサ１０１が割込み禁止状態にあるか否
かを示す。運転状況フラグは、該当プロセッサ１０ｉが
停止（待機）状態にあるか否かを示す。また、稼動率フ
ラグは最新の稼動率を示す。この稼動率は、一定期間（
或いは任意期間）Ｔｘにおいてプロセッサ１０量が停止
中でない期間の合計をＴＹとすると、（ＴＹ／ＴＸ）ｘ
ｌｏｏ（％）で表わされる数値の２値化データである。
稼動率フラグの情報は、遂次、或いは定期的に更新され
る。プロセッサｌθＩで生成出力されるステータス情報
５ＴＡＴＵＳ ｌはＳＣＵ ３０に供給される。５ＣＵ
３０にはチャネル装置２０からの割込み要求ＩＮＴ −
ＲＩＣＱも供給される。ＳＣＵ ３０は、チャネル装置
２０から割込み要求ＩＮＴ−ＲＥＱが発せられると、プ
ロセッサ１０１〜１０４からのステータス情報５ＴＡＴ
ＵＳ １〜５ＴＡＴＵＳ ４に応じ割込み処理を行なう
のに最適なプロセッサ１０ｊ（ｊは１〜４のうちの一つ
）を決定し、当該プロセッサＩＯｊに対して割込み処理
指令ＩＮＴｊを発する◇ プロセッサ１０ｊは、ＳＣＵ ３θからの割込み処理指
令ＩＮＴｊを受取ると、割込み禁止／許可フラグ１１ｊ
を参照し、このフラグ１１ｊの状態に応じて割込み受付
けＩ ＮＴ −ＡＣＫ ｊ、または割込み受付は拒否Ｉ
ＮＴ−ＲＪＴｊのいずれか一方をＳＣＵ ３０に発する
ようになっている。また５ＣＵ３０は、プロセッサ１０
ｊからのＩＮＴ −ＡＣＫｊ 。
る。プロセッサｌθＩで生成出力されるステータス情報
５ＴＡＴＵＳ ｌはＳＣＵ ３０に供給される。５ＣＵ
３０にはチャネル装置２０からの割込み要求ＩＮＴ −
ＲＩＣＱも供給される。ＳＣＵ ３０は、チャネル装置
２０から割込み要求ＩＮＴ−ＲＥＱが発せられると、プ
ロセッサ１０１〜１０４からのステータス情報５ＴＡＴ
ＵＳ １〜５ＴＡＴＵＳ ４に応じ割込み処理を行なう
のに最適なプロセッサ１０ｊ（ｊは１〜４のうちの一つ
）を決定し、当該プロセッサＩＯｊに対して割込み処理
指令ＩＮＴｊを発する◇ プロセッサ１０ｊは、ＳＣＵ ３θからの割込み処理指
令ＩＮＴｊを受取ると、割込み禁止／許可フラグ１１ｊ
を参照し、このフラグ１１ｊの状態に応じて割込み受付
けＩ ＮＴ −ＡＣＫ ｊ、または割込み受付は拒否Ｉ
ＮＴ−ＲＪＴｊのいずれか一方をＳＣＵ ３０に発する
ようになっている。また５ＣＵ３０は、プロセッサ１０
ｊからのＩＮＴ −ＡＣＫｊ 。
ＩＮＴ −ＲＪＴｊに応じ、割込み受付けＩＮＴ −Ａ
ＣＫ 。
ＣＫ 。
または割込み受付は拒否ＩＮＴ −ＲＪＴのいずれが一
方をチャネル装置２ｏに発するようになっている。
方をチャネル装置２ｏに発するようになっている。
次に、本発明の一実施例の動作を第５図のタイミングチ
ャートを参照して説明する。チャネル装置２０は、プロ
セッサ１０．〜１０４のうちのいずれかのプロセッサか
ら入出力要求が与えられると、対応する入出力処理を開
始する。
ャートを参照して説明する。チャネル装置２０は、プロ
セッサ１０．〜１０４のうちのいずれかのプロセッサか
ら入出力要求が与えられると、対応する入出力処理を開
始する。
チャネル装置２ｏは、入出力処理の完了などによシ、プ
ロセッサ１０１〜１０４のいずれかに割込み処理を要求
する必要が生じると、５ＣＵ３０に対して割込み要求Ｉ
ＮＴ −ＲＥＱを発する。５ＣＵ３０にはプロセッサ１
０．−１０４で生成出力されるステータス情報５ＴＡＴ
ＵＳ １〜５ＴＡＴＵＳ ４が供給されている。ＳＣＵ
３０は、チャネル装置２０からの割込み要求ＩＮＴ
−ＲＥＱを受取ると、プロセッサ１０．〜１０４からの
ステータス情報５ＴＡＴＵＳ １〜５ＴＡＴＵＳ ４
Ｋ基づいて、その時点で最適な割込み先プロセッサを選
択する。割込み先ゾロセッサの選択に際しての、ステー
タス情報５ＴＡＴＵＳ ｉ （ｉ ＝ １〜４）の各情
報部分の重みは、割込み禁止状態にあるか否かを示す情
報部分が最も重く、次いで停止状態にあるか否かを示す
情報部分、稼動率を示す情報部分の順となる。本実施例
において、割込み禁止状態にあるプロセッサは、選択の
対象外となる。なお、チャネル装置から割込み要求が出
された場合に、割込み処理を行なうのに最適なプロセッ
サを、各プロセッサからのステータス情報に基づいて選
択する上述の技術は、昭和５７年１０月２９日に本出願
人によって提出された特願昭５７−１９０１１２号の願
書に添付された明細書および図面に記載されている。本
発明は、以下に述べるように上記技術を更に改良したも
のである。
ロセッサ１０１〜１０４のいずれかに割込み処理を要求
する必要が生じると、５ＣＵ３０に対して割込み要求Ｉ
ＮＴ −ＲＥＱを発する。５ＣＵ３０にはプロセッサ１
０．−１０４で生成出力されるステータス情報５ＴＡＴ
ＵＳ １〜５ＴＡＴＵＳ ４が供給されている。ＳＣＵ
３０は、チャネル装置２０からの割込み要求ＩＮＴ
−ＲＥＱを受取ると、プロセッサ１０．〜１０４からの
ステータス情報５ＴＡＴＵＳ １〜５ＴＡＴＵＳ ４
Ｋ基づいて、その時点で最適な割込み先プロセッサを選
択する。割込み先ゾロセッサの選択に際しての、ステー
タス情報５ＴＡＴＵＳ ｉ （ｉ ＝ １〜４）の各情
報部分の重みは、割込み禁止状態にあるか否かを示す情
報部分が最も重く、次いで停止状態にあるか否かを示す
情報部分、稼動率を示す情報部分の順となる。本実施例
において、割込み禁止状態にあるプロセッサは、選択の
対象外となる。なお、チャネル装置から割込み要求が出
された場合に、割込み処理を行なうのに最適なプロセッ
サを、各プロセッサからのステータス情報に基づいて選
択する上述の技術は、昭和５７年１０月２９日に本出願
人によって提出された特願昭５７−１９０１１２号の願
書に添付された明細書および図面に記載されている。本
発明は、以下に述べるように上記技術を更に改良したも
のである。
今、チャネル装置２θからの割込み要求ＩＮＴ−ＲＥＱ
に応じ、例えばプロセッサ１０２が割込み先プロセッサ
として選択されたものとする。
に応じ、例えばプロセッサ１０２が割込み先プロセッサ
として選択されたものとする。
ＳＣＵ ３０は、プロセッサ１０２に対して割込み処理
指令ＩＮＴ ２を発する。この場合、ゾロセッサ１０２
はＳＣＵ ３０からの割込み処理指令ＩＮＴ２に応じて
割込み処理を行なうことになる。しかし、ゾロセッサＩ
Ｑ２が割込み許可状態から割込み禁止状態に遷移してい
る場合には、当該プロセッサ１０２は割込み処理を実行
できなくなる。このような不都合は、次に述べるように
、プロセッサ（１０２）が割込み許可状態から割込み禁
止状態に状態遷移してから、その状態がステータス情報
（５ＴＡＴＵＳ ２ ）として５ＣＵ３０に伝達される
までに通常数Ｔ（Ｔ；クロック周期）を必要とすること
から生じる。即ち、ＳＣＵ ３０は、数Ｔ前のプロセッ
サ１０．〜１０４の状１擦によシ割込み先プロセッサを
選択することになるため、上記数Ｔの間に割込み禁止状
態に遷移したプロセッサに対して（当該プロセッサが割
込み禁止状態にあることを知らずに）割込み指令を発し
てしまう可能性がある。この問題を、プロセッサ１０２
が割込み許可状態から割込み禁止状態に状態遷移した場
合を例にとり、第５図のタイミングチャートを参照して
説明する。
指令ＩＮＴ ２を発する。この場合、ゾロセッサ１０２
はＳＣＵ ３０からの割込み処理指令ＩＮＴ２に応じて
割込み処理を行なうことになる。しかし、ゾロセッサＩ
Ｑ２が割込み許可状態から割込み禁止状態に遷移してい
る場合には、当該プロセッサ１０２は割込み処理を実行
できなくなる。このような不都合は、次に述べるように
、プロセッサ（１０２）が割込み許可状態から割込み禁
止状態に状態遷移してから、その状態がステータス情報
（５ＴＡＴＵＳ ２ ）として５ＣＵ３０に伝達される
までに通常数Ｔ（Ｔ；クロック周期）を必要とすること
から生じる。即ち、ＳＣＵ ３０は、数Ｔ前のプロセッ
サ１０．〜１０４の状１擦によシ割込み先プロセッサを
選択することになるため、上記数Ｔの間に割込み禁止状
態に遷移したプロセッサに対して（当該プロセッサが割
込み禁止状態にあることを知らずに）割込み指令を発し
てしまう可能性がある。この問題を、プロセッサ１０２
が割込み許可状態から割込み禁止状態に状態遷移した場
合を例にとり、第５図のタイミングチャートを参照して
説明する。
第５図の例では、ゾロセッサ１０２内の割込み禁止／許
可フラグ（ＩＦ） １７２は、時刻ｔＡまではプロセッ
サ１０２が割込み許可状態にあシ、それ以後は割込み禁
止状態にあることを示している。
可フラグ（ＩＦ） １７２は、時刻ｔＡまではプロセッ
サ１０２が割込み許可状態にあシ、それ以後は割込み禁
止状態にあることを示している。
このプロセッサ１０２の状態は、ステータス状態５ＴＡ
ＴＵＳ ２として、数Ｔ１例えば４Ｔ後に５ＣＵ３０に
伝達される。したがって、プロセッサ１０２の割込み禁
止状態への状態遷移をＳＣＵ ３０が最初に検出できる
のは時刻ｔＡ＋４Ｔである。ところで本実施例では、Ｓ
ＣＵ ３０から割込み先プロセッサ１０ｊ（ｊは１〜４
のうちの一つ）に対して割込み処理指令ＩＮＴｊが発せ
られるタイミングは、チャネル装置２０からの割込み要
求ＩＮＴ−ＲＥＱの発生タイミングの次のタイミング（
クロック周期）である。このため、チャネル装置２０か
らの割込み要求ＩＮＴ −ＲＥＱの発生タイミングが第
５図の符号Ｇ１．Ｇ２で示されるように、時刻ｔＡ−’
ｒ−ｔＡ−）−４７’の間のクロック周期となっている
場合、割込み禁止状態にあるゾロセッサＪ０２に対して
割込み処理指令ＩＮＴ ２が発せられる可能性がある。
ＴＵＳ ２として、数Ｔ１例えば４Ｔ後に５ＣＵ３０に
伝達される。したがって、プロセッサ１０２の割込み禁
止状態への状態遷移をＳＣＵ ３０が最初に検出できる
のは時刻ｔＡ＋４Ｔである。ところで本実施例では、Ｓ
ＣＵ ３０から割込み先プロセッサ１０ｊ（ｊは１〜４
のうちの一つ）に対して割込み処理指令ＩＮＴｊが発せ
られるタイミングは、チャネル装置２０からの割込み要
求ＩＮＴ−ＲＥＱの発生タイミングの次のタイミング（
クロック周期）である。このため、チャネル装置２０か
らの割込み要求ＩＮＴ −ＲＥＱの発生タイミングが第
５図の符号Ｇ１．Ｇ２で示されるように、時刻ｔＡ−’
ｒ−ｔＡ−）−４７’の間のクロック周期となっている
場合、割込み禁止状態にあるゾロセッサＪ０２に対して
割込み処理指令ＩＮＴ ２が発せられる可能性がある。
プロセッサ１０′２は、ＳＣＵ ３０からの割込み処理
指令ＩＮＴ、２を受取ると、自身の割込み禁止／′許可
フラグ１１２を参照する。この例のように、フラグ１１
２が割込み禁止を示している場合、プロセッサ１０２は
ＳＣＵ ３０に対して割込み受付は拒否ＩＮＴ −ＲＪ
Ｔ ２を発する。そして、５ＣＵ３０は、プロセッサ１
０２からの割込み受付は拒否ＩＮＴ −ＲＪＴ ２を受
取ると、チャネル装置２０に対して割込み受付は拒否Ｉ
ＮＴ −ＲＪＴを発し１２８、チャネル装置２０からの
割込み要求がリジェクトされたことを通知する。チャネ
ル装置２０は、ＳＣＵ ３０からの割込み受付は拒否Ｉ
ＮＴ−ＲＪＴを受取ると、５ＣＵ３０に対して再び割込
み要求Ｉ’ＮＴ −ＲＥＱを発する。これによシ、ＳＣ
Ｕ ３０は、プロセッサ１０１〜１０４からのステータ
ス情報５ＴＡＴＵＳ １〜５ＴＡＴＵＳ ４に応じて割
込み先プロセッサ再選択を行なう。このとき、プロセッ
サ１０２からのステータス情報５ＴＡＴＵＳ ２では、
割込み禁止状態が示されておシ、プロセッサ１０２が再
度選択されることはない。即ち、（プロセッサ１０２を
除く）プロセッサ１０１＋１０３＋１０４の中から割込
み先プロセッサが選択され、当該プロセッサによ多列込
み処理が行なわれる。
指令ＩＮＴ、２を受取ると、自身の割込み禁止／′許可
フラグ１１２を参照する。この例のように、フラグ１１
２が割込み禁止を示している場合、プロセッサ１０２は
ＳＣＵ ３０に対して割込み受付は拒否ＩＮＴ −ＲＪ
Ｔ ２を発する。そして、５ＣＵ３０は、プロセッサ１
０２からの割込み受付は拒否ＩＮＴ −ＲＪＴ ２を受
取ると、チャネル装置２０に対して割込み受付は拒否Ｉ
ＮＴ −ＲＪＴを発し１２８、チャネル装置２０からの
割込み要求がリジェクトされたことを通知する。チャネ
ル装置２０は、ＳＣＵ ３０からの割込み受付は拒否Ｉ
ＮＴ−ＲＪＴを受取ると、５ＣＵ３０に対して再び割込
み要求Ｉ’ＮＴ −ＲＥＱを発する。これによシ、ＳＣ
Ｕ ３０は、プロセッサ１０１〜１０４からのステータ
ス情報５ＴＡＴＵＳ １〜５ＴＡＴＵＳ ４に応じて割
込み先プロセッサ再選択を行なう。このとき、プロセッ
サ１０２からのステータス情報５ＴＡＴＵＳ ２では、
割込み禁止状態が示されておシ、プロセッサ１０２が再
度選択されることはない。即ち、（プロセッサ１０２を
除く）プロセッサ１０１＋１０３＋１０４の中から割込
み先プロセッサが選択され、当該プロセッサによ多列込
み処理が行なわれる。
このように本実施例では、タイミン２の問題から割込み
禁止状態にあるプロセッサが割込み先プロセッサとして
選択されても、即座に代替プロセッサが選択されるので
割込みの保留状態が発生せず、効率の良い割込み処理が
行なえる。
禁止状態にあるプロセッサが割込み先プロセッサとして
選択されても、即座に代替プロセッサが選択されるので
割込みの保留状態が発生せず、効率の良い割込み処理が
行なえる。
これに対し、チャネル装置２０からの割込み要求ＩＮＴ
−ＲＥＱの発生タイミングが時刻ｔＡ＝Ｔ以前である
場合には、もしプロセッサ１０２が割込み先プロセッサ
として選択されるならば、対応する割込み処理指令ＩＮ
Ｔ ２はプロセッサ１０２の割込み許可中にＳｃＵ ３
０から発せられる。プロセッサ１０２は、ＳＣＵ ３０
からの割込み処理指令ＩＮＴ ２を受取ると、自身の割
込み禁止／許可フラグ１１□を参照する。この例のよう
に、フラグ１１２が割込み許可を示している場合、ゾロ
セッサ１０２はＳＣＵ 、？ ０に対して割込み受付け
ＩＮＴ −ＡＣＫ ２を発すると共に、割込み処理を開
始する。そして、ＳＣＵ ３０は、プロセッサ１０２か
らの割込み受付けＩＮＴ −ＡＣＫ ２を受取ると、チ
ャネル装置２０に対して割込み受付けＩＮＴ −ＡＣＫ
を発し、チャネル装置２ｏがらの割込み要求が受付けら
れたことを通知する。
−ＲＥＱの発生タイミングが時刻ｔＡ＝Ｔ以前である
場合には、もしプロセッサ１０２が割込み先プロセッサ
として選択されるならば、対応する割込み処理指令ＩＮ
Ｔ ２はプロセッサ１０２の割込み許可中にＳｃＵ ３
０から発せられる。プロセッサ１０２は、ＳＣＵ ３０
からの割込み処理指令ＩＮＴ ２を受取ると、自身の割
込み禁止／許可フラグ１１□を参照する。この例のよう
に、フラグ１１２が割込み許可を示している場合、ゾロ
セッサ１０２はＳＣＵ 、？ ０に対して割込み受付け
ＩＮＴ −ＡＣＫ ２を発すると共に、割込み処理を開
始する。そして、ＳＣＵ ３０は、プロセッサ１０２か
らの割込み受付けＩＮＴ −ＡＣＫ ２を受取ると、チ
ャネル装置２０に対して割込み受付けＩＮＴ −ＡＣＫ
を発し、チャネル装置２ｏがらの割込み要求が受付けら
れたことを通知する。
なお、チャネル装置２０からの割込み要求ＩＮＦ −Ｒ
ＥＱの発生タイミングが時刻ＴＡ＋４Ｔ以降である場合
には、プロセッサ１０２は選択対象外となる。
ＥＱの発生タイミングが時刻ＴＡ＋４Ｔ以降である場合
には、プロセッサ１０２は選択対象外となる。
ところで前記実施例は、４台のプロセッサを備えたマル
チプロセッサシステムに実施した場合について説明した
が、本発明は任意のプロセッサ台数のシステムに応用で
きる。
チプロセッサシステムに実施した場合について説明した
が、本発明は任意のプロセッサ台数のシステムに応用で
きる。
以上詳述したように本発明によれば、チャネル装置から
の割込み要求に対する割込み処理を行なうプロセッサが
、マルチプロセッサシステム内の各ゾロセッサの負荷状
況に応じて動的に決定され、システム性能および耐障害
性の向上、更には割込み処理効率の向上が図れる。
の割込み要求に対する割込み処理を行なうプロセッサが
、マルチプロセッサシステム内の各ゾロセッサの負荷状
況に応じて動的に決定され、システム性能および耐障害
性の向上、更には割込み処理効率の向上が図れる。
第１図乃至第３図は従来の割込み受付は制御方式を説明
するための図、第４図は本発明が適用すれるマルチプロ
セッサシステムの一実施例を示すブロック購成図、第５
図は動作を説明するだめのタイミングチャートである。 １０１〜１０４・・・プロセッサ、１１１〜１１４・・
・割込み禁止／許可フラグ、２０・・・チャネル装置、
３０・・・システム制御装置（ＳＣＵ ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 ′ＸＮ２図 第３図 第４図 １０４ ３０ 第５図
するための図、第４図は本発明が適用すれるマルチプロ
セッサシステムの一実施例を示すブロック購成図、第５
図は動作を説明するだめのタイミングチャートである。 １０１〜１０４・・・プロセッサ、１１１〜１１４・・
・割込み禁止／許可フラグ、２０・・・チャネル装置、
３０・・・システム制御装置（ＳＣＵ ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 ′ＸＮ２図 第３図 第４図 １０４ ３０ 第５図
Claims (1)
- 複数のプロセッサと、これらプロセッサからの入出力要
求に応じて入出力処理を行なうチャネル装置とを備えた
マルチプロセッサシステムにおいて、上記複数のプロセ
ッサから該当プロセッサの割込み許可／禁止状態、運転
状況、および稼動率を示すステータス情報をそれぞれ生
成出力する手段と、上記チャネル装置からの割込み要求
に応じ、上記＋Ｊｌ＆のプロセッサからの上記各ステー
タス情報に基づいて割込み先プロセッサを決定し、当該
プロセッサに割込み処理指令を発するシステム制御装置
と、このシステム制御装置からの上記割込み処理指令に
応じ、自身の割込み許可／禁止状態に基づいて該当プロ
セッサから上記システム制御装置に第１割込み受付けま
たは第１割込み受付は拒否を通知する手段と、上記プロ
セッサからの上記第１割込み受付けまたは第１割込み受
付は拒否に応じ、上記システム制御装置から上記チャネ
ル装置に第２割込み受付けまたは第２割込み受付は拒否
を通知する手段と、上記システム制御装置からの上記第
２割込み受付は拒否に応じ、上記チャネル装置から上記
システム制御装置に再び上記割込み要求を発する手段と
を具備することを特徴とする割込み受付は制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036716A JPH0658654B2 (ja) | 1984-02-28 | 1984-02-28 | 割込み受付け制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036716A JPH0658654B2 (ja) | 1984-02-28 | 1984-02-28 | 割込み受付け制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60179865A true JPS60179865A (ja) | 1985-09-13 |
| JPH0658654B2 JPH0658654B2 (ja) | 1994-08-03 |
Family
ID=12477470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59036716A Expired - Lifetime JPH0658654B2 (ja) | 1984-02-28 | 1984-02-28 | 割込み受付け制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658654B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086456A (ja) * | 2008-10-02 | 2010-04-15 | Renesas Technology Corp | データ処理システム及び半導体集積回路 |
| JP2011008736A (ja) * | 2009-06-29 | 2011-01-13 | Fujitsu Ltd | マルチプロセッサシステム、割り込み制御方法および割り込み制御プログラム |
-
1984
- 1984-02-28 JP JP59036716A patent/JPH0658654B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086456A (ja) * | 2008-10-02 | 2010-04-15 | Renesas Technology Corp | データ処理システム及び半導体集積回路 |
| JP2011008736A (ja) * | 2009-06-29 | 2011-01-13 | Fujitsu Ltd | マルチプロセッサシステム、割り込み制御方法および割り込み制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658654B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650493B2 (ja) | データ処理装置 | |
| JPS603775A (ja) | 多重処理システムの割込み選択方式 | |
| JPH0454255B2 (ja) | ||
| US20040199694A1 (en) | Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources | |
| JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
| JPS60179865A (ja) | 割込み受付け制御方式 | |
| US8909836B2 (en) | Interrupt controller, apparatus including interrupt controller, and corresponding methods for processing interrupt request event(s) in system including processor(s) | |
| JPS63223860A (ja) | 複数プロセツサ構成装置 | |
| JPS5979332A (ja) | 割込み受付け制御方式 | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JPS60168240A (ja) | 割込処理回路 | |
| TWI492157B (zh) | 處理中斷要求事件的裝置與方法 | |
| JPS6145348A (ja) | バス優先権制御方式 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JPS6010381A (ja) | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 | |
| JPH06309179A (ja) | 割り込み制御装置 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH0573507A (ja) | 電子計算機間メツセージ交信時の救済装置 | |
| JPH01243158A (ja) | 情報処理装置 | |
| JP2001306337A (ja) | マルチタスク均等処理方式及びその方法 | |
| JPH0381856A (ja) | データ転送制御方式 | |
| JPS60167055A (ja) | 優先選択方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH0721116A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |