JPH0381856A - データ転送制御方式 - Google Patents

データ転送制御方式

Info

Publication number
JPH0381856A
JPH0381856A JP21886689A JP21886689A JPH0381856A JP H0381856 A JPH0381856 A JP H0381856A JP 21886689 A JP21886689 A JP 21886689A JP 21886689 A JP21886689 A JP 21886689A JP H0381856 A JPH0381856 A JP H0381856A
Authority
JP
Japan
Prior art keywords
transfer
processing device
requests
data transfer
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21886689A
Other languages
English (en)
Inventor
Hiroshi Kosuge
浩 小菅
Hiroyuki Okura
弘行 大倉
Yoshio Kiryu
桐生 芳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP21886689A priority Critical patent/JPH0381856A/ja
Publication of JPH0381856A publication Critical patent/JPH0381856A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機システムにおいて、複数の処理装置に接
続される記憶装置間のデータ転送制御方式に関する。
〔従来の技術〕
計算機システムの記憶装置間、特に半導体記憶装置間で
高速データ転送を実現する方法として。
特開昭59−167761号公報に記載のように、処理
装置からの命令により主記憶装置と拡張記憶装置間で直
接にデータ転送する方法が知られている。
従来、このような高速・大容量のデータ転送を、複数の
処理装置からの転送要求の競合をとりながら実現する場
合、例えば特開昭62−204364号公報記載のよう
に、データ転送量の小さい転送要求を優先して処理する
方式が知られている。
〔発明が解決しようとする課題〕
上記従来技術では、複数の処理装置の全体としての待ち
時間は小さくできるが、個々の処理装置からみると、小
データ転送を要求した処理装置は優先され、大データ転
送を要求した処理装置は待たされるという不平等をもた
らし、最悪の場合。
大データ転送を要求した処理装置が他の処理装置から頻
発する小データ転送要求によって次々と待たされ、タイ
ムアウトとなる問題がある。
また、上記従来技術では、小データ転送要求が頻発した
時、転送要求の切替えに伴うオーバヘッドが増大し、処
理装置全体からみた記憶装置間のデータ転送スループッ
トが低下する問題がある。
さらに、上記従来技術では、処理装置の転送要求が完了
するまで次の命令処理に移らない同期命令のみを扱って
おり、転送要求を起動後、他の命令処理に移る非同期命
令に関しては配慮されていない。
なお、上記特開昭62−204364号公報には、特定
量毎に転送要求元を切替える、いわゆる“シャツフル”
の概念が言及されているが、その具体的実現手法は示さ
れていない。
本発明め目的は、複数の処理装置からの競合する転送要
求にもとづいて記憶装置間のデータ転送を行うにあたり
、個々の処理装置が公平にサービスを受けられるととも
に、転送要求の切替えに伴うオーバヘッドが少くて済む
データ転送制御方式を提供することにある。
本発明の他の目的は、記憶装置間のデータバスが複数存
在する計算機システムにも容易に拡張可能なデータ転送
制御方式を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、複数の処理装置
からの転送要求が競合した時、特定量のデータ転送が終
了するまでは一つの処理装置からの転送要求を連続して
実行するようにしたものである。
また、タイムアウトが発生する事態を防ぐために、一つ
の処理装置からの転送要求を連続して実行している間に
発生した他の処理装置からの転送要求には、その発生順
に実行優先順位が与えられるようにし、また連続データ
転送量が特定量に達して打切られた処理装置からの転送
要求は既に発生している他の処理装置からの転送要求よ
り実行優先順位を下げるようにしたものである。
さらに、処理装置対応に柔軟に優先順位をつけるために
、特定量の値が処理装置毎に異なるようにできるように
し、また、一つの処理装置からの転送要求が連続して実
行されている間に発生した他の特定の転送要求は、その
発生順にかかわらず最高の実行優先順位を与えるように
したものである。
さらに特定の転送要求が発生した時は、それまで連続実
行していた転送要求を一時中断し、該特定の転送要求を
実行し終了すると、中断していた転送要求を再開するよ
うにしたものである。
〔作 用〕
ひとたびデータ転送の実行が開始されれば、一つの処理
装置からの転送要求が連続的に処理されるので、転送要
求元の切替えに伴うオーバヘッドを少なくできる一方、
連続データ転送量が特定量に達すると実行優先権が他の
処理装置に移るので、各処理装置が公平にサービスを受
けられる。
また、連続データ転送中に発生した転送要求には、原則
としてその発生順に実行優先順位が与えられ、連続デー
タ転送が打切られた転送要求は先着している転送要求よ
り下位の実行優先順位が与えられるため、処理装置数を
nとすると、一つの処理装置からみると、高々(n−1
)の他の処理装置のそれぞれが高々特定jtXのデータ
転送を実行するのを待てば、必ず特定量Xのデータ転送
を実行できる。したがって、各処理装置毎に、最悪の場
合の実行時間を転送量に応じて予測することができ、合
理的なタイムアウト管理が実現できる。
また、特定量の値が処理装置毎に異なるようにできるの
で、処理装置毎の転送要求の緊急度に応じて優先順位を
つけることができる6例えば同期命令により転送要求を
出す処理装置に対する特定量の値を非同期命令により転
送要求を出す処理装置に対するものより大きくすること
により、同期命令による転送要求の方がより多くのサー
ビスを受けられることになり、同期命令による転送スル
ープットの方が一般に高くなる。
また、特定の転送要求には最高優先位を与えたり、特定
の転送要求が発生した時には、それまで連続実行してい
た転送要求を一時中断して該特定の転送要求を直ちに実
行したりすることにより、緊急度の高い処理装置からの
転送要求に柔軟に対処できる。
〔実施例〕
以下、本発明の一実施例について図面により説明する。
第1図は本発明の一実施例の全体構成を示す図であり、
同期命令による転送要求を発行する悲個の中央処理装置
と非同期命令による転送要求を発行するm個の入出力処
理装置からなる全体でn個(H=鳳+m)の処理装置1
0、競合回路20、主記憶装置30.および拡張記憶装
置40より成る。各処理装置10(1)ないしくn)は
、一般に複数ブロックのデータ転送を要求する命令を分
解して。
1ブロツク(ブロックサイズは例えば4キロバイト)単
位の主記憶−拡張記憶間データ転送要求を競合回路20
に対して発行する。競合回路20は、各処理装置!10
からの転送要求の中から本発明に特有の実行優先順位に
したがって次に実行すべき転送要求を選択し、該転送要
求を主記憶制御部(MSG)31および拡張記憶制御部
(E S C)41に伝達する。MSC31およびES
C41は。
競合回路20からの要求にもとづいて、主記憶(MS)
32あるいは拡張記憶(ES)42に対して、1ブロツ
クデータの読出し、書込みを行い、面記憶装置間のデー
タ転送を実行する。
競合回路20は、第2図に示す如く、競合制御部20a
と競合情報部20bに大きく分けられる。
競合制御部20aは各処理装置10からの転送要求の実
行順序を決定し、競合情報部20bは、データ転送に必
要なアドレス、ブロック内転送量等の転送情報を保持す
る。第3図は競合情報部20bの構成図であり、各処理
装置10(1)ないし10(n)からのブロック毎の転
送情報はそれぞれ転送情報スタック21 (1)ないし
21 (n)にスタックされ、それらスタックされた転
送情報は競合制御部20aからの指示にもとづいて転送
情報選択回路22で選択され、MSC31およびESC
41に送られる。
以下に、本発明の中心をなす競合制御部20aについて
詳細に説明する。
まず、第1の実施例では、各処理装置10(1)ないし
10(n)で連続転送量が特定量Xになったことを検知
し、ブロック転送要求に付随して連続転送終了指示を競
合制御部20aに送出するとする。各処理装置10は、
自身が発行したブロック転送要求の数を計数して特定量
Xになったことを知ることができる0例えば特定量Xが
16ブロツク(=64キロバイト)の場合、ブロック転
送要求発行回数を計数し、16回毎に連続転送終了指示
を送出すればよい、一般に中央処理装置および入出力処
理装置はマイクロプログラムで制御されており、特定量
Xの値はマイクロプログラムを変更することにより容易
に変えることができる。
第4図に本実施例の競合制御部20aの構成図を示す、
処理装置ll O(1)ないし10 (n)からのブロ
ック転送要求R(1)ないしR(n)、連続転送終了!
 E (1)ないしE(n)は、実行中情報保持部27
がらの実行中指示T(1)ないしT (n)とともに第
1選択部23に入力される。実行中指示T (1)ない
しT(n)は、実行中の転送要求を発行した処理装置を
示すもので、同時には高々一つだけ′1″となる。−第
1選択部23は、処理装置番号i (i=1〜n)毎に
、実行中指示T (i)と連続転送終了指示E (i)
にもとづき、次の規則によりブロック転送要求R(i)
を優先パスRA(i)または通常パスRB (i)のい
ずれかにのせる。
(1)  T(i)=i  かつE (i) = Oの
時、RA(i)へ(25T(i) =OかつE (i)
 = 1の時、RB (i)へ通常パスRB (1)な
いしRB (n)に伝えられた転送要求は先入先出スタ
ック24に入力され、到着順に実行優先順位が与えられ
待ち状態となる。先入先出スタック24内の最高優先順
位にある転送要求は、スタック出力RB ’ (1)な
いしRB ’ (n)を介して第2選択部25に入力さ
れる。
第2選択部25は、実行中情報保持部27からの許可信
号ENA、ENBおよび実行中指示T(1)ないしT 
(n)、優先パスを介して入力された転送要求RA ’
 (1)ないしRA’(n)、および先入先出スタック
24よりもたらされるR B ’ (1)ないしRB’
(n)にもとづき、実行転送要求RC(i)を以下のよ
うに生成する。
(1)  ENA=1  かつRA’(i)=1の時 
RC(i)=1(2)  ENA辷1 かつT(i)=
1かつRA’(i)=1の時 RC(i)=1(3)E
NB=1 かつ(RA’(1)〜RA’(n)がすべて
“O′つかつRB”(i)=1の時 RC(i)=1(
4)その他の時は           RC(i)=
0実行転送要求RC(1)ないしRC(n)は実行中情
報保持部27へ入力されるとともに、競合情報部20b
に送られて、第3図の転送情報スタック21(1)ない
し21 (n)にスタックされている転送情報の選択信
号となる。実行転送要求RC(1)ないしRC(n)の
論理和である実行転送要求和信号Rはブロック転送要求
として第1図のMSC31およびESC41に送られる
ブロック終了指示部26は1M5C31およびESC4
1からのブロック終了指示A。。およびAlllICを
入力として、両者がともに到着した時、ブロック終了指
示Aを実行中情報保持部27に伝える。
実行中情報保持部27は、実行中の転送要求数を計数す
るスタックカウンタと実行中の転送要求の要求元を指示
する要求元レジスタを含んでいる。
要求元レジスタのビットは処理装置10 (1)ないし
10(n)に対応し、実行転送要求RC(1)ないしR
D (n)が到着する都度更新され、実行中指示T(1
)ないしT (n)を出力する。スタックカウンタは実
行転送要求RC(1)ないしRC(n)のいずれかが到
着する毎に+1され、ブロック終了指示Aが到着する毎
に一エされる。スタックカウンタの値Yにより、以下の
ように2つの許可信号ENAおよびENBが生成される
(1)Yが8807MSC内の転送要求スタックの面数
より小さい時、すなわち、該転送要求スタックに空きが
ある時、ENAは“1”となる。
(2)Yが0の時、すなわち、MSC/ESCに送出し
たが未終了の転送要求がない時、ENBは“1”となる
実行中情報保持部27では、ブロック終了指示Aが到着
すると、要求元レジスタで示される処理7装置へブロッ
ク終了報告A(1)ないしA (n)を報告する。スタ
ックカウンタがOになると、要求元レジスタはリセット
され、実行中指示T (1)ないしT (n)はすべて
“O”となる。
本実施例の競合制御部20aの特徴的な動作は以下の通
、りである。
(1) T(i)= 1に到着したE (i)を伴わな
い転送要求R(i)は、優先パスRA(i)を介して第
2選択部25にもたらされ、許可信号ENAがIt I
 IIになると、先入先出スタック24からの転送要求
に優先して選択され、MSC31およびESC41に送
出される。これは、データ転送の実行が開始された処理
装置10 (i)からの転送要求R(1)が連続的に処
理されることを意味している。
(2) T (i)= 1の時に到着した転送要求R(
j)(j4i)は通常パスRB (j)を介して先入先
出スタック24に入力され、先着順の待ち状態となる。
(3) T(j)= 1の時に到着したE (i)を伴
う転送要求R(i)も通常パスRB (i)を介して先
入先出スタック24に入力され、先着順の待ち状態とな
る、この場合、やがて実行中情報保持部27内のスタッ
クカウンタが0になると、許可信号ENBが“l”とな
り、先入先出スタック24からの転送要求、例えばRB
 ’ (k)が選択され、MSCおよびESCに送られ
る。また、実行中情報保持部27内の要求元レジスタが
更新され。
T (j) = 1となる。
(4) T(i) =1の時、転送要求R(j)が来な
いうちに、スタックカウンタがOになった場合も、許可
信号ENBが“1”となり、先入先出スタック24から
の転送要求RB ’ (k)が選択される。
(5) T(i)=1で先入先出スタック24が全く空
きの時に到着したE (i)を伴う転送要求R(i)は
、先入先出スタック24に入力後直ちにRB ’ (i
)を介して第2選択部25に送られ、許可信号ENAが
“工”であれば選択される。すなわち。
−度打切られても、他の処理装置からの転送要求がなけ
れば、直ちに再開される。
本実施例では、各処理装置が自分の発行したブロック転
送要求の数を計数して特定量Xになったことを検知して
いるので、特定jtXの値が処理装置毎に容易に変更で
き、処理装置対応またシステム対応に軟柔に優先順位を
与えることができる。
また、本実施例によれば、データ転送が特定量Xに達し
て打ち切られても、他の処理装置からの転送要求が来て
いなければ、直ちに再開できるので、処理装置からの転
送要求が競合することが少ない環境においても効率の良
いデータが実現できる。
次に本発明の第2の実施例について説明する。
本実施例の特徴は、特定量Xの検出を各処理装置が行う
のではなく、競合回路20で行うことにある。第5WI
に本実施例の競合制御部20aの構成図を示す、第1選
択部23、先入先出スタック24、ブロック終了指示部
26.実行中情報保持部27の機能は第4図と同じであ
る。第2選択部25は、第4図で説明した機能に加えて
新たにスタック実行転送要求R′を生成する。スタック
実行転送要求R′は、第2選択部25が優先パスRA(
1)ないしRA (n)からの転送要求でなく、先入先
出スタック24からの転送要求を選択した時に“l”と
なる、連続転送カウンタ部28は、本実施例で新たに加
えられたブロックであり、次のように動作する連続転送
カウンタを含む。
(1)R=1 かつR’=1の時 カウンタ1に初期値
(2)R=1 かつR′=0の時 カウントアツプ(+
1)連続転送カウンタの値は、各処理装置毎の特定量X
に応じてデコードされ連続転送終了指示E (1)ない
しE (n)が生成される0例えば処理装置10(1)
、 10(2)の特定量がそれぞれ8ブロツク、4ブロ
ツクであれば、E(1)、 E(2)は連続転送のカウ
ンタ値がそれぞれ8,4の時に“l”となる。
本実施例によれば、特定量X′の検出を競合回路20で
行うので、各処理装置から連続転送終了指示を送出する
必要がなくなり、各処理装置における処理時間、処理ス
テップを小さくできる。
次に、第1図の構成を発展させ、複数の主記憶装置や拡
張記憶装置を共有する処理装置群が複数存在する場合、
これに対応して複数の競合回路を使用する実施例につい
て説明する。
第6図は、2つの主記憶装置(MS)30−1゜30−
2と1つの拡張記憶装置(ES)40を処理装置群10
−1.10−2が共有す実施例である。MS(1)30
−1を共有するグループ10−1の処理装置P11ない
しPloは、MS(1)30−1とES40間のデータ
転送要求を発行し、グループ10−2のM S (2)
 30−2を共有する処理装置patないしp a n
は、M S (2) 30−2とES40間のデータ転
送要求を発行する。処理装置P11ないしP□7からの
転送要求は、まず競合回路(1) 20−1で競合し選
択され、さらに競合回路(E)20−3で競合回路(2
) 20−2からの転送要求と競合し選択されて、初め
て実行に移される。
競合回路(1) 20−1および競合回路(2) 20
−2には、第4図または第5図の実施例に用いたものと
同じ競合回路を使ってよい、競合回路(E) 20−3
は、第4図または第5図の実施例の競合回路を要求伝達
先が1つとなるように縮退して構成できる0例えば、第
4図の競合制御部において、第2選択部25からの実行
転送要求和信号RはES40にのみ送出される。またブ
ロック終了指示はES40のみより到着するため、ブロ
ック終了指示部26は不要となり、ES40からのブロ
ック終了指示AlICが直接実行中情報保持部27に入
力される。
第7図は、2つの主記憶装置(MS)30−1゜30−
2と2つの拡張記憶装置(ES)40−1゜40−2を
処理装置群10−1.10−2が共有する実施例である
。MS(1)30−1を共有するグループ10−1の処
理装置P11ないしP、は、MS(1)30−1−ES
(1)40−1間、およびMS(1)30−1−ES(
2)40−2間のデータ転送要求を発行し、M S (
2) 30−2を共有するグループ10−2の処理装置
P21ないしP3nは、MS(2)30−2−ES(1
)40−1間、およびMS(2)30−2−ES(2)
40−2間のデータ転送要求を発行する。処理装置P1
1ないしP□1からの転送要求は、まず競合回路(1)
 20−1で競合し選択される0選択された転送要求は
、それがMS(1)30−1−ES(1)40−1間の
転送であれば、MS(1)30−王と競合回路(El)
20−3に送出され、MS(1)30−1−ES(2)
40−2間の転送であれば、MS(1)30−1と競合
回路(E2)20−4に送出される。競合回路(El)
20−3または競合回路(E2)20−4に到着した転
送要求は、競合回路(2) 20−2からの転送要求と
競合し1選択されて初めてデータ転送が実行される。競
合回路20−3および20−4は、第6図の競合回路2
0−3と同様に構成できる。競合回路20−1および2
0−2は、第4図、第5図の実施例の競合回路を要求伝
達先が条件によって選べるよう拡張して構成できる0例
えば、競合回路20−1の場合、第4図の競合制御部に
おいて、処理装置からの転送要求R(1)ないしR(n
)に転送先ES情報5(1)ないしS (n)を付随さ
せ、第2選択部25がある転送要求R(i)を選択した
時、それに付随する転送先ES情報S (i)の内容を
みて、例えばS (i) = Oならば競合回路20−
3へ、S (i) = 1ならば競合回路20−4に帆
送要求を送出するようにすればよい。
以上、各実施例では、転送要求が先着順に処理される場
合について説明したが、本発明はこれに限るものでなく
、特に緊急度が高い転送要求を優先させるように適合で
きる6例えば、そのような転送要求が来た場合、 (1)実行中の転送要求が特定量Xのデータ転送を終了
していなくても実行を一時中断し、緊急度の高い転送要
求を実行し、それが終了すると中断していた転送要求を
再開する。
(2)緊急度の高い転送要求は待ち状態となるが最高優
先順位を与えられ、実行中の転送要求が特定量の転送終
了後、直ちに選択される。
ように制御することにより、容易に実現できることは明
らかである。
〔発明の効果〕
本発明によれば1次のような効果が得られる。
(1)特定量のデータ転送が終了するまでは他の処理装
置からの転送要求によって割り込まれないため、転送要
求元の切替が頻発して切替オーバヘッドが増大する事態
を防ぐことができる。
(2)特定量のデータ転送が終了すると優先権が開放さ
れ、他の転送要求が実行できるので、各処理装置が公平
なサービスを受けられる。
(3)1つの処理装置からみると、悪くても他の(n−
1)台の処理装置がそれぞれの特定量のデータ転送を実
行する時間だけ待てば一白分の発行した転送要求が受付
けられ実行されるので。
他の処理装置との競合によりタイムアウトとなる事態が
生じることを防ぐことができる。
(4)特定量の値を処理装置毎に異なるようにし。
また、特定の転送要求には最高の優先順位を与えるなど
することにより、処理装置毎の命令の緊急度に応じて、
柔軟にサービス時間を割りふることがでる。
(5)主記憶装置を共有する処理装置群が複数存在する
計算機システムに対しても、同様のいくつかの競合回路
を組み合せて適用することができるので、拡張の容易な
計算機システムを提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例のシステム構成図、第2図は
第1図の競合回路の概略構成図、第3図は第2図の競合
情報の詳細構成図、第4図は第2図の競合制御部の一実
施例の詳細構成図、第5図は競合制御部の他の実施例の
詳細構成図、第6図及び第7図は競合回路を複数使用す
る本発明の他の実施例のシステム構成図である。 10・・・処理装置、 20・・・競合回路、30・・
・主記憶装置、 40・・・拡張記憶装置、20a・・
・競合制御部、 20b・・・競合情報部、23・・・
第1選択部、 24・・・先入先出スタック、25・・
・第2選択部、 27・・・実行中情報保持部。 28・・・連続転送カウンタ部。 第 2図 SC SC 門5こ SC 第5 図

Claims (6)

    【特許請求の範囲】
  1. (1)複数の処理装置からの転送要求にもとづいて記憶
    装置間のデータ転送の制御を行う方式において、 複数の処理装置からの転送要求が競合した時、特定量の
    データ転送が終了するまでは一つの処理装置からの転送
    要求を連続して実行すること特徴とするデータ転送制御
    方式。
  2. (2)前記特定量の値は処理装置毎に定めることを特徴
    とする請求項(1)記載のデータ転送制御方式。
  3. (3)一つの処理装置からの転送要求が連続して実行さ
    れている間に発生した他の処理装置からの転送要求は、
    その発生順に実行優先順位を割当てることを特徴とする
    請求項(1)記載のデータ転送制御方式。
  4. (4)連続データ転送量が特定量に達して実行を打切ら
    れたある処理装置の転送要求は、その間に待されていた
    他の処理装置からの転送要求より実行優先順位を下げる
    ことを特徴とする請求項(3)記載のデータ転送制御方
    式。
  5. (5)一つの処理装置からの転送要求が連続して実行さ
    れている間に発生した他の特定の転送要求は、その発生
    順にかからわず最高の実行優先順位を与えられることを
    特徴とする請求項(3)記載のデータ転送制御方式。
  6. (6)特定の転送要求が発生した時は、それまで連続実
    行していた転送要求を一時中断し、該特定の転送要求を
    実行し終了すると、中断していた転送要求を再開するこ
    とを特徴とする請求項(1)記載のデータ転送制御方式
JP21886689A 1989-08-25 1989-08-25 データ転送制御方式 Pending JPH0381856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21886689A JPH0381856A (ja) 1989-08-25 1989-08-25 データ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21886689A JPH0381856A (ja) 1989-08-25 1989-08-25 データ転送制御方式

Publications (1)

Publication Number Publication Date
JPH0381856A true JPH0381856A (ja) 1991-04-08

Family

ID=16726537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21886689A Pending JPH0381856A (ja) 1989-08-25 1989-08-25 データ転送制御方式

Country Status (1)

Country Link
JP (1) JPH0381856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040019A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp アクセス制御装置
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040019A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp アクセス制御装置
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置

Similar Documents

Publication Publication Date Title
US5247671A (en) Scalable schedules for serial communications controller in data processing systems
US6223207B1 (en) Input/output completion port queue data structures and methods for using same
US5469571A (en) Operating system architecture using multiple priority light weight kernel task based interrupt handling
JPH08171526A (ja) 入出力インタフェース装置及びその制御方法
JPH09128252A (ja) 優先度付きタスク実行制御方法及びデータ処理装置
JP2000330807A (ja) 複数のプロセッサで同時にスレッドの実行を開始させる方法及びその装置並びにコンピュータ可読記録媒体
US5619647A (en) System for multiplexing prioritized virtual channels onto physical channels where higher priority virtual will pre-empt a lower priority virtual or a lower priority will wait
JPH10507551A (ja) 信号データの処理システム及び方法、並びに信号データ処理システムを含む通信システム
US8090801B1 (en) Methods and apparatus for performing remote access commands between nodes
JPH0381856A (ja) データ転送制御方式
JPS6115260A (ja) デ−タ処理装置
JPH04288638A (ja) コンピュータシステム
JP3982077B2 (ja) マルチプロセッサシステム
JPH0644234B2 (ja) タスク管理装置
JPH04215160A (ja) 情報処理装置
JPH05241958A (ja) 仮想記憶制御方式
JP2534797B2 (ja) キュ―イング制御方式
JPH033056A (ja) チャネル制御装置
JPH08110894A (ja) 並列計算機システム
JPH05128077A (ja) 複数計算機システムの分散処理方法
JPH04274524A (ja) プロセス間通信制御方式
JPH10320351A (ja) バッファ方式
JPH04113442A (ja) プロセッサ間通信方式
JPS6337433A (ja) デ−タ処理方式
JPS61272855A (ja) 割込要求スタツク制御方式