JP2002359630A - スイッチ装置およびデータ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 スイッチ装置のデータ転送速度を向上させ
る。 【解決手段】 ポート１−１〜１−ｎは、データを入出
力する。スイッチング手段１ａは、複数のポート１−１
〜１−ｎから入力されたデータをその宛先に応じてスイ
ッチングする。格納手段１ｃは、ポート１−１〜１−ｎ
から入力されたデータを格納する。アクセス受け付け手
段１ｄは、外部に配置され、格納手段１ｃに格納されて
いるデータに対して所定の処理を施す処理装置３から、
格納手段１ｃへのアクセスを受け付ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチ装置および
データ転送システムに関し、特に、複数のポートの何れ
かから入力されたデータを、対応する他のポートに転送
するためのスイッチング処理を行うスイッチ装置および
複数のポートの何れかから入力されたデータを、対応す
る他のポートに転送するためのスイッチング処理を行う
スイッチ装置と、必要に応じてデータに所定の処理を施
す処理装置と、を有するデータ転送システムに関する。

【０００２】

【従来の技術】一般的に、インターネットとは、広域通
信の代表的なデータ通信システムであるが、これに対
し、同一構内や同一建物内のような狭い範囲で構築され
るコンピュータ通信が主となっている通信システムとし
てＬＡＮ（Local Area Network）が知られており、その
代表的なものとして、例えば、イーサネット（商標）が
挙げられる。

【０００３】このＬＡＮに対して、複数の端末を接続す
る場合は、各ネットワークをスイッチ装置で連結する形
が取られることがある。スイッチ装置とは、そのスイッ
チ装置に接続されたあるネットワークまたはインターフ
ェースから来た通信データ（以下、単にデータと称す
る）を、必要に応じてそのスイッチ装置に接続されてい
る別のネットワークまたはインターフェースへ転送し、
送出する役割をもつものである。各通信端末およびスイ
ッチ装置は、各々データ処理を行い、ネットワークにア
クセスする。

【０００４】図１７は、従来のスイッチ装置の構成例を
示す図である。この図に示すように、従来のスイッチ装
置は、スイッチング処理部１０１、中央処理部１０６、
主記憶部１０８、ＤＭＡＣ（Direct Memory Access Con
trol）１０９、および、内部バス１１０によって構成さ
れている。

【０００５】スイッチング処理部１０１は、複数の端末
装置およびネットワークが接続され、あるポートから入
力されたデータを他のポートに転送する処理を実行す
る。なお、中央処理部１０６による処理が必要なデータ
については、主記憶部１０８の記憶部１１１ｂに転送
し、そこで、中央処理部１０６による処理を施す。

【０００６】中央処理部１０６は、内部バス１１０を介
して、主記憶部１０８の記憶部１１１ｂにアクセスし、
そこに格納されているデータに対して所定の処理を施
す。ＤＭＡＣ１０９は、スイッチング処理部１０１と、
主記憶部１０８との間で中央処理部１０６を介さずにデ
ータを転送する。

【０００７】主記憶部１０８は、汎用メモリＩ／Ｆ（In
terface）１１１ａおよび記憶部１１１ｂから構成さ
れ、中央処理部１０６が実行するプログラムおよび処理
の対象となるデータを格納する。

【０００８】図１８は、スイッチング処理部１０１の詳
細な構成例を示す図である。この図に示すように、スイ
ッチング処理部１０１は、データ送受信部４０３ａ〜４
０３ｎ、ホストＩ／Ｆ４０５、スイッチ部４０７、制御
信号生成部４２６、内部バス４３０、および、宛先判定
部４４０によって構成されている。

【０００９】データ送受信部４０３ａ〜４０３ｎは、ネ
ットワーク（または、ネットワーク機器）であるＮＥＴ
＃１〜ＮＥＴ＃ｎにそれぞれ接続され、これらのＮＥＴ
＃１〜ＮＥＴ＃ｎとの間でデータを送受信する。

【００１０】ホストＩ／Ｆ４０５は、後述するようにバ
ッファによって構成され、主記憶部１０８との間でデー
タを転送する際に、データを一時的に格納する。スイッ
チ部４０７は、宛先判定部４４０によって判定された宛
先に応じて、データを対応するデータ送受信部またはホ
ストＩ／Ｆ４０５に転送する。

【００１１】制御信号生成部４２６は、宛先がホストＩ
／Ｆ４０５であるデータを受信した場合には、ＤＭＡＣ
１０９に対してデータの転送を要求する制御信号を生成
して供給する。

【００１２】宛先判定部４４０は、データ送受信部４０
３ａ〜４０３ｎに格納されているデータのヘッダを参照
し、そのデータの転送先を決定する。図１９は、ホスト
Ｉ／Ｆ４０５の詳細な構成例を示す図である。この図に
示すように、ホストＩ／Ｆ４０５は、送信用バッファ５
２４、受信用バッファ５２５、および、入出力Ｉ／Ｆ５
２０によって構成されている。

【００１３】受信用バッファ５２５は、スイッチ部４０
７から供給されたデータを一時的に格納する。送信用バ
ッファ５２４は、主記憶部１０８からＤＭＡＣ１０９に
よって転送されてきたデータを一時的に格納する。

【００１４】入出力Ｉ／Ｆ５２０は、ＤＭＡＣ１０９を
介して受信用バッファ５２５または送信用バッファ５２
４との間でデータを授受する際のインターフェースであ
る。次に、以上の従来例の動作について説明する。な
お、以下では、中央処理部１０６による処理が必要なデ
ータがＮＥＴ＃１から入力され、ＮＥＴ＃３に出力する
場合を例に挙げて説明する。

【００１５】図１８に示す、ＮＥＴ＃１から入力された
データは、データ送受信部４０３ａによって受信され、
そこに一時的に格納される。宛先判定部４４０は、デー
タ送受信部４０３ａに格納されているデータのヘッダを
参照し、そのデータの宛先を判定する。その結果、ホス
トＩ／Ｆ４０５が宛先となっているデータ（中央処理部
１０６による処理が必要であるデータ）であることが判
明した場合には、宛先判定部４４０は、その旨をスイッ
チ部４０７と、制御信号生成部４２６とに通知する。

【００１６】スイッチ部４０７は、データ送受信部４０
３ａに格納されたデータを、ホストＩ／Ｆ４０５に対し
て送信する処理を実行する。その結果、データ送受信部
４０３ａに格納されているデータは、内部バス４３０を
介してホストＩ／Ｆ４０５に対して転送される。

【００１７】ホストＩ／Ｆ４０５では、受信用バッファ
５２５がこのデータを受信し、一時的に格納する。前述
したように、制御信号生成部４２６には、主記憶部１０
８に転送するデータが存在する旨の通知がされているの
で、制御信号生成部４２６はＤＭＡＣ１０９に対して、
受信用バッファ５２５に格納されているデータを、主記
憶部１０８に転送するように要求を行う。その結果、Ｄ
ＭＡＣ１０９は、受信用バッファ５２５に格納されてい
るデータを読み出し、主記憶部１０８の記憶部１１１ｂ
に対して転送する。

【００１８】なお、受信用バッファ５２５は、ＦＩＦＯ
（First In First Out）方式のメモリによって構成され
ているので、先に入力されたデータから順に読み出され
て転送される。

【００１９】記憶部１１１ｂにデータが格納されると、
中央処理部１０６は、内部バス１１０を介して記憶部１
１１ｂにアクセスし、データのヘッダ情報等を参照し
て、例えば、ヘッダの再計算処理やフィルタリング処理
等を施す。

【００２０】処理が完了すると、中央処理部１０６は、
ＤＭＡＣ１０９に転送要求を行う。その結果、処理が施
されたデータは、ＤＭＡＣ１０９により、ホストＩ／Ｆ
４０５の送信用バッファ５２４に転送される。

【００２１】送信用バッファ５２４に格納されたデータ
は、スイッチ部４０７により、データ送受信部４０３ｃ
に供給され、ＮＥＴ＃３に対して送信される。以上の処
理により、ＮＥＴ＃１から入力されたデータに対して、
所定の処理を施した後、ＮＥＴ＃３に対して送信するこ
とが可能になる。なお、中央処理部１０６による処理が
必要なデータが他のＮＥＴから入力され、その他のＮＥ
Ｔへ出力する場合についても同様の処理が実行される。

【００２２】

【発明が解決しようとする課題】ところで、以上に説明
した従来例では、中央処理部１０６による処理が必要な
データについては、ＤＭＡＣ１０９により、ホストＩ／
Ｆ４０５から主記憶部１０８に転送してそこでデータ処
理を施した後、再度、ＤＭＡＣ１０９によりホストＩ／
Ｆ４０５に転送する処理を実行していた。

【００２３】しかしながら、このような方法では、デー
タを転送するたびに、内部バス１１０が占有されること
になる。内部バス１１０に他のコンポーネントも接続さ
れている場合は、通信データ以外のデータ（以下、通常
データと称する）も転送する必要があるので、例えば、
通常データに対して通信データよりも高い優先順位が設
定されていた場合には、通信データの処理が追いつかず
に消失または遅延する場合があるという問題点があっ
た。

【００２４】逆に、通信データに対して、通常データよ
りも高い優先順位が設定されていた場合には、通信デー
タが優先される結果として、通常データの転送が困難に
なり、データ転送以外の処理が遅延する場合があるとい
う問題点もあった。

【００２５】本発明はこのような点に鑑みてなされたも
のであり、高度な判断処理が必要なデータについても、
高速に転送を実現することが可能なスイッチ装置を提供
することを目的とする。

【００２６】

【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、複数のポート１−１〜１−
ｎの何れかから入力されたデータを、対応する他のポー
トに転送するためのスイッチング処理を行うスイッチ装
置１において、データを入出力するための複数のポート
１−１〜１−ｎと、前記複数のポート１−１〜１−ｎか
ら入力されたデータをその宛先に応じてスイッチングす
るスイッチング手段１ａと、前記ポート１−１〜１−ｎ
から入力されたデータを格納する格納手段１ｃと、外部
に配置され、前記格納手段１ｃに格納されているデータ
に対して所定の処理を施す処理装置３から、前記格納手
段１ｃへのアクセスを受け付けるアクセス受け付け手段
１ｄと、を有することを特徴とするスイッチ装置１が提
供される。

【００２７】ここで、ポート１−１〜１−ｎは、データ
を入出力する。スイッチング手段１ａは、複数のポート
１−１〜１−ｎから入力されたデータをその宛先に応じ
てスイッチングする。格納手段１ｃは、ポート１−１〜
１−ｎから入力されたデータを格納する。アクセス受け
付け手段１ｄは、外部に配置され、格納手段１ｃに格納
されているデータに対して所定の処理を施す処理装置３
から、格納手段１ｃへのアクセスを受け付ける。

【００２８】また、複数のポートの何れかから入力され
たデータを、対応する他のポートに転送するためのスイ
ッチング処理を行うスイッチ装置と、必要に応じてデー
タに所定の処理を施す処理装置と、を有するデータ転送
システムにおいて、前記スイッチ装置は、データを入出
力するための複数のポートと、前記複数のポートから入
力されたデータをその宛先に応じてスイッチングするス
イッチング手段と、前記ポートから入力されたデータを
格納する格納手段と、前記処理装置による前記格納手段
の所定のデータへのアクセスを受け付けるアクセス受け
付け手段と、を有することを特徴とするデータ転送シス
テムが提供される。

【００２９】ここで、スイッチ装置の複数のポートは、
データを入出力する。スイッチング手段は、複数のポー
トから入力されたデータをその宛先に応じてスイッチン
グする。格納手段は、ポートから入力されたデータを格
納する。アクセス受け付け手段は、処理装置による格納
手段の所定のデータへのアクセスを受け付ける。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明のスイ
ッチ装置１は、ポート１−１〜１−ｎ、スイッチング手
段１ａ、バス１ｂ、格納手段１ｃ、アクセス受け付け手
段１ｄによって構成されており、その外部にはバス２を
介して処理装置３が接続され、全体としてデータ転送シ
ステムを構成している。

【００３１】ポート１−１〜１−ｎは、ネットワークま
たはネットワーク機器であるＮＥＴ＃１〜＃ｎに接続さ
れ、各ＮＥＴとの間でデータを授受する。スイッチング
手段１ａは、ポート１−１〜１−ｎから入力されたデー
タのヘッダを参照し、所定のポートに対して出力すると
ともに、処理装置３による処理が必要なデータに対して
は、格納手段１ｃに転送して格納する。

【００３２】バス１ｂは、ポート１−１〜１−ｎ、スイ
ッチング手段１ａ、および、格納手段１ｃを相互に接続
し、データを伝送する。格納手段１ｃは、ポート１−１
〜１−ｎから入力されたデータのうち、処理装置３によ
って処理が必要なデータを一時的に格納する。

【００３３】アクセス受け付け手段１ｄは、処理装置３
から格納手段１ｃへのアクセスを受け付ける。次に、以
上の原理図の動作について説明する。なお、以下では、
処理装置３による処理が必要なデータがＮＥＴ＃１から
入力され、ＮＥＴ＃２に出力する場合について説明す
る。

【００３４】いま、ＮＥＴ＃１からデータが入力される
と、ポート１−１はこれを受信し、内部に一旦格納す
る。スイッチング手段１ａは、ポート１−１に格納され
ているデータのヘッダを参照してその宛先を特定し、他
のＮＥＴ＃２〜＃ｎに転送する場合には、バス１ｂを介
して該当するポートに供給する。また、処理装置３によ
る処理が必要である場合には、バス１ｂを介して格納手
段１ｃに供給する。いまの例では、処理装置３による処
理が必要なデータであるので、スイッチング手段１ａ
は、このデータを格納手段１ｃに対して格納する。

【００３５】格納手段１ｃに対してデータが格納される
と、処理装置３に対してその旨が通知される。その結
果、処理装置３は、バス２を介してスイッチ装置１へア
クセスする。

【００３６】アクセス受け付け手段１ｄは、格納手段１
ｃに格納されているこのデータへのアクセスを受け付け
る。その結果、処理装置３は、格納手段１ｃに格納され
ているデータに対して所定の処理を実行することが可能
になる。

【００３７】処理が終了すると、格納手段１ｃに格納さ
れているデータは、スイッチング手段１ａによって、所
定のポートに転送され、ＮＥＴ＃２に対して送信される
ことになる。

【００３８】以上に説明したように、本発明のスイッチ
装置１によれば、ポート１−１〜１−ｎによって受信さ
れたデータのうち、処理装置３による処理が必要なもの
については、格納手段１ｃに一旦格納し、バス２上に接
続された記憶装置に転送することなく、格納手段１ｃに
格納した状態で、処理装置３による処理を、アクセス受
け付け手段１ｄによって受け付けるようにしたので、バ
ス２上を転送する手間を省くことにより、データの転送
処理を迅速に実行することが可能になる。

【００３９】次に、本発明の実施の形態について説明す
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明のスイッチ装置５０に
は、ネットワークやネットワーク機器であるＮＥＴ＃１
〜＃ｎが接続されている。

【００４０】図３は、スイッチ装置５０の詳細な構成例
を示す図である。この図に示すように、スイッチ装置５
０は、中央処理部１０６、主記憶部１０８、ＤＭＡＣ１
０９、内部バス１１０、および、スイッチング処理部１
２０によって構成されている。

【００４１】ここで、スイッチング処理部１２０は、複
数の端末装置およびネットワークが接続され、あるＮＥ
Ｔから入力されたデータを他のＮＥＴに転送する処理を
実行する。

【００４２】中央処理部１０６は、主記憶部１０８の記
憶部１１１ｂに格納されているプログラムに従って種々
の処理を実行するとともに、スイッチング処理部１２０
の内部にある受信用ＲＡＭ５３３（後述する）に格納さ
れている通信データに対して所定の処理を施す。

【００４３】主記憶部１０８は、汎用メモリＩ／Ｆ１１
１ａおよび記憶部１１１ｂから構成され、中央処理部１
０６が実行するプログラムを格納する。ＤＭＡＣ１０９
は、スイッチング処理部１２０と、主記憶部１０８との
間で中央処理部１０６を介さずにデータを転送する。

【００４４】内部バス１１０は、中央処理部１０６、主
記憶部１０８、ＤＭＡＣ１０９、および、スイッチング
処理部１２０を相互に接続し、これらの間でデータを伝
送する。

【００４５】図４は、スイッチング処理部１２０の詳細
な構成例を示す図である。この図に示すように、スイッ
チング処理部１２０は、データ送受信部４０３ａ〜４０
３ｎ、ホストＩ／Ｆ４５０、スイッチ部４０７、宛先判
定部４４０、および、制御信号生成部４２６によって構
成されている。

【００４６】データ送受信部４０３ａ〜４０３ｎは、ネ
ットワーク（または、ネットワーク機器）であるＮＥＴ
＃１〜＃ｎにそれぞれ接続され、これらのＮＥＴ＃１〜
＃ｎとの間でデータを送受信する。

【００４７】ホストＩ／Ｆ４５０は、スイッチ部４０７
からのデータを一時的に格納し、中央処理部１０６から
のアクセスを受け付け、データの処理を受ける。スイッ
チ部４０７は、宛先判定部４４０によって判定されたデ
ータの宛先に応じて、データを対応するデータ送受信部
またはホストＩ／Ｆ４５０に転送する。

【００４８】制御信号生成部４２６は、データを転送す
る必要が生じた場合には、ＤＭＡＣ１０９に対してデー
タの転送を命じる制御信号を生成して供給する。宛先判
定部４４０は、データ送受信部４０３ａに格納されてい
るデータのヘッダを参照し、そのデータの転送先を決定
する。

【００４９】図５は、ホストＩ／Ｆ４５０の詳細な構成
例を示す図である。この図に示すように、ホストＩ／Ｆ
４５０は、受信用バッファ５３５、受信用ＲＡＭ５３
３、送信用バッファ５３４、送信用ＲＡＭ５３２、およ
び、汎用メモリＩ／Ｆ５３０によって構成されている。

【００５０】受信用バッファ５３５は、スイッチ部４０
７から供給されたデータを一時的に格納した後、受信用
ＲＡＭ５３３に供給する。受信用ＲＡＭ５３３は、受信
用バッファ５３５から供給されたデータを一時的に格納
し、中央処理部１０６によるデータ処理を受け付ける。

【００５１】送信用ＲＡＭ５３２は、受信用ＲＡＭ５３
３において処理が施されたデータのうち、他のＮＥＴに
対して送出するもの（フィルタリングしないもの）を一
旦格納し、送信用バッファ５３４に転送する。

【００５２】送信用バッファ５３４は、送信用ＲＡＭ５
３２に格納されているデータを、一時的に格納し、内部
バス４３０を介して送出する。汎用メモリＩ／Ｆ５３０
は、中央処理部１０６からの受信用ＲＡＭ５３３の所定
のアドレスに格納されているデータに対するアクセスを
受け付ける。

【００５３】図６は、汎用メモリＩ／Ｆ５３０の詳細な
構成例を示す図である。この図に示すように、汎用メモ
リＩ／Ｆ５３０は、制御信号バッファ部７０１、アドレ
スバッファ部７０２、制御回路７０３、データバッファ
部７０４、および、データ入出力制御部７０５によって
構成されている。

【００５４】制御信号バッファ部７０１は、内部バス１
１０から供給された制御信号に対して波形整形処理等を
施して出力する。アドレスバッファ部７０２は、内部バ
ス１１０から供給されたアドレス信号に対して波形整形
等を施して出力する。

【００５５】制御回路７０３は、制御信号バッファ部７
０１およびアドレスバッファ部７０２から供給された信
号をデコードし、受信用ＲＡＭ５３３および送信用ＲＡ
Ｍ５３２に対して制御信号を供給する。

【００５６】データバッファ部７０４は、内部バス１１
０へのデータ出力信号に対して波形整形等を施すととも
に、内部バス１１０から供給されたデータ出力信号に対
して波形整形等を施して出力する。

【００５７】データ入出力制御部７０５は、制御回路７
０３からの制御信号に基づき、受信用ＲＡＭ５３３およ
び送信用ＲＡＭ５３２からの出力データを、データバッ
ファ部７０４に供給するとともに、データバッファ部７
０４から出力されたデータを、受信用ＲＡＭ５３３およ
び送信用ＲＡＭ５３２に格納する。

【００５８】次に、以上の実施の形態の動作について説
明する。以下では、ＮＥＴ＃１から入力されたデータに
対して中央処理部１０６により所定の処理を施した後、
ＮＥＴ＃３に送出する動作について説明する。

【００５９】ＮＥＴ＃１からデータが入力されると、ス
イッチング処理部１２０のデータ送受信部４０３ａがこ
れを受信し、その内部に一時的に格納する。宛先判定部
４４０は、データ送受信部４０３ａの内部に格納された
データのヘッダを参照し、その宛先を判定する。いまの
例では、宛先として、ホストＩ／Ｆ４５０が指定されて
いるので、宛先判定部４４０は、その旨をスイッチ部４
０７に通知する。

【００６０】スイッチ部４０７は、宛先判定部４４０か
らの通知に基づき、データ送受信部４０３ａに格納され
ているデータを取得し、ホストＩ／Ｆ４５０に供給す
る。ホストＩ／Ｆ４５０では、供給されたデータを受信
用バッファ５３５に一時的に格納した後、受信用ＲＡＭ
５３３に格納する。

【００６１】このようにして受信用ＲＡＭ５３３にデー
タが格納されると、制御信号生成部４２６が中央処理部
１０６に対してデータ処理の開始を指示する制御信号を
生成し、内部バス１１０を介して中央処理部１０６に通
知する。

【００６２】その結果、中央処理部１０６は、ホストＩ
／Ｆ４５０に対してアクセスの要求を行う。このような
要求は、汎用メモリＩ／Ｆ５３０の制御信号バッファ部
７０１およびアドレスバッファ部７０２に供給され、波
形整形や電圧変換等を行った後、制御回路７０３に供給
される。

【００６３】制御回路７０３は、受信用ＲＡＭ５３３に
格納されているデータに対するアクセス要求（読み出し
要求）を行う。また、このとき、アドレスバッファ部７
０２には、データが格納されている受信用ＲＡＭ５３３
のアドレスを指定する信号が供給されているので、この
アドレス信号は制御回路７０３を介してデコードされ、
受信用ＲＡＭ５３３に供給される。

【００６４】その結果、受信用ＲＡＭ５３３の指定され
たアドレスから、データが読み出されて、データ入出力
制御部７０５を介してデータバッファ部７０４に供給さ
れる。

【００６５】データバッファ部７０４によって波形整形
されたデータは、中央処理部１０６に供給され、そこで
所定の処理が施される。ここで、所定の処理とは、ヘッ
ダの再計算処理、または、フィルタリング処理等であ
る。

【００６６】中央処理部１０６における処理が完了した
場合であって、その処理がフィルタリング処理以外であ
る場合には、そのデータは、汎用メモリＩ／Ｆ５３０を
介して送信用ＲＡＭ５３２に格納される。即ち、先ず、
中央処理部１０６は、データの書き込みを要求する制御
信号を汎用メモリＩ／Ｆ５３０に供給するとともに、書
き込もうとするアドレスを指定する信号を供給する。そ
して、アドレスの指定が終了すると、処理が完了したデ
ータを供給する。なお、フィルタリング処理を行う場合
には、そのデータは送信用ＲＡＭ５３２には供給されず
に破棄されることになる。

【００６７】汎用メモリＩ／Ｆ５３０では、制御信号を
制御信号バッファ部７０１によって受信し、制御回路７
０３に供給する。また、アドレスバッファ部７０２は、
アドレス信号を受信し、同様にして制御回路７０３に供
給する。

【００６８】制御回路７０３は、送信用ＲＡＭ５３２に
対して所定のアドレスに対する書き込みを要求した後、
データ入出力制御部７０５から供給されたデータを、指
定されたアドレスに書き込む。

【００６９】送信用ＲＡＭ５３２に書き込まれたデータ
は、送信用バッファ５３４に転送され、そこに格納され
る。送信用バッファ５３４に転送されたデータは、宛先
判定部４４０によってその宛先が判定された後、スイッ
チ部４０７によって、判定結果に対応するデータ送受信
部に供給される。いまの例では、転送先は、ＮＥＴ＃３
であるので、データはデータ送受信部４０３ｃに供給さ
れる。

【００７０】データ送受信部４０３ｃは、供給されたデ
ータを、ＮＥＴ＃３に対して送信する。以上の処理によ
り、ＮＥＴ＃１から入力されたデータに対して中央処理
部１０６が所定の処理を施し、ＮＥＴ＃３から送信する
ことができる。このとき、中央処理部１０６による処理
が必要なデータについては、主記憶部１０８に転送する
ことなく、ホストＩ／Ｆ４５０の内部に具備された受信
用ＲＡＭ５３３に格納された状態で、中央処理部１０６
が所定の処理を施すようにしたので、ＤＭＡＣ１０９に
よって主記憶部１０８に一旦転送した後、そこで処理を
施し、再度、ＤＭＡＣ１０９により転送する処理を省略
することにより、処理を迅速に実行することが可能にな
る。また、ＤＭＡＣ１０９による転送処理を排除するこ
とにより、バス調停に必要な時間を短縮することが可能
になる。

【００７１】次に、図７〜図１０を参照して、従来にお
けるスイッチ装置のデータ受信処理およびデータ送信処
理、ならびに、本実施の形態におけるスイッチ装置のデ
ータ受信処理およびデータ送信処理について説明する。

【００７２】先ず、図７は、従来のスイッチ装置におけ
るデータ受信処理の一例を示す図である。このフローチ
ャートが開始されると、以下のステップが実行される。
なお、以下では、中央処理部１０６による処理が必要な
データを、データ送受信部４０３ａがＮＥＴ＃１から受
信した場合を例に挙げて説明する。

【００７３】ステップＳ１０：データ送受信部４０３ａ
は、ＮＥＴ＃１からデータを受信する。 ステップＳ１１：データ送受信部４０３ａは、データを
受信した旨を、スイッチ部４０７に通知する。

【００７４】ステップＳ１２：宛先判定部４４０は、デ
ータ送受信部４０３ａに格納されているデータのヘッダ
を参照し、データの宛先を確認する。

【００７５】ステップＳ１３：宛先判定部４４０は、ス
テップＳ１２において確認された宛先を、スイッチ部４
０７に通知する。

【００７６】ステップＳ１４：スイッチ部４０７は、デ
ータ送受信部４０３ａから、ホストＩ／Ｆ４０５内の受
信用バッファ５２５へ内部バス４３０を介してデータを
転送する。

【００７７】ステップＳ１５：制御信号生成部４２６
は、ＤＭＡＣ１０９に対して転送処理が必要なデータが
存在する旨を制御信号４１２により通知する。

【００７８】ステップＳ１６：ＤＭＡＣ１０９は、中央
処理部１０６に対し、転送したいデータが存在するの
で、内部バス１１０を解放するように要求する。

【００７９】ステップＳ１７：中央処理部１０６は、内
部バス１１０が使用中であれば、解放する。 ステップＳ１８：ＤＭＡＣ１０９は、ホストＩ／Ｆ４０
５内の受信用バッファ５２５から、入出力Ｉ／Ｆ５２０
を介して受信データを主記憶部１０８へ順次転送する。

【００８０】ステップＳ１９：中央処理部１０６は、主
記憶部１０８に記憶されているデータに対して所定の処
理を施す。

【００８１】以上の処理により、データ送受信部４０３
ａから入力されたデータを、主記憶部１０８に転送し、
所定の処理を施すことが可能になる。次に、図８を参照
して、以上のようにして受信したデータを送信する場合
の処理について説明する。なお、以下では、受信したデ
ータを、データ送受信部４０３ｃから送信する場合を例
に挙げて説明する。

【００８２】ステップＳ３０：中央処理部１０６は、送
信すべきデータがあることを、ＤＭＡＣ１０９に通知す
る。

【００８３】ステップＳ３１：ＤＭＡＣ１０９は、中央
処理部１０６より指定されたデータを、主記憶部１０８
から順次読み出し、内部バス１１０を介して、スイッチ
ング処理部１０１に転送する。転送されたデータは、ホ
ストＩ／Ｆ４０５内の入出力Ｉ／Ｆ５２０を介して送信
用バッファ５２４に格納される。

【００８４】ステップＳ３２：ホストＩ／Ｆ４０５は、
送信すべきデータが存在することをスイッチ部４０７へ
通知する。

【００８５】ステップＳ３３：ホストＩ／Ｆ４０５は、
中央処理部１０６からの情報を参照し、データの宛先を
確認する。

【００８６】ステップＳ３４：ホストＩ／Ｆ４０５は、
宛先がデータ送受信部４０３ｃであることをスイッチ部
４０７へ通知する。

【００８７】ステップＳ３５：スイッチ部４０７は、送
信用バッファ５２４からデータをデータ送受信部４０３
ｃへ転送する。

【００８８】ステップＳ３６：データ送受信部４０３ｃ
は、受信したデータを、ＮＥＴ＃３に送出する。以上の
処理により、主記憶部１０８に格納されているデータを
ＮＥＴ＃３に送信することが可能になる。

【００８９】次に、図９および図１０を参照して、本実
施の形態におけるデータの受信処理および送信処理につ
いて説明する。先ず、図９を参照して、本実施の形態に
おけるデータの受信処理について説明する。なお、以下
では、ＮＥＴ＃１から受信したデータを、中央処理部１
０６にて処理する場合を例に挙げて説明する。

【００９０】ステップＳ５０：データ送受信部４０３ａ
は、ＮＥＴ＃１からデータを受信する。 ステップＳ５１：データ送受信部４０３ａは、データを
受信した旨を、スイッチ部４０７に通知する。

【００９１】ステップＳ５２：宛先判定部４４０は、デ
ータ送受信部４０３ａに格納されているデータのヘッダ
を参照し、宛先がホストＩ／Ｆ４５０であることを確認
する。

【００９２】ステップＳ５３：宛先判定部４４０は、宛
先がホストＩ／Ｆ４５０であることをスイッチ部４０７
に通知する。

【００９３】ステップＳ５４：スイッチ部４０７は、デ
ータ送受信部４０３ａからホストＩ／Ｆ４５０内の受信
用バッファ５３５へ内部バス４３０を介して順次転送す
る。なお、受信用バッファ５３５に格納されたデータ
は、受信用ＲＡＭ５３３に転送される。

【００９４】ステップＳ５５：中央処理部１０６は、汎
用メモリＩ／Ｆ５３０を介して、受信用ＲＡＭ５３３に
格納されたデータにアクセスし、所定の処理を施す。

【００９５】次に、図１０を参照して、本実施の形態に
おけるデータの送信処理について説明する。なお、以下
では、送信用ＲＡＭ５３２に展開されているデータを、
データ送受信部４０３ｃから送信する場合を例に挙げて
説明する。

【００９６】ステップＳ７０：中央処理部１０６は、送
信しようとするデータを、送信用ＲＡＭ５３２上に展開
する。即ち、中央処理部１０６は、前述のステップＳ５
５において処理が終了したデータのうち、フィルタリン
グ処理以外の処理を施したデータを、送信用ＲＡＭ５３
２に格納する。

【００９７】ステップＳ７１：スイッチ部４０７は、送
信用ＲＡＭ５３２上に格納されているデータを、送信用
バッファ５３４および内部バス４３０を介して、データ
送受信部４０３ｃに転送する。

【００９８】ステップＳ７２：データ送受信部４０３ｃ
は、転送されてきたデータを、ＮＥＴ＃３に対して送出
する。

【００９９】以上の処理により、ホストＩ／Ｆ４５０に
格納されているデータを、データ送受信部４０３ｃから
ＮＥＴ＃３に向けて送出することが可能になる。以上に
示したように、従来のスイッチ装置の送受信処理、およ
び、本実施の形態のスイッチ装置の送受信処理の比較に
より、本実施の形態のスイッチ装置の方が、短いステッ
プ数で同様の処理を実行することが可能であり、その結
果、処理速度を向上させることが可能となることが理解
できる。

【０１００】図１１は、図４に示すホストＩ／Ｆ４５０
の他の構成例を示す図である。この構成例では、ホスト
Ｉ／Ｆ４５０は、汎用メモリＩ／Ｆ６２０、受信用ＤＰ
ＲＡＭ（Dual Port RAM）６２１、送信用ＤＰＲＡＭ６
２２、送信用ＦＩＦＯ６２４、および、受信用ＦＩＦＯ
６２５によって構成されている。

【０１０１】汎用メモリＩ／Ｆ６２０は、図６に示す構
成と同様になっており、受信用ＤＰＲＡＭ６２１および
送信用ＤＰＲＡＭ６２２と内部バス１１０との間でデー
タを授受する際のインターフェースである。

【０１０２】受信用ＤＰＲＡＭ６２１は、中央処理部１
０６による処理が必要なデータが一時的に格納されるメ
モリであり、デュアルポートであることから、受信用Ｆ
ＩＦＯ６２５と、汎用メモリＩ／Ｆ６２０の双方からの
同時のアクセスが可能である。

【０１０３】送信用ＤＰＲＡＭ６２２は、中央処理部１
０６による処理が終了したデータが一時的に格納される
メモリであり、デュアルポートであることから、送信用
ＦＩＦＯ６２４と、汎用メモリＩ／Ｆ６２０の双方から
の同時のアクセスが可能である。

【０１０４】送信用ＦＩＦＯ６２４は、送信用ＤＰＲＡ
Ｍ６２２に格納されているデータを読み出して一時的に
格納し、格納された順に読み出して内部バス４３０に出
力する。

【０１０５】受信用ＦＩＦＯ６２５は、スイッチ部４０
７から供給されたデータを一時的に格納した後、格納さ
れた順に受信用ＤＰＲＡＭ６２１に供給する。このよう
に、受信用および送信用のＲＡＭとして、ＤＰＲＡＭを
用いることにより、ＲＡＭへの書き込み動作と、読み出
し動作を並行して行うことが可能になるので、トータル
の処理時間を短縮することができ、結果的に、データの
転送処理を迅速に行うことが可能になる。

【０１０６】図１２は、図４に示すホストＩ／Ｆ４５０
の更に他の構成例を示す図である。この構成例では、ホ
ストＩ／Ｆ４５０は、汎用メモリＩ／Ｆ６３０、送受信
用ＭＰＲＡＭ（Multi Port RAM）６３１、送信用ＦＩＦ
Ｏ６３４、受信用ＦＩＦＯ６３５によって構成されてい
る。

【０１０７】汎用メモリＩ／Ｆ６３０は、図６に示す構
成と同様になっており、送受信用ＭＰＲＡＭ６３１と内
部バス１１０との間でデータを授受する際のインターフ
ェースである。

【０１０８】送受信用ＭＰＲＡＭ６３１は、中央処理部
１０６による処理が必要なデータが一時的に格納される
メモリであり、マルチポートであることから、送信用Ｆ
ＩＦＯ６３４、受信用ＦＩＦＯ６３５、および、汎用メ
モリＩ／Ｆ６３０が並行してアクセスすることが可能で
ある。

【０１０９】送信用ＦＩＦＯ６３４は、送受信用ＭＰＲ
ＡＭ６３１に格納されているデータを読み出して一時的
に格納し、格納された順に読み出して内部バス４３０に
出力する。一方、受信用ＦＩＦＯ６３５はスイッチ部４
０７から供給されたデータを一時的に格納した後、格納
された順に送受信用ＭＰＲＡＭ６３１に供給する。

【０１１０】このように、受信用ＤＰＲＡＭ６２１と送
信用ＤＰＲＡＭ６２２を統合し、送受信用ＭＰＲＡＭ６
３１とすることにより、中央処理部１０６がスイッチ部
４０７から供給された受信データを処理し、それをＮＥ
Ｔ＃１〜＃ｎに送信したい場合は、ステップＳ７０で示
した展開処理は不要となり、更に効率が上がることにな
る。

【０１１１】図１３は、図４に示すホストＩ／Ｆ４５０
の更に他の構成例を示す図である。この構成例では、ホ
ストＩ／Ｆ４５０は、汎用メモリＩ／Ｆ６４０、受信用
ＤＰＲＡＭ６４１、送信用ＤＰＲＡＭ６４２、汎用メモ
リＩ／Ｆ６４４、および、汎用メモリＩ／Ｆ６４５によ
って構成されている。

【０１１２】汎用メモリＩ／Ｆ６４０は、図６に示す構
成と同様になっており、受信用ＤＰＲＡＭ６４１および
送信用ＤＰＲＡＭ６４２と内部バス１１０との間でデー
タを授受する際のインターフェースである。

【０１１３】受信用ＤＰＲＡＭ６４１は、中央処理部１
０６による処理が必要なデータが一時的に格納されるメ
モリであり、デュアルポートであることから、内部バス
４３０と、汎用メモリＩ／Ｆ６４０の双方からの同時の
アクセスが可能である。

【０１１４】送信用ＤＰＲＡＭ６４２は、中央処理部１
０６による処理が終了したデータが一時的に格納される
メモリであり、デュアルポートであることから、内部バ
ス４３０と、汎用メモリＩ／Ｆ６４０の双方からの同時
のアクセスが可能である。

【０１１５】汎用メモリＩ／Ｆ６４４は、スイッチ部４
０７が送信用ＤＰＲＡＭ６４２の任意のアドレスにアク
セスすることができるようにするためのインターフェー
スであり、図６に示す構成と同様になっている。

【０１１６】汎用メモリＩ／Ｆ６４５も同様に、スイッ
チ部４０７が受信用ＤＰＲＡＭ６４１の任意のアドレス
にアクセスすることができるようにするためのインター
フェースであり、図６に示す構成と同様になっている。

【０１１７】このように、受信用および送信用のＲＡＭ
として、ＤＰＲＡＭを用いることにより、ＲＡＭへの書
き込み動作と、読み出し動作を並行して行うことが可能
になるので、トータルの処理時間を短縮することができ
るとともに、汎用メモリＩ／Ｆ６４４および汎用メモリ
Ｉ／Ｆ６４５を用いることにより、スイッチ部４０７が
任意のデータに対してアクセスすることが可能になるの
で、例えば、優先順位に応じてデータを処理することが
可能になる。

【０１１８】図１４は、図４に示すホストＩ／Ｆ４５０
の更に他の構成例を示す図である。この構成例では、ホ
ストＩ／Ｆ４５０は、汎用メモリＩ／Ｆ６５０、送受信
用ＭＰＲＡＭ６５１、汎用メモリＩ／Ｆ６５４によって
構成されている。

【０１１９】汎用メモリＩ／Ｆ６５０は、図６に示す構
成と同様になっており、送受信用ＭＰＲＡＭ６５１と内
部バス１１０との間でデータを授受する際のインターフ
ェースである。

【０１２０】送受信用ＭＰＲＡＭ６５１は、中央処理部
１０６による処理が必要なデータが一時的に格納される
メモリであり、マルチポートであることから、汎用メモ
リＩ／Ｆ６５４および汎用メモリＩ／Ｆ６５０が並行し
てアクセスすることが可能である。

【０１２１】汎用メモリＩ／Ｆ６５４は、スイッチ部４
０７が、送受信用ＭＰＲＡＭ６５１に格納されている任
意のデータに対してアクセス可能となるようにするため
のインターフェースである。

【０１２２】このように、受信用ＤＰＲＡＭ６２１と送
信用ＤＰＲＡＭ６２２を統合し、送受信用ＭＰＲＡＭ６
５１とすることにより、必要なメモリ容量を減少させ、
その結果、装置のサイズとコストを縮減することが可能
になる。また、汎用メモリＩ／Ｆ６５４を用いることに
より、スイッチ部４０７が任意のデータに対してアクセ
スすることが可能になり、例えば、データの優先制御を
容易に実行することが可能になる。

【０１２３】図１５は、本発明のスイッチ装置の他の構
成例を示す図である。この実施の形態では、スイッチ装
置は、スイッチング処理部２０１、中央処理部２０６、
主記憶部２０８、および、ブリッジ部２５０によって構
成されている。

【０１２４】スイッチング処理部２０１は、図４と同様
の構成とされており、ＮＥＴ＃１〜＃ｎから入力された
データをスイッチングするとともに、中央処理部２０６
からのアクセスを受け付ける。

【０１２５】主記憶部２０８は、汎用メモリＩ／Ｆ２１
１ａおよび記憶部２１１ｂから構成され、中央処理部２
０６が実行するプログラム等を格納している。中央処理
部２０６は、主記憶部２０８の記憶部２１１ｂに格納さ
れているプログラムに従って種々の処理を実行するとと
もに、スイッチング処理部２０１の内部にある受信用Ｒ
ＡＭ５３３に格納されている通信データに対して所定の
処理を施す。

【０１２６】ブリッジ部２５０は、入出力Ｉ／Ｆ２５０
ａ、汎用メモリＩ／Ｆ２５０ｂ、ＤＭＡＣ２５０ｃによ
って構成されており、スイッチング処理部２０１、中央
処理部２０６、および、主記憶部２０８を相互に接続
し、これらの間でデータの授受、制御信号の変換やそれ
らの調停等を行う。

【０１２７】ここで、入出力Ｉ／Ｆ２５０ａは、スイッ
チング処理部２０１を接続するためのインターフェース
である。汎用メモリＩ／Ｆ２５０ｂは、主記憶部２０８
を接続するためのインターフェースであり、図６の場合
と同様の構成とされている。

【０１２８】ＤＭＡＣ２５０ｃは、スイッチング処理部
２０１と、主記憶部２０８との間でデータを転送する。
なお、以上の実施の形態では、図３に示す実施の形態と
比較して、内部バス１１０がブリッジ部２５０に置換さ
れる以外は、図３と同様であり、その動作も基本的には
図３の場合と同様であるので、詳細な動作の説明は省略
する。

【０１２９】図１６は、本発明のスイッチ装置の更に他
の構成例を示す図である。この図の実施の形態は、スイ
ッチング処理部３０１、中央処理部３０６、主記憶部３
０８、および、ブリッジ部３５０によって構成されてい
る。

【０１３０】ここで、スイッチング処理部３０１は、図
４と同様の構成とされており、ＮＥＴ＃１〜＃ｎから入
力されたデータをスイッチングするとともに、中央処理
部３０６からのアクセスを受け付ける。

【０１３１】主記憶部３０８は、汎用メモリＩ／Ｆ３１
１ａおよび記憶部３１１ｂから構成され、中央処理部３
０６が実行するプログラム等を格納している。中央処理
部３０６は、主記憶部３０８の記憶部３１１ｂに格納さ
れているプログラムに従って種々の処理を実行するとと
もに、スイッチング処理部３０１の内部にある受信用Ｒ
ＡＭ５３３に格納されている通信データに対して所定の
処理を施す。

【０１３２】ブリッジ部３５０は、内部バス３６０を介
してスイッチング処理部３０１および主記憶部３０８な
らびに中央処理部３０６を相互に接続し、これらの間で
データの授受、制御信号の変換やそれらの調停等を行
う。

【０１３３】ここで、入出力Ｉ／Ｆ３５０ａは、図示せ
ぬ所定のデバイスがある場合にはそれを接続するための
インターフェースである。汎用メモリＩ／Ｆ３５０ｂ
は、内部バス３６０を介して主記憶部２０８およびスイ
ッチング処理部３０１を接続するためのインターフェー
スである。

【０１３４】ＤＭＡＣ３５０ｃは、スイッチング処理部
３０１と、主記憶部３０８との間でデータを転送する。
なお、このＤＭＡＣ３５０ｃは、省略することができ
る。次に、以上の実施の形態の動作について簡単に説明
する。

【０１３５】スイッチング処理部３０１が中央処理部３
０６による処理を必要とするデータを受信した場合に
は、スイッチ部４０７は受信したデータを、受信用ＲＡ
Ｍ５３３に転送する。

【０１３６】中央処理部３０６は、ブリッジ部３５０お
よび内部バス３６０を介して、受信用ＲＡＭ５３３の処
理が必要なデータに対してアクセスする。このとき、主
記憶部３０８およびスイッチング処理部３０１の受信用
ＲＡＭ５３３と送信用ＲＡＭ５３２は、汎用メモリＩ／
Ｆ３５０ｂによって同一のメモリ空間の異なる領域にマ
ッピングされているので、受信用ＲＡＭ５３３のデータ
が格納されているアドレスを指定することにより、その
データにアクセスすることができる。

【０１３７】なお、主記憶部３０８へのアクセスも同様
の処理により可能となる。中央処理部３０６によって所
定の処理が施されたデータは、ＮＥＴ＃１〜＃ｎへ送出
する場合は、送信用ＲＡＭ５３２に転送され、既に説明
したように、内部バス４３０を介して、所定のデータ送
受信部から出力されることになる。

【０１３８】以上の実施の形態によれば、スイッチング
処理部３０１は、汎用メモリＩ／Ｆ５３０を持ち、かつ
受信用ＲＡＭ５３３および送信用ＲＡＭ５３２はいずれ
もランダムアクセス可能であるため、これらのＲＡＭ
（受信用ＲＡＭ５３３および送信用ＲＡＭ５３２）を主
記憶部３０８の記憶部３１１ｂとともにメモリ空間の異
なる領域にマッピングし、任意のアドレスを指定するこ
とにより、所定のデータにアクセスすることが可能にな
る。

【０１３９】また、入出力Ｉ／Ｆ３５０ａが解放される
ので、ここに他の装置を接続することが可能になる（複
数接続することも可能）とともに、スイッチング処理部
２０１と入出力Ｉ／Ｆ２５０ａとの間のデータ転送を省
略することができる。あるいは、入出力Ｉ／Ｆ３５０ａ
を省略することにより、装置のサイズを小型化すること
が可能になる。

【０１４０】なお、以上の実施の形態では、転送するデ
ータとしては、ヘッダを有するパケットを想定して説明
を行ったが、本発明はそのような構造を有するデータの
みに限定されるものではないことはいうまでもない。

【０１４１】また、以上に示した実施の形態は、本発明
の一実施例であって、本発明がこのような場合のみに限
定されるものでないことはもちろんである。更に、図３
に示すスイッチング処理部１２０をＬＳＩＣ（Large Sc
ale Integrated Circuit）化し、１チップの半導体装置
として実施することも可能であることはいうまでもな
い。

【０１４２】また、スイッチング処理部１２０のみなら
ず、中央処理部１０６、ＤＭＡＣ１０９、および、主記
憶部１０８を適宜組み合わせて半導体装置として実施す
ることも可能であることはいうまでもない。

【０１４３】なお、以上の実施の形態では、受信データ
については、データを１つのかたまりとして、データ送
受信部からスイッチ部４０７を経由してホストＩ／Ｆ４
５０へ転送し、また、送信データについては、同様にし
て内部バス１１０からホストＩ／Ｆ４５０を経由して送
受信部へ転送するようにした。しかしながら、以下に示
すように、データを複数の部分に分解し、それぞれのデ
ータを逐次転送するようにしてもよい。

【０１４４】即ち、データを受信する場合には、データ
送受信部によって受信されつつあるデータを細分してス
イッチ部４０７に徐々に転送し、スイッチ部４０７に全
てのデータが蓄積された場合には、ホストＩ／Ｆ４５０
に転送する。

【０１４５】また、データを送信する場合には、ホスト
Ｉ／Ｆ４５０によって内部バス１１０から受信されつつ
あるデータを細分してスイッチ部４０７に徐々に転送
し、スイッチ部４０７に全てのデータが蓄積された場合
には、データ送受信部に転送する。

【０１４６】このような構成によっても、前述したよう
な本発明の効果を期待することが可能である。また、以
上の実施の形態では、データ送受信部（送信の場合はホ
ストＩ／Ｆ４５０）にデータが格納されている場合に、
宛先判定部４４０がデータの宛先を判定するようにした
が、データ送受信部（送信の場合はホストＩ／Ｆ４５
０）からスイッチ部４５０へデータを転送する際に、内
部バス４３０に現れるヘッダを参照することも可能であ
る。

【０１４７】更に、ＤＭＡＣ１０９が転送を開始するタ
イミングとしては、ホストＩ／Ｆ４５０の受信用バッフ
ァ５３５が十分な容量を有している場合、制御信号生成
部４２６が、ホストＩ／Ｆ４５０の受信用バッファ５３
５に所定量のデータが蓄積された場合に始めてＤＭＡＣ
１０９に対して主記憶部１０８に転送するデータが存在
する旨を通知するようにしてもよい。

【０１４８】（付記１） 複数のポートの何れかから入
力されたデータを、対応する他のポートに転送するため
のスイッチング処理を行うスイッチ装置において、デー
タを入出力するための複数のポートと、前記複数のポー
トから入力されたデータをその宛先に応じてスイッチン
グするスイッチング手段と、前記ポートから入力された
データを格納する格納手段と、外部に配置され、前記格
納手段に格納されているデータに対して所定の処理を施
す処理装置から、前記格納手段へのアクセスを受け付け
るアクセス受け付け手段と、を有することを特徴とする
スイッチ装置。

【０１４９】（付記２） 前記格納手段は、前記ポート
から入力されたデータを格納する第１の格納手段と、前
記ポートへ出力するデータを格納する第２の格納手段と
を有することを特徴とする付記１記載のスイッチ装置。

【０１５０】（付記３） 前記第１および第２の格納手
段は、データの書き込みと読み出しを同時に行うことが
可能なデュアルポートメモリによってそれぞれ構成され
ていることを特徴とする付記２記載のスイッチ装置。

【０１５１】（付記４） 前記格納手段は、データの書
き込み、データの読み出し、および、前記処理装置から
のアクセスとを、同時に実行可能なマルチポートメモリ
によって構成されていることを特徴とする付記１記載の
スイッチ装置。

【０１５２】（付記５） 前記処理装置は、バスによっ
て接続されていることを特徴とする付記１記載のスイッ
チ装置。 （付記６） 前記処理装置は、ブリッジによって接続さ
れていることを特徴とする付記１記載のスイッチ装置。

【０１５３】（付記７） 複数のポートの何れかから入
力されたデータを、対応する他のポートに転送するため
のスイッチング処理を行うスイッチ装置と、必要に応じ
てデータに所定の処理を施す処理装置と、を有するデー
タ転送システムにおいて、前記スイッチ装置は、データ
を入出力するための複数のポートと、前記複数のポート
から入力されたデータをその宛先に応じてスイッチング
するスイッチング手段と、前記ポートから入力されたデ
ータを格納する格納手段と、前記処理装置による前記格
納手段の所定のデータへのアクセスを受け付けるアクセ
ス受け付け手段と、を有することを特徴とするデータ転
送システム。

【０１５４】（付記８） 前記格納手段は、前記ポート
から入力されたデータを格納する第１の格納手段と、前
記ポートへ出力するデータを格納する第２の格納手段と
を有することを特徴とする付記７記載のデータ転送シス
テム。

【０１５５】（付記９） 前記第１および第２の格納手
段は、データの書き込みと読み出しを同時に行うことが
可能なデュアルポートメモリによってそれぞれ構成され
ていることを特徴とする付記８記載のデータ転送システ
ム。

【０１５６】（付記１０） 前記格納手段は、データの
書き込み、データの読み出し、および、前記処理装置か
らのアクセスとを、同時に実行可能なマルチポートメモ
リによって構成されていることを特徴とする付記７記載
のデータ転送システム。

【０１５７】（付記１１） 前記スイッチ装置と、処理
装置とは、バスによって接続されていることを特徴とす
る付記７記載のデータ転送システム。 （付記１２） 前記スイッチ装置と、処理装置とは、ブ
リッジによって接続されていることを特徴とする付記７
記載のデータ転送システム。

【０１５８】（付記１３） 前記処理装置が実行するプ
ログラムを格納した記憶装置を更に有することを特徴と
する付記７記載のデータ転送システム。

【０１５９】

【発明の効果】以上説明したように本発明では、複数の
ポートの何れかから入力されたデータを、対応する他の
ポートに転送するためのスイッチング処理を行うスイッ
チ装置において、データを入出力するための複数のポー
トと、複数のポートから入力されたデータをその宛先に
応じてスイッチングするスイッチング手段と、ポートか
ら入力されたデータを格納する格納手段と、外部に配置
され、格納手段に格納されているデータに対して所定の
処理を施す処理装置から、格納手段へのアクセスを受け
付けるアクセス受け付け手段と、を設けるようにしたの
で、データの処理を迅速に行うことが可能になる。

【０１６０】また、複数のポートの何れかから入力され
たデータを、対応する他のポートに転送するためのスイ
ッチング処理を行うスイッチ装置と、必要に応じてデー
タに所定の処理を施す処理装置と、を有するデータ転送
システムにおいて、スイッチ装置は、データを入出力す
るための複数のポートと、複数のポートから入力された
データをその宛先に応じてスイッチングするスイッチン
グ手段と、ポートから入力されたデータを格納する格納
手段と、処理装置による格納手段の所定のデータへのア
クセスを受け付けるアクセス受け付け手段とを設けるよ
うにしたので、処理装置の処理が追いつかずにデータが
喪失することを防止することが可能になる。

【図面の簡単な説明】

【図１】本発明の動作原理を説明する原理図である。

【図２】本発明のスイッチ装置を含むシステムの構成例
を示すブロック図である。

【図３】図２に示すスイッチ装置の詳細な構成例を示す
図である。

【図４】図３に示すスイッチング処理部の詳細な構成例
を示す図である。

【図５】図４に示すホストＩ／Ｆの詳細な構成例を示す
図である。

【図６】図５に示す汎用メモリＩ／Ｆの詳細な構成例を
示す図である。

【図７】図１７に示す従来のスイッチ装置の受信処理の
一例を説明するフローチャートである。

【図８】図１７に示す従来のスイッチ装置の送信処理の
一例を説明するフローチャートである。

【図９】図２に示す本実施の形態の受信処理の一例を説
明するフローチャートである。

【図１０】図２に示す本実施の形態の送信処理の一例を
説明するフローチャートである。

【図１１】図４に示すホストＩ／Ｆの他の構成例を示す
図である。

【図１２】図４に示すホストＩ／Ｆの他の構成例を示す
図である。

【図１３】図４に示すホストＩ／Ｆの他の構成例を示す
図である。

【図１４】図４に示すホストＩ／Ｆの他の構成例を示す
図である。

【図１５】本発明のスイッチ装置の他の構成例を示す図
である。

【図１６】本発明のスイッチ装置の更に他の構成例を示
す図である。

【図１７】従来のスイッチ装置の詳細な構成例を示す図
である。

【図１８】図１７に示すスイッチング処理部の詳細な構
成例を示す図である。

【図１９】図１８に示すホストＩ／Ｆの詳細な構成例を
示す図である。

【符号の説明】

１ スイッチ装置 １−１〜１−ｎ ポート １ａ スイッチング手段 １ｂ バス １ｃ 格納手段 １ｄ アクセス受け付け手段 ２ バス ３ 処理装置 ５０ スイッチ装置 ５１，５２ 周辺装置 １０６ 中央処理部 １０８ 主記憶部 １０９ ＤＭＡＣ １１０ 内部バス １１１ａ 汎用メモリＩ／Ｆ １１１ｂ 記憶部 １２０ スイッチング処理部 ４０３ａ〜４０３ｎ データ送受信部 ４０７ スイッチ部 ４２６ 制御信号生成部 ４３０ 内部バス ４４０ 宛先判定部 ４５０ ホストＩ／Ｆ ５３０ 汎用メモリＩ／Ｆ ５３２ 送信用ＲＡＭ ５３３ 受信用ＲＡＭ ５３４ 送信用バッファ ５３５ 受信用バッファ ７０１ 制御信号バッファ部 ７０２ アドレスバッファ部 ７０３ 制御回路 ７０４ データバッファ部 ７０５ データ入出力制御部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K033 AA02 AA05 DA15 DB03 DB12 DB18

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数のポートの何れかから入力されたデ
   ータを、対応する他のポートに転送するためのスイッチ
   ング処理を行うスイッチ装置において、 データを入出力するための複数のポートと、 前記複数のポートから入力されたデータをその宛先に応
   じてスイッチングするスイッチング手段と、 前記ポートから入力されたデータを格納する格納手段
   と、 外部に配置され、前記格納手段に格納されているデータ
   に対して所定の処理を施す処理装置から、前記格納手段
   へのアクセスを受け付けるアクセス受け付け手段と、 を有することを特徴とするスイッチ装置。
2. 【請求項２】 前記格納手段は、前記ポートから入力さ
   れたデータを格納する第１の格納手段と、前記ポートへ
   出力するデータを格納する第２の格納手段とを有するこ
   とを特徴とする請求項１記載のスイッチ装置。
3. 【請求項３】 前記第１および第２の格納手段は、デー
   タの書き込みと読み出しを同時に行うことが可能なデュ
   アルポートメモリによってそれぞれ構成されていること
   を特徴とする請求項２記載のスイッチ装置。
4. 【請求項４】 前記格納手段は、データの書き込み、デ
   ータの読み出し、および、前記処理装置からのアクセス
   とを、同時に実行可能なマルチポートメモリによって構
   成されていることを特徴とする請求項１記載のスイッチ
   装置。
5. 【請求項５】 前記処理装置は、バスによって接続され
   ていることを特徴とする請求項１記載のスイッチ装置。
6. 【請求項６】 前記処理装置は、ブリッジによって接続
   されていることを特徴とする請求項１記載のスイッチ装
   置。
7. 【請求項７】 複数のポートの何れかから入力されたデ
   ータを、対応する他のポートに転送するためのスイッチ
   ング処理を行うスイッチ装置と、必要に応じてデータに
   所定の処理を施す処理装置と、を有するデータ転送シス
   テムにおいて、 前記スイッチ装置は、 データを入出力するための複数のポートと、 前記複数のポートから入力されたデータをその宛先に応
   じてスイッチングするスイッチング手段と、 前記ポートから入力されたデータを格納する格納手段
   と、 前記処理装置による前記格納手段の所定のデータへのア
   クセスを受け付けるアクセス受け付け手段と、 を有することを特徴とするデータ転送システム。
8. 【請求項８】 前記格納手段は、前記ポートから入力さ
   れたデータを格納する第１の格納手段と、前記ポートへ
   出力するデータを格納する第２の格納手段とを有するこ
   とを特徴とする請求項７記載のデータ転送システム。
9. 【請求項９】 前記第１および第２の格納手段は、デー
   タの書き込みと読み出しを同時に行うことが可能なデュ
   アルポートメモリによってそれぞれ構成されていること
   を特徴とする請求項８記載のデータ転送システム。
10. 【請求項１０】 前記格納手段は、データの書き込み、
    データの読み出し、および、前記処理装置からのアクセ
    スとを、同時に実行可能なマルチポートメモリによって
    構成されていることを特徴とする請求項７記載のデータ
    転送システム。