JPH01205365A - バス獲得制御方式 - Google Patents
バス獲得制御方式Info
- Publication number
- JPH01205365A JPH01205365A JP63030289A JP3028988A JPH01205365A JP H01205365 A JPH01205365 A JP H01205365A JP 63030289 A JP63030289 A JP 63030289A JP 3028988 A JP3028988 A JP 3028988A JP H01205365 A JPH01205365 A JP H01205365A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- signal line
- arbiter
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000002620 method output Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数バスマスタをもつ複数バスシステムのバ
ス獲得制御方式に間するものである。
ス獲得制御方式に間するものである。
従来の技術
従来、この種のバス獲得制御方式は、マスク側のバスを
獲得した後、マスク側のバスにアドレス情報を出力し、
そのアドレス情報をデコードしてスレーブ側のバスアー
ビタにバス使用要求を出すというように、順番にバスを
獲得するものが多かった。
獲得した後、マスク側のバスにアドレス情報を出力し、
そのアドレス情報をデコードしてスレーブ側のバスアー
ビタにバス使用要求を出すというように、順番にバスを
獲得するものが多かった。
第２図に従来におけるバス獲得制御方式のブロック構成
を示す。
を示す。
発明が解決しようとする課題
しかしながら、上述した従来のバス獲得制御方式は、マ
スク側のバスを獲得した後にマスク側のバスのアドレス
情報をデコードしてスレーブ側のバスを要求するので、
調停時間が長くなり、アクセスが遅くなるという欠点が
ある。
スク側のバスを獲得した後にマスク側のバスのアドレス
情報をデコードしてスレーブ側のバスを要求するので、
調停時間が長くなり、アクセスが遅くなるという欠点が
ある。
また、マスク側とスレーブ側からのバス使用要求が同時
に起ると、お互いに自分に近い側からバスを獲得するた
めに、相手側のバスがとれず、バスがデッドロックに落
ちいるがこれを防ぐためには、従来においては複雑な制
御及び回路を必要とする欠点があった。
に起ると、お互いに自分に近い側からバスを獲得するた
めに、相手側のバスがとれず、バスがデッドロックに落
ちいるがこれを防ぐためには、従来においては複雑な制
御及び回路を必要とする欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消し、バス調停時間を短縮すると共にバスのデッ
ドロックを回避することを可能とした新規なバス獲得制
御方式を提供することにある６ 課題を解決するための手段 上記目的を達成する為に、本発明に係るバス獲得制御方
式は、各バスマスタがアクセス可能なスレーブ側のバス
へのバス使用要求信号線及びバス使用許可信号線と、各
バスマスタ側のバスへのバス使用要求信号線及びバス使
用許可信号線と、各バスのバス使用要求信号線及びバス
使用許可信号線が接続されている各バスアービタと、各
バス間のアドレスデータバッファと、前記バッファを制
御するバッファ制御回路とを具備して構成される。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消し、バス調停時間を短縮すると共にバスのデッ
ドロックを回避することを可能とした新規なバス獲得制
御方式を提供することにある６ 課題を解決するための手段 上記目的を達成する為に、本発明に係るバス獲得制御方
式は、各バスマスタがアクセス可能なスレーブ側のバス
へのバス使用要求信号線及びバス使用許可信号線と、各
バスマスタ側のバスへのバス使用要求信号線及びバス使
用許可信号線と、各バスのバス使用要求信号線及びバス
使用許可信号線が接続されている各バスアービタと、各
バス間のアドレスデータバッファと、前記バッファを制
御するバッファ制御回路とを具備して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明のバス獲得制御方式の一実施例を示すブ
ロック構成図である。
ロック構成図である。
本説明においては、説明を笥単にするためにバスを２本
とし、各バスに対してバスマスタ及びバススレーブを１
つずつ表記し、他のマスクに接続するバス使用要求信号
線及びバス使用許可信号線は省略している。
とし、各バスに対してバスマスタ及びバススレーブを１
つずつ表記し、他のマスクに接続するバス使用要求信号
線及びバス使用許可信号線は省略している。
第１図を参照するに、バスマスタ１１とバススレーブ１
２はバス１に接続されている。バスマスタＩ＋からはバ
ス１の使用要求信号線４１がバス１のバスアービタｌＯ
に出力され、バスアービタ１０からバスマスタ１！には
バス１の使用許可信号線４２が入力されている。また、
バスマスタ１１からバス２の使用要求信号線４３がバス
２のバスアービタ２０に出力され、バスアービタ２０か
らはバスマスタ１１にバス２の使用許可信号線が入力さ
れている。バスマスタ２１とバススレーブ２２はバス２
に接続されている。
２はバス１に接続されている。バスマスタＩ＋からはバ
ス１の使用要求信号線４１がバス１のバスアービタｌＯ
に出力され、バスアービタ１０からバスマスタ１！には
バス１の使用許可信号線４２が入力されている。また、
バスマスタ１１からバス２の使用要求信号線４３がバス
２のバスアービタ２０に出力され、バスアービタ２０か
らはバスマスタ１１にバス２の使用許可信号線が入力さ
れている。バスマスタ２１とバススレーブ２２はバス２
に接続されている。
バスマスタ２１からはバス２の使用要求信号線５１がバ
ス２のバスアービタ２０に出力され、バスアービタ２０
からバスマスタ２１にはバス２の使用許可信号線５２が
入力されている。また、バスマスタ２１からバス１の使
用要求信号線５１がバスアービタＩＯに出力され、バス
アービタｌＯからバスマスタ２１にはバス１の使用許可
信号線５４が入力されている。バスアービタｌＯと、バ
スアービタ２０からはバス使用情報信号６１．６２が出
力され、バッファ制御回路３０に入力される。バッファ
制御回路３０からは、バッファ制御信号線６３が出力さ
れてアドレスデータバッファ３１に入力される。アドレ
スデータバッファ３１は双方向バッファでありバス１と
バス２に接続されている。
ス２のバスアービタ２０に出力され、バスアービタ２０
からバスマスタ２１にはバス２の使用許可信号線５２が
入力されている。また、バスマスタ２１からバス１の使
用要求信号線５１がバスアービタＩＯに出力され、バス
アービタｌＯからバスマスタ２１にはバス１の使用許可
信号線５４が入力されている。バスアービタｌＯと、バ
スアービタ２０からはバス使用情報信号６１．６２が出
力され、バッファ制御回路３０に入力される。バッファ
制御回路３０からは、バッファ制御信号線６３が出力さ
れてアドレスデータバッファ３１に入力される。アドレ
スデータバッファ３１は双方向バッファでありバス１と
バス２に接続されている。
次にバスマスタ１１がバススレーブ２２をリードアクセ
スする時の競合のない場合の動作を第１図を用いて説明
する。
スする時の競合のない場合の動作を第１図を用いて説明
する。
（１）、バスマスタ１１は、バス使用要求信号を信号線
４１を用いてバスアービタ１０に、信号線４３を用いて
バスアービタ２０にそれぞれ同時に出力する。
４１を用いてバスアービタ１０に、信号線４３を用いて
バスアービタ２０にそれぞれ同時に出力する。
り２）、バスアービタｌＯはバス１の使用許可信号を信
号線４２を用いてバスマスタ１１に返す。バスアービタ
２０は、バス２の使用許可信号を信号線４４を用いてバ
スマスタ１１に返すとともに、信号線６２を用いてバッ
ファ制御回路３０にバス使用中信号を出力する。
号線４２を用いてバスマスタ１１に返す。バスアービタ
２０は、バス２の使用許可信号を信号線４４を用いてバ
スマスタ１１に返すとともに、信号線６２を用いてバッ
ファ制御回路３０にバス使用中信号を出力する。
（３）、上記（２）の結果、バスマスタ１１は、バス１
の使用許可信号とバス２の使用許可信号を同時に受けと
り、バス１にアドレスを出力する。
の使用許可信号とバス２の使用許可信号を同時に受けと
り、バス１にアドレスを出力する。
バッファ制御回路３０は、信号線６３を用いてアドレス
データバッファ３１のアドレスバッファをイネーブルと
し、バス１上のアドレスをバス２上に出力する。
データバッファ３１のアドレスバッファをイネーブルと
し、バス１上のアドレスをバス２上に出力する。
（４）、バススレーブ２２はバス２上のアドレスにより
指示されたところのデータをバス２上に出力する。バッ
ファ制御回路３０は、バス１からリード信号をうけとり
、アドレスデータバッファ３１のデータバッファをイネ
ーブルにし、バス２上のデータをバス１上に出力する。
指示されたところのデータをバス２上に出力する。バッ
ファ制御回路３０は、バス１からリード信号をうけとり
、アドレスデータバッファ３１のデータバッファをイネ
ーブルにし、バス２上のデータをバス１上に出力する。
（５）、ハスマスタ１１はバス１上のデータを受けとり
アクセスを終了する。
アクセスを終了する。
以上説明したことでわかるように、従来の方法による調
停の待ち時間は縮められる。
停の待ち時間は縮められる。
次に、アクセスが競合した場合の動作を説明する。
バス１及びバス２を通して、全てのバスマスタは全順序
に優先順位をつけておく、この場合、バスマスタ１１は
バスマスタ２１より高優先とする。バスマスタ１１が先
に使用要求を出した場合には、バス１又はバス２のどち
らかが、他のバスマスタ（第１図では省略している）に
より使用中であるとしても、使用許可がとれた方のバス
はそのままバスマスタ＋１に使用許可とする。現在のバ
スマスタがアクセスを終了すると、バスマスタ１１が両
方の使用許可をとりアクセスを行う。バスマスタ２１が
先に使用許可を出して、どちらか一方のバスのみが使用
許可の場合には、バスマスタ２１はそのまま待つが、そ
の時バスマスタ１１からの使用要求があると、バスアー
ビタ１０とバスアービタ２０はバスマスタ２！の使用許
可をとり消し、バスマスタＩＩに使用許可を与える。バ
スマスタ１１がアクセスを終了後にバスマスタ２１がア
クセスを行う。このようにして、バスのデッドロックは
避けられる。
に優先順位をつけておく、この場合、バスマスタ１１は
バスマスタ２１より高優先とする。バスマスタ１１が先
に使用要求を出した場合には、バス１又はバス２のどち
らかが、他のバスマスタ（第１図では省略している）に
より使用中であるとしても、使用許可がとれた方のバス
はそのままバスマスタ＋１に使用許可とする。現在のバ
スマスタがアクセスを終了すると、バスマスタ１１が両
方の使用許可をとりアクセスを行う。バスマスタ２１が
先に使用許可を出して、どちらか一方のバスのみが使用
許可の場合には、バスマスタ２１はそのまま待つが、そ
の時バスマスタ１１からの使用要求があると、バスアー
ビタ１０とバスアービタ２０はバスマスタ２！の使用許
可をとり消し、バスマスタＩＩに使用許可を与える。バ
スマスタ１１がアクセスを終了後にバスマスタ２１がア
クセスを行う。このようにして、バスのデッドロックは
避けられる。
発明の詳細
な説明したように、本発明によれば、バスマスタ側のバ
スアービタと、バススレーブ側のバスアービタに同時に
バスの使用要求を出力することによりバス調停の待ち時
間を縮め、アクセスを高速化するとともに、両バスから
の同時アクセスによるデッドロックを避ける効果が得ら
れる。
スアービタと、バススレーブ側のバスアービタに同時に
バスの使用要求を出力することによりバス調停の待ち時
間を縮め、アクセスを高速化するとともに、両バスから
の同時アクセスによるデッドロックを避ける効果が得ら
れる。
第１図は本発明に係るバス獲得制御方式の一実施例を示
すブロック構成図である。 １・・・バス、２・・・バス、ｌＯ・・・バス１のバス
アービタ、１１・・・バス１のバスマスタの１つ、１２
・・・バス１のバススレーブの１つ、２０・・・バス２
のバスアービタ、２１・・・バス２のバスマスタの１つ
、２２・・・バス２のバススレーブの１つ、３０・・・
バッファ制御回路、３１・・・アドレスデータバッファ
、４１・・・バスマスタ１１からのバス１の使用要求信
号線、４２・・・バスマスタ１！へのバス１の使用許可
信号線、４３・・・バスマスタ１１からのバス２の使用
要求信号線、４４・・・バスマスタ１１へのバス２の使
用許可信号線、５１・・・バスマスタ２１からのバス１
の使用要求信号線、５２・・・バスマスタ２１へのバス
１の使用許可信号線、５３・・・バスマスタ２１からの
バス２の使用要求信号線、５４・・・バスマスタ２１へ
のバス２の使用許可信号線、６１・・・バス１の使用中
信号線、６２・・・バス２の使用中信号線、６３・・・
バッファ制御信号線 第２図は従来のバス獲得制御方式の一例を示すブロック
図である。 １・・・バス、２・・・バス、１０・・・バス１のバス
アービタ、１１・・・バス１のバスマスタの１つ、１２
・・・バス１のバススレーブの１つ、２０・・・バス２
のバスアービタ、２１・・・バス２のバスマスタの１つ
、２２・・・バス２のバススレーブ、３０・・・バッフ
ァ制御回路、３１・・・アドレスデータバッファ、３３
・・・アドレスデコーダ、３４・・・アドレスデコーダ
、３９・・・バス接続装置特許出願人 日本電気株
式会社 代 理 人 弁理士 熊谷雄太部
すブロック構成図である。 １・・・バス、２・・・バス、ｌＯ・・・バス１のバス
アービタ、１１・・・バス１のバスマスタの１つ、１２
・・・バス１のバススレーブの１つ、２０・・・バス２
のバスアービタ、２１・・・バス２のバスマスタの１つ
、２２・・・バス２のバススレーブの１つ、３０・・・
バッファ制御回路、３１・・・アドレスデータバッファ
、４１・・・バスマスタ１１からのバス１の使用要求信
号線、４２・・・バスマスタ１！へのバス１の使用許可
信号線、４３・・・バスマスタ１１からのバス２の使用
要求信号線、４４・・・バスマスタ１１へのバス２の使
用許可信号線、５１・・・バスマスタ２１からのバス１
の使用要求信号線、５２・・・バスマスタ２１へのバス
１の使用許可信号線、５３・・・バスマスタ２１からの
バス２の使用要求信号線、５４・・・バスマスタ２１へ
のバス２の使用許可信号線、６１・・・バス１の使用中
信号線、６２・・・バス２の使用中信号線、６３・・・
バッファ制御信号線 第２図は従来のバス獲得制御方式の一例を示すブロック
図である。 １・・・バス、２・・・バス、１０・・・バス１のバス
アービタ、１１・・・バス１のバスマスタの１つ、１２
・・・バス１のバススレーブの１つ、２０・・・バス２
のバスアービタ、２１・・・バス２のバスマスタの１つ
、２２・・・バス２のバススレーブ、３０・・・バッフ
ァ制御回路、３１・・・アドレスデータバッファ、３３
・・・アドレスデコーダ、３４・・・アドレスデコーダ
、３９・・・バス接続装置特許出願人 日本電気株
式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- 複数のバスマスタと１つ以上のバススレーブが接続され
ているバスを複数有し、前記各々のバスに接続されてい
るバスマスタが他のバスのバススレーブをアクセス可能
である複数バスシステムにおいて、各バスマスタがアク
セス可能なバススレーブが接続されているバスへのバス
使用要求信号線及びバス使用許可信号線と、各バスマス
タが接続されているバスのバス使用要求信号線及びバス
使用許可信号線と、各バスのバス使用要求信号線及びバ
ス使用許可信号線が接続されている各バスアービタと、
各バス間のアドレスデータバッファと、前記バッファを
制御するバッファ制御回路とを有し、各バスマスタが自
己の接続されているバス以外のバスに接続されているバ
ススレーブをアクセスする際に、当該バスマスタの接続
されているバスのバス使用要求信号とアクセスするバス
スレーブの接続されているバスのバス使用要求信号とを
同時に出力し、両方のバスの使用許可を同時に受けとる
ことを特徴とするバス獲得制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030289A JP2990692B2 (ja) | 1988-02-12 | 1988-02-12 | バス獲得制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030289A JP2990692B2 (ja) | 1988-02-12 | 1988-02-12 | バス獲得制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205365A true JPH01205365A (ja) | 1989-08-17 |
| JP2990692B2 JP2990692B2 (ja) | 1999-12-13 |
Family
ID=12299564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030289A Expired - Fee Related JP2990692B2 (ja) | 1988-02-12 | 1988-02-12 | バス獲得制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990692B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297292A (en) * | 1990-05-11 | 1994-03-22 | Hitachi, Ltd. | Bus system wherein a bus-using request signal is issued in advance of a determination that a bus is to be used and is thereafter cancelled if the bus is not used |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147224A (en) * | 1980-04-18 | 1981-11-16 | Toshiba Corp | Information processor |
| JPS60129869A (ja) * | 1983-12-16 | 1985-07-11 | Matsushita Electric Ind Co Ltd | バスアクセス制御装置 |
| JPS61234447A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | バス獲得制御装置 |
| JPS62296261A (ja) * | 1986-06-17 | 1987-12-23 | Mitsubishi Electric Corp | デ−タ転送システム |
-
1988
- 1988-02-12 JP JP63030289A patent/JP2990692B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147224A (en) * | 1980-04-18 | 1981-11-16 | Toshiba Corp | Information processor |
| JPS60129869A (ja) * | 1983-12-16 | 1985-07-11 | Matsushita Electric Ind Co Ltd | バスアクセス制御装置 |
| JPS61234447A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | バス獲得制御装置 |
| JPS62296261A (ja) * | 1986-06-17 | 1987-12-23 | Mitsubishi Electric Corp | デ−タ転送システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297292A (en) * | 1990-05-11 | 1994-03-22 | Hitachi, Ltd. | Bus system wherein a bus-using request signal is issued in advance of a determination that a bus is to be used and is thereafter cancelled if the bus is not used |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990692B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986176B2 (ja) | バス権制御方式およびバスシステム | |
| KR960042385A (ko) | 엘알유(lru)에 의한 중재기 | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPH01205365A (ja) | バス獲得制御方式 | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| JPS6155704B2 (ja) | ||
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPH06266657A (ja) | 情報処理装置 | |
| JPH09179609A (ja) | 制御装置 | |
| JPS6160162A (ja) | バス調停方式 | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH023851A (ja) | ダイレクトメモリアクセス装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPS63304741A (ja) | バス権調停回路 | |
| JPS6095672A (ja) | バスの優先度制御方式 | |
| JPH04276845A (ja) | バス調停回路 | |
| JPH04177446A (ja) | バス調停装置 | |
| JPS63182933A (ja) | 識別番号割り当て方法 | |
| JPS6079455A (ja) | バス制御方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH08297631A (ja) | バス制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |