JPS6095672A - バスの優先度制御方式 - Google Patents
バスの優先度制御方式Info
- Publication number
- JPS6095672A JPS6095672A JP20258083A JP20258083A JPS6095672A JP S6095672 A JPS6095672 A JP S6095672A JP 20258083 A JP20258083 A JP 20258083A JP 20258083 A JP20258083 A JP 20258083A JP S6095672 A JPS6095672 A JP S6095672A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- channel
- dma
- dma bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数の装置が共通のＤＭＡ（ダイレクトメモ
リアクセス）バスに接続して成るシステムにおけるバス
の優先度制御方式に関する。
リアクセス）バスに接続して成るシステムにおけるバス
の優先度制御方式に関する。
第１図は複数の装置が共通のＤＭＡバスに接続されたシ
ステムの従来例を示したものである。
ステムの従来例を示したものである。
ＤＭＡ／＜ｘ コントローラ１によって制御されるＤＭ
Ａバス２にそれぞれチャネル３．４．５を介してＤＭＡ
装置６．７．８が接続されている。このよ５に複数のＤ
ＭＡ装置６．７．８がＤＭＡバス２を共有しているシス
テムでは、あるＤＭＡ装置がＤＭＡバス２を使用しよう
とする場合、ＤＭＡバス２０使用伶利を獲得するための
手続きが必要となる。即ち、ＤＭＡバス２を使用しよう
とするチャネル３は、Ｄ Ｍ、 Ａバス取得要求信号を
ＤＭＡバスコントローラ１に送る。ＤＭＡバスコントロ
ーラ１はＤＭＡバス２が使用されていなければこの取得
要求を受付け、ＤＭＡバス使用許可信号をチャネル３に
送出する。チャネル３はＤＭＡバス使用許可信号をもら
りて、ＤＭＡバス２を使用するとい５手順を踏まれなけ
ればならなかった。
Ａバス２にそれぞれチャネル３．４．５を介してＤＭＡ
装置６．７．８が接続されている。このよ５に複数のＤ
ＭＡ装置６．７．８がＤＭＡバス２を共有しているシス
テムでは、あるＤＭＡ装置がＤＭＡバス２を使用しよう
とする場合、ＤＭＡバス２０使用伶利を獲得するための
手続きが必要となる。即ち、ＤＭＡバス２を使用しよう
とするチャネル３は、Ｄ Ｍ、 Ａバス取得要求信号を
ＤＭＡバスコントローラ１に送る。ＤＭＡバスコントロ
ーラ１はＤＭＡバス２が使用されていなければこの取得
要求を受付け、ＤＭＡバス使用許可信号をチャネル３に
送出する。チャネル３はＤＭＡバス使用許可信号をもら
りて、ＤＭＡバス２を使用するとい５手順を踏まれなけ
ればならなかった。
第２図は、第１図のＤＭＡバスコントローラ１とチャネ
ル３．４．５との接続関係の従来技術の一例を示したも
のである。チャネル３．４．５はＤＭＡバス取得要求線
９を通してＤＭＡバス取得要求信号１００をＤＭＡバス
コントローラ１に送出する。ＤＭＡバスコントローラ１
はディジーチェーン状に各チャネル３．４．５を接続し
ているＤＭＡバス使用許可信号ｆ９１ｏを通してＤＭＡ
バス使用許可信号２００を各チャネル３．４．５に送出
する。このようなシステムにおいて、２台以上のチャネ
ルからＤＭＡバス取得要求信号１００が出ている場合は
、ＤＭＡバス使用許可信号線１０が各チャネル３．４．
５にディジーチェーン状に接続されているため、ＤＭＡ
バスコントａ−ラ１に近いチャネル（例えばチャネル３
）がＤＭＡ使用許可信号２００を取り込み、このチャネ
ルが第３図に示す回路によりそれ以降のチャネルにＤＭ
Ａバス使用許可信号２００を送出しないようにして、Ｄ
ＭＡバス２を優先使用していた。従って、チャネル５は
チャネル３および４がＤＭＡ使用要求を出していない場
合に自分の要求が受付けられることになる。
ル３．４．５との接続関係の従来技術の一例を示したも
のである。チャネル３．４．５はＤＭＡバス取得要求線
９を通してＤＭＡバス取得要求信号１００をＤＭＡバス
コントローラ１に送出する。ＤＭＡバスコントローラ１
はディジーチェーン状に各チャネル３．４．５を接続し
ているＤＭＡバス使用許可信号ｆ９１ｏを通してＤＭＡ
バス使用許可信号２００を各チャネル３．４．５に送出
する。このようなシステムにおいて、２台以上のチャネ
ルからＤＭＡバス取得要求信号１００が出ている場合は
、ＤＭＡバス使用許可信号線１０が各チャネル３．４．
５にディジーチェーン状に接続されているため、ＤＭＡ
バスコントａ−ラ１に近いチャネル（例えばチャネル３
）がＤＭＡ使用許可信号２００を取り込み、このチャネ
ルが第３図に示す回路によりそれ以降のチャネルにＤＭ
Ａバス使用許可信号２００を送出しないようにして、Ｄ
ＭＡバス２を優先使用していた。従って、チャネル５は
チャネル３および４がＤＭＡ使用要求を出していない場
合に自分の要求が受付けられることになる。
第３図は、上記チャネル１の詳細構成例を示す図である
。ＤＭＡバス２はデータバス（図示せず〕の他にＤＭＡ
バスが使用中であることを示す情報を伝達する信号線１
１、ＤＭＡバス取得要求信号ｍ９ＤＭＡバス使用許可信
号線１０によって構成されている。Ｔ）ＭＡババスント
ローラ１からＤＭＡバス使用許可信号線１０を通してチ
ャネルｉに入力されるＤＭＡバス使用許可信号２００は
、ＤＭＡバス使用許可禁止ゲート１２とＤＭＡバス使用
許可状態検出ゲート１３に入力されている。ＤＭＡバス
使用許可禁止ゲート１２の他方には、ＤＭＡバス取得要
求フリップフロップ（ＦＦ）１４かう出力されるＤＭＡ
バス使用許可信号１００が入力されている。上記ＤＭＡ
バス使用許可信号１００はドライバ１５を通してＤＭＡ
バス取得要求信号線９に送出されている。また、この使
用許可信号１００はＤＭＡバス使用許可状態検出ゲート
１３の他方にも入力されている。Ｄ ＭＡババス用許可
状態検出ゲート１３の更に他方には信号線１１からＤＭ
Ａバス使用中を表わす信号３００が入力されており、信
号１００．２００．３００が全て入力された時、■仏バ
ス使用γ１−可状態検出ゲート１０は信号を出力してフ
リップフロップ（ＦＦ）１６をセットする。
。ＤＭＡバス２はデータバス（図示せず〕の他にＤＭＡ
バスが使用中であることを示す情報を伝達する信号線１
１、ＤＭＡバス取得要求信号ｍ９ＤＭＡバス使用許可信
号線１０によって構成されている。Ｔ）ＭＡババスント
ローラ１からＤＭＡバス使用許可信号線１０を通してチ
ャネルｉに入力されるＤＭＡバス使用許可信号２００は
、ＤＭＡバス使用許可禁止ゲート１２とＤＭＡバス使用
許可状態検出ゲート１３に入力されている。ＤＭＡバス
使用許可禁止ゲート１２の他方には、ＤＭＡバス取得要
求フリップフロップ（ＦＦ）１４かう出力されるＤＭＡ
バス使用許可信号１００が入力されている。上記ＤＭＡ
バス使用許可信号１００はドライバ１５を通してＤＭＡ
バス取得要求信号線９に送出されている。また、この使
用許可信号１００はＤＭＡバス使用許可状態検出ゲート
１３の他方にも入力されている。Ｄ ＭＡババス用許可
状態検出ゲート１３の更に他方には信号線１１からＤＭ
Ａバス使用中を表わす信号３００が入力されており、信
号１００．２００．３００が全て入力された時、■仏バ
ス使用γ１−可状態検出ゲート１０は信号を出力してフ
リップフロップ（ＦＦ）１６をセットする。
チャネルｉがバス取１・）要求を出すとフリップフロッ
プ１４がセットされ、これによりＤＭＡバス使用許可信
号１００が四−レベルとなってゲート１２を遮断する。
プ１４がセットされ、これによりＤＭＡバス使用許可信
号１００が四−レベルとなってゲート１２を遮断する。
従って、チャネルｉがバス取得要求を出していなければ
ＤＭＡバスコントローラ１からのＤＭＡバス使用許可信
号２００はチャネル３の禁止ゲート１２を通り、次のチ
ャネルｉ ＋ １に供給される。
ＤＭＡバスコントローラ１からのＤＭＡバス使用許可信
号２００はチャネル３の禁止ゲート１２を通り、次のチ
ャネルｉ ＋ １に供給される。
第４図は、第１図乃至第３図に示した従来のバス優先度
制御方式における各チャネル３．４．５のＤＭＡバス取
得要求信号囚、（ロ）、０、ＤＭＡコントローラが出力
するＪ）ＭＡババス用許可信号（２）及び各チャネルが
専有するＤＭＡバス専有専有時間間係を示したタイミン
グチャート図である。チャネル３がＤＭＡバス取得要求
信号１００をイで出力すると、ＤＭＡパスコントロ−９
１は口でＤＭＡバス使用許可信号２００を出力する。す
ると、チャネル３はハでＤＭＡバス２を専有する。チャ
ネル４はＤＭＡバス取得要求信号１００を二で出力する
と、ＤＭＡバスコントローラ１はホでＤＭＡバス使用許
可信号２００を出力する。従って、チャネル３によるＤ
ＭＡバス２の専有状態が終了した後、へでチャネル４の
ＤＭＡバス２の専有状態が開始される。
制御方式における各チャネル３．４．５のＤＭＡバス取
得要求信号囚、（ロ）、０、ＤＭＡコントローラが出力
するＪ）ＭＡババス用許可信号（２）及び各チャネルが
専有するＤＭＡバス専有専有時間間係を示したタイミン
グチャート図である。チャネル３がＤＭＡバス取得要求
信号１００をイで出力すると、ＤＭＡパスコントロ−９
１は口でＤＭＡバス使用許可信号２００を出力する。す
ると、チャネル３はハでＤＭＡバス２を専有する。チャ
ネル４はＤＭＡバス取得要求信号１００を二で出力する
と、ＤＭＡバスコントローラ１はホでＤＭＡバス使用許
可信号２００を出力する。従って、チャネル３によるＤ
ＭＡバス２の専有状態が終了した後、へでチャネル４の
ＤＭＡバス２の専有状態が開始される。
以下同様である。
従来のバス優先度制御方式では、ＤＭＡバスコントロー
ラ１に１番遠いチャネル５は、なかなかＤＭＡバス２を
使用できないとい５現象が起きてしま５゜このよ５な現
象は、ＤＭＡバス２上に接続されるチャネルの数に比例
して起こり易くなるため、自ずとＤＭＡバス２上に接続
されるチャネルの数は制限されてしまう欠点があった。
ラ１に１番遠いチャネル５は、なかなかＤＭＡバス２を
使用できないとい５現象が起きてしま５゜このよ５な現
象は、ＤＭＡバス２上に接続されるチャネルの数に比例
して起こり易くなるため、自ずとＤＭＡバス２上に接続
されるチャネルの数は制限されてしまう欠点があった。
また、ＤＭＡ装置６．７．８が、アクセスに対しその応
答時間（例えばメモリリード要求に対しリードデータが
入るまでの時間）を監視している場合、上記のようにＤ
ＭＡバスコントローラ１に遠いチャネルを介してＤＭＡ
バス２に接続されている１位装置では、その監視時間を
オーバーしてＤＭＡ装置側でエラーとなり、このＤＭＡ
装置のアクセスが非常に遅れるという欠点もあった。
答時間（例えばメモリリード要求に対しリードデータが
入るまでの時間）を監視している場合、上記のようにＤ
ＭＡバスコントローラ１に遠いチャネルを介してＤＭＡ
バス２に接続されている１位装置では、その監視時間を
オーバーしてＤＭＡ装置側でエラーとなり、このＤＭＡ
装置のアクセスが非常に遅れるという欠点もあった。
本発明の目的は、上記の欠点に鑑み、各チャネル間にお
けるＤＭＡバス使用優先度の高低を少なくし優先度の低
、いチャネルでも長い時間待たされることなくＤＭＡバ
スを使用し得るバスの優先度制御方式を提供することに
ある。
けるＤＭＡバス使用優先度の高低を少なくし優先度の低
、いチャネルでも長い時間待たされることなくＤＭＡバ
スを使用し得るバスの優先度制御方式を提供することに
ある。
本発明は、ＤＭＡバスコント・ローラにつながるｍバス
に、複数のＤＭＡ装置が各々チャネルを介して接続して
成るシステムにおいて、各チャネルはＤＭＡバス使用許
可信号が自チャネルを経由している時は、ＤＭＡバス取
得要求信号を出さないことに着目し、ＤＭＡバスコント
ローラは各チャネルから出されるＤＭＡバス取得要求信
号に対し、常にＤＭＡバス使用許可信号を出力するよう
にし、一方、各チャネルは優先度の高いチャネルから順
番にＤＭＡバス使用許可信号を貰い、１番優先度の低い
チャネルがＤＭＡバスを使用した後、ＤＭＡバス取得要
求信号を出しているチャネルの内の優先度の高いチャネ
ルから順番にＤＭＡバス使用許可信号を与える制御方式
を採用することにより、上記目的を達成するも、のであ
る。
に、複数のＤＭＡ装置が各々チャネルを介して接続して
成るシステムにおいて、各チャネルはＤＭＡバス使用許
可信号が自チャネルを経由している時は、ＤＭＡバス取
得要求信号を出さないことに着目し、ＤＭＡバスコント
ローラは各チャネルから出されるＤＭＡバス取得要求信
号に対し、常にＤＭＡバス使用許可信号を出力するよう
にし、一方、各チャネルは優先度の高いチャネルから順
番にＤＭＡバス使用許可信号を貰い、１番優先度の低い
チャネルがＤＭＡバスを使用した後、ＤＭＡバス取得要
求信号を出しているチャネルの内の優先度の高いチャネ
ルから順番にＤＭＡバス使用許可信号を与える制御方式
を採用することにより、上記目的を達成するも、のであ
る。
以下本発明のバスの優先度制御方式の一実施例を従来例
と同一部は同符号を付して図面に従って説明する。第５
図は本発明のバスの優先度制御方式を適用したシス□テ
ムにおけるＤＭＡバスコントローラ１０本発明に係る部
分の一実施例を示したブロック図である。ＤＭＡバス取
得要求信号１００は、インバータ１７によつて極性を反
転させた後、ナントゲート１８の一方に入力されている
。ナントゲート１８の他方にはＤＭＡバス使用許可信号
２００が入力されている。従って、ＤＭＡバス取得要求
信号１００が途だえた時のみ、ナントゲート１８は遮断
されてバス使用許可信号２００の送出が停止される。換
言すれば、ＤＭＡバス取得要求信号ｉｏｏが入力されそ
いる限り、バス使用許可信号２００はバッファアンプ１
９にてレベル調整されて図示されないチャネルに送出さ
れる。なお、本実施例のＤＭＡバスコントローラ１と図
示されない各チャネルとの接続関係は従来例で示した第
２図と全く同一であるため図示は省略する。第６図は本
発明のチャネルの一実施例を示したブロック図である。
と同一部は同符号を付して図面に従って説明する。第５
図は本発明のバスの優先度制御方式を適用したシス□テ
ムにおけるＤＭＡバスコントローラ１０本発明に係る部
分の一実施例を示したブロック図である。ＤＭＡバス取
得要求信号１００は、インバータ１７によつて極性を反
転させた後、ナントゲート１８の一方に入力されている
。ナントゲート１８の他方にはＤＭＡバス使用許可信号
２００が入力されている。従って、ＤＭＡバス取得要求
信号１００が途だえた時のみ、ナントゲート１８は遮断
されてバス使用許可信号２００の送出が停止される。換
言すれば、ＤＭＡバス取得要求信号ｉｏｏが入力されそ
いる限り、バス使用許可信号２００はバッファアンプ１
９にてレベル調整されて図示されないチャネルに送出さ
れる。なお、本実施例のＤＭＡバスコントローラ１と図
示されない各チャネルとの接続関係は従来例で示した第
２図と全く同一であるため図示は省略する。第６図は本
発明のチャネルの一実施例を示したブロック図である。
本実施例のチャネルはＭ３図に示した従来例のチャネル
と略同−の構成を有しているため異なる点のみ説明する
。即ち、ＤＭＡバス使用中を示す７リツプ７０ツブ１６
のセットＭ４＋Ｏ４００がＤＭＡバス取得要求フリップ
フロップ１４のリセット端子Ｒに入力されており、フリ
ップフｔｆｆ７プ１６がセットされると７リツプフロツ
グｉ４がリセットされる構成となっている。これにより
、自身がＤＭＡバスの使用を開始するとＤＭＡバス取得
要求信号１００の出力を停止させることができる。
と略同−の構成を有しているため異なる点のみ説明する
。即ち、ＤＭＡバス使用中を示す７リツプ７０ツブ１６
のセットＭ４＋Ｏ４００がＤＭＡバス取得要求フリップ
フロップ１４のリセット端子Ｒに入力されており、フリ
ップフｔｆｆ７プ１６がセットされると７リツプフロツ
グｉ４がリセットされる構成となっている。これにより
、自身がＤＭＡバスの使用を開始するとＤＭＡバス取得
要求信号１００の出力を停止させることができる。
また、ＤＭＡバス取得要求フリップフロップ１４からの
ＤＭＡバス取得要求信号１００はゲート２０を介して出
力されるようになつている。このゲート２０の他方には
禁止ゲート１２を介してＤＭＡバス使用許可信号２００
が入力されており、この信号２００が入力されるとゲー
ト２０が遮断されるよ５になりている。これにより、バ
ス使用許可信号２００カ自チヤネルを経由している時、
バス取得要求信号ｉｏｏが自チャネルから出力されるの
を禁止している。
ＤＭＡバス取得要求信号１００はゲート２０を介して出
力されるようになつている。このゲート２０の他方には
禁止ゲート１２を介してＤＭＡバス使用許可信号２００
が入力されており、この信号２００が入力されるとゲー
ト２０が遮断されるよ５になりている。これにより、バ
ス使用許可信号２００カ自チヤネルを経由している時、
バス取得要求信号ｉｏｏが自チャネルから出力されるの
を禁止している。
なお、］）ＭＡバス使用許可信号２００が自チャネルを
経由している時は、ＤＭＡバス取得要求信号１００を出
力し７よい理由は、ＤＭＡバス使用許可信号２００が自
チャネルを経由しているということは、自分より優先度
の低いチャネルがＤＭＡ取（」・要求を出しＤ Ｍ Ａ
バス使用許可信号を貰ってＤＭＡを使用しようとしてい
る時であるから、自分がＴＭＡ取得要求信号１００を出
すと、ＤＭＡバス使用許可信号２００を貰って２台のチ
ャネルがＤＭＡバスを使用する状態となってしまりため
である。
経由している時は、ＤＭＡバス取得要求信号１００を出
力し７よい理由は、ＤＭＡバス使用許可信号２００が自
チャネルを経由しているということは、自分より優先度
の低いチャネルがＤＭＡ取（」・要求を出しＤ Ｍ Ａ
バス使用許可信号を貰ってＤＭＡを使用しようとしてい
る時であるから、自分がＴＭＡ取得要求信号１００を出
すと、ＤＭＡバス使用許可信号２００を貰って２台のチ
ャネルがＤＭＡバスを使用する状態となってしまりため
である。
次に本実施例の動作について第５図、第６図、第７図及
び第２図を参照しつつ説明する。なお、第７図は本実施
例の各チャネルのＤＭＡバス獲得状態を示すタイミング
チャート図である。チャネル３がイでＤＭＡバス取得要
求信号１００〔タイミング図（イ）〕を出力すると、Ｄ
ＭＡバスコントローラ１はＤＭＡバス使用許可信号２０
０〔タイミング図０〕を口で出力する。すると、チャネ
ル３はハで鳳バス使用許可信号２００〔タイミング図０
〕を受け、二でＤＭＡバスを使用開始〔タイミング図０
〕する。すると、チャネル３内のフリップフロッグ１６
がセットしそのセット信号によりＤＭＡバス取得要求フ
リップ７０ツブ１４をリセットするため、このチャネル
３はホでＤＭＡバス取得要求信号１００〔タイミング信
号（４）〕の出力を停止する。従ってＤＭＡバスコント
ローラ１はへでＤＭＡバス使用許可信号２００〔タイミ
ング信号■〕の出力を停止する。
び第２図を参照しつつ説明する。なお、第７図は本実施
例の各チャネルのＤＭＡバス獲得状態を示すタイミング
チャート図である。チャネル３がイでＤＭＡバス取得要
求信号１００〔タイミング図（イ）〕を出力すると、Ｄ
ＭＡバスコントローラ１はＤＭＡバス使用許可信号２０
０〔タイミング図０〕を口で出力する。すると、チャネ
ル３はハで鳳バス使用許可信号２００〔タイミング図０
〕を受け、二でＤＭＡバスを使用開始〔タイミング図０
〕する。すると、チャネル３内のフリップフロッグ１６
がセットしそのセット信号によりＤＭＡバス取得要求フ
リップ７０ツブ１４をリセットするため、このチャネル
３はホでＤＭＡバス取得要求信号１００〔タイミング信
号（４）〕の出力を停止する。従ってＤＭＡバスコント
ローラ１はへでＤＭＡバス使用許可信号２００〔タイミ
ング信号■〕の出力を停止する。
次にチャネル５がトでＤＭＡバス取得要求信号１００〔
タイミング信号０〕を出力すると、ＤＭＡバスコントロ
ーラ１はチでＤＭＡバス使用許可信号２００〔タイミン
グ信号０〕を出力する。すると、チャネル５はすでＤＭ
Ａバス使用許可信号２００〔タイミング信号０〕を受け
る。しかし、ＤＭＡバスはチャネル３が使用中であるた
めすぐにはチャネル５はＤＭＡバスを使用することがで
きない。
タイミング信号０〕を出力すると、ＤＭＡバスコントロ
ーラ１はチでＤＭＡバス使用許可信号２００〔タイミン
グ信号０〕を出力する。すると、チャネル５はすでＤＭ
Ａバス使用許可信号２００〔タイミング信号０〕を受け
る。しかし、ＤＭＡバスはチャネル３が使用中であるた
めすぐにはチャネル５はＤＭＡバスを使用することがで
きない。
チャネル３がＤＭＡバスの使用を終了した後ヌ〔タイミ
ング信号０〕でチャネル５がＤＭＡバスの使用を開始す
る。すると、チャネル５はルでＤΔ４Ａバス取得要求信
号１００ ［タイミング信号０〕の送出を停止し、従っ
てζオでＤＭＡバスコントローラ１はＤＭＡバス使用許
可信号２００の出力を停止する。その後、チャネル３と
チャネル４がＤＭＡバス取得要求信号１００〔タイミン
グ信号囚、０〕をワ、力で出力するが、この場合はチャ
ネル３の方が優先順位が高いためチャネル３がヨでＤＭ
Ａバス１からのＤＭＡバス使用許可信号２００〔タイミ
ング信号■〕を受ける。以下同様である。
ング信号０〕でチャネル５がＤＭＡバスの使用を開始す
る。すると、チャネル５はルでＤΔ４Ａバス取得要求信
号１００ ［タイミング信号０〕の送出を停止し、従っ
てζオでＤＭＡバスコントローラ１はＤＭＡバス使用許
可信号２００の出力を停止する。その後、チャネル３と
チャネル４がＤＭＡバス取得要求信号１００〔タイミン
グ信号囚、０〕をワ、力で出力するが、この場合はチャ
ネル３の方が優先順位が高いためチャネル３がヨでＤＭ
Ａバス１からのＤＭＡバス使用許可信号２００〔タイミ
ング信号■〕を受ける。以下同様である。
上記のようなバスの優先度制御が行なわれ、第７図にお
いては、チャネル３、チャネル５、チャネル３がそれぞ
れ］）ＭＡババス使用した後、次にＤＭＡバスを使用す
るのはチャネル４となる。
いては、チャネル３、チャネル５、チャネル３がそれぞ
れ］）ＭＡババス使用した後、次にＤＭＡバスを使用す
るのはチャネル４となる。
ＤＭＡバス上には、ＤＭＡバスコントローラｌ’う（ｆ
ｆｉ用許可信号が出っばなしとなっていても、チャネル
４から見るとＤＭＡバス使用許可信号は第７図の夕〔タ
イミング信号０〕で示す如くトリガのある信号で得られ
るため、次にＤＭＡバスを使用できるチャネル１台だけ
を決定することができる。
ｆｉ用許可信号が出っばなしとなっていても、チャネル
４から見るとＤＭＡバス使用許可信号は第７図の夕〔タ
イミング信号０〕で示す如くトリガのある信号で得られ
るため、次にＤＭＡバスを使用できるチャネル１台だけ
を決定することができる。
従って、従来例では、ＤＭＡバス取得要求信号１００が
チャネル３、チャネル５、チャネル４、チャネル３、チ
ャネル４の順番で出された時、鳳バスを使用する順番は
チャネル３、チャネル４、チャネル３、チャネル４の順
番だったのに対し、本実施例では、ＤＭＡバスを使用す
る順番はチャネル３、チャネル５、チャネル３、チャネ
ル４の）＠番となる。
チャネル３、チャネル５、チャネル４、チャネル３、チ
ャネル４の順番で出された時、鳳バスを使用する順番は
チャネル３、チャネル４、チャネル３、チャネル４の順
番だったのに対し、本実施例では、ＤＭＡバスを使用す
る順番はチャネル３、チャネル５、チャネル３、チャネ
ル４の）＠番となる。
本実施例によれば、ＤＭＡバスコントローラ１はチャネ
ルからのＤＭＡバス取得要求信号１００を受取ると、常
にＤＭＡバス許可信号２００を送出するよ５にし、且つ
、各チャネルは自己がＤＭＡバス使用状態になるとＤＭ
Ａバス取得要求信号１００の出力を停止することにより
、第６図に示すよ５なチャネルのＤＭＡバス使用順位が
得られるため、各チャネル間におけるＤＭＡバス使用優
先度の高低を少な（し、優先度の低いチャネルでも長い
時間待たされることなくＤＭＡバスを使用することがで
きる。即ち、１番優先度の低いチャネルでも、最低チャ
ネルの数に１回はＤＭＡバスを使用できることになり、
ＤＭＡ装置側の監視時間をオーバーしてエラーを起こす
ことを防止することができる。
ルからのＤＭＡバス取得要求信号１００を受取ると、常
にＤＭＡバス許可信号２００を送出するよ５にし、且つ
、各チャネルは自己がＤＭＡバス使用状態になるとＤＭ
Ａバス取得要求信号１００の出力を停止することにより
、第６図に示すよ５なチャネルのＤＭＡバス使用順位が
得られるため、各チャネル間におけるＤＭＡバス使用優
先度の高低を少な（し、優先度の低いチャネルでも長い
時間待たされることなくＤＭＡバスを使用することがで
きる。即ち、１番優先度の低いチャネルでも、最低チャ
ネルの数に１回はＤＭＡバスを使用できることになり、
ＤＭＡ装置側の監視時間をオーバーしてエラーを起こす
ことを防止することができる。
従って、ＤＭＡバス上に接続されるチャネルの数の制限
を緩和することができると共に、ＤＭＡバス上に接続し
得るチャネルの数を明確に決定することができ、システ
ムアップを容易にすることができる。
を緩和することができると共に、ＤＭＡバス上に接続し
得るチャネルの数を明確に決定することができ、システ
ムアップを容易にすることができる。
なお、上記実施例ではＤＭＡバスについて説明したが、
入出力バスにも本発明のバスの優先度制御方式を適用し
て同様の効果を得ることができる。
入出力バスにも本発明のバスの優先度制御方式を適用し
て同様の効果を得ることができる。
以上記述した如く本発明のバスの優先度制御方式によれ
ば、バスコントローラはチャネルからのＤＭＡバス取得
要求に対し、常にＤＭＡ使用許可信号を出力するように
し、且つ各チャネルは自己がＤＭＡバス使用状態になる
とＤＭＡバス取得要求信号の送出を停止する制御を行な
うことにより、各チャネル間におけるＤＭＡバス使用優
先度の高低を少なくし、優先度の低いチャネルでも長い
時間待たされることな（ＤＭＡバスを使用し得る効果が
ある。
ば、バスコントローラはチャネルからのＤＭＡバス取得
要求に対し、常にＤＭＡ使用許可信号を出力するように
し、且つ各チャネルは自己がＤＭＡバス使用状態になる
とＤＭＡバス取得要求信号の送出を停止する制御を行な
うことにより、各チャネル間におけるＤＭＡバス使用優
先度の高低を少なくし、優先度の低いチャネルでも長い
時間待たされることな（ＤＭＡバスを使用し得る効果が
ある。
第１図はＤＭＡバス上に複数のＤＭＡ装置が接続して成
る従来例を示した構成図、第２図は第１図に示したＤＭ
Ａバスコントローラと各チャネル間の詳細な接続関係を
示したブロック図、第３図はチャネル３の詳細構成例を
示したブロック図、第４図は従来のバス優先度制御方式
における各チャネルのＤＭＡバス獲得状態を示すタイミ
ングチャート図、第５図は本発明のバスの優先度制御方
式を適用したシステムにおけるＤＭＡバスコントローラ
の一実施例を示したブロック図、第６図は本発明のバス
の優先度制御方式を適用したシステムにおけるチャネル
の一実施例を示したブロック図、第７図は本発明のバス
の優先度制御方式による各チャネルのＤＭＡバス獲得状
態を示すタイミングチャート図である。 ！・−・ＤＭＡバスコントローラ、 ３．４．５・・・チャネル、 ９・・・ＤＭＡバス取得要求信号紳、 １０・・−ＤＭＡバス使用許可信号線、１２・・・禁止
ゲート、 １３−・・ＤＭＡバス使用許可状態検出ゲート、１４・
・・ＤＭＡバス取得取得要求フリップフロップ６・・・
フリップ７０ツブ、 １７・・・インバータ、 １８・−・ナントゲート、 ２０−・・ゲート 代理人 弁理士 則 近 憲 佑 （ほか１名ン
る従来例を示した構成図、第２図は第１図に示したＤＭ
Ａバスコントローラと各チャネル間の詳細な接続関係を
示したブロック図、第３図はチャネル３の詳細構成例を
示したブロック図、第４図は従来のバス優先度制御方式
における各チャネルのＤＭＡバス獲得状態を示すタイミ
ングチャート図、第５図は本発明のバスの優先度制御方
式を適用したシステムにおけるＤＭＡバスコントローラ
の一実施例を示したブロック図、第６図は本発明のバス
の優先度制御方式を適用したシステムにおけるチャネル
の一実施例を示したブロック図、第７図は本発明のバス
の優先度制御方式による各チャネルのＤＭＡバス獲得状
態を示すタイミングチャート図である。 ！・−・ＤＭＡバスコントローラ、 ３．４．５・・・チャネル、 ９・・・ＤＭＡバス取得要求信号紳、 １０・・−ＤＭＡバス使用許可信号線、１２・・・禁止
ゲート、 １３−・・ＤＭＡバス使用許可状態検出ゲート、１４・
・・ＤＭＡバス取得取得要求フリップフロップ６・・・
フリップ７０ツブ、 １７・・・インバータ、 １８・−・ナントゲート、 ２０−・・ゲート 代理人 弁理士 則 近 憲 佑 （ほか１名ン
Claims (1)
- ＤＭＡバスコントローラにつながるＤＭＡバスに、複数
のＤＭＡ装置がそれぞれチャネルを介して接続され、Ｄ
ＭＡコントローラが出力するバス使用許可信号を伝送す
る信号線を各チャネルにディジーチェーン状に配線して
成るシステムにおいて、いずれかのチャネルから出力さ
れるＤＭＡバス取得要求信号を受けている間は常にＤＭ
Ａバス使用許可信号を各チャネルに出力する手段を前記
ＤＭＡ：＝ｒントローラに具備させ、バスを使用したい
時はバス取得要求信号を前記ＤＭＡバスコントローラに
出力する手段とＤＭＡバスを使用している間は他のチャ
ネルにバス使用中を示す信号を出力する手段とバス使用
許可信号が自チャネルを経由している時はバス取得要求
信号が自チャネルから出力されるのを停止する手段とバ
ス使用許可信号を受けると自チャネルより優先度の低い
他チャネルにバス使用許可信号が出方されないようにす
る手段と自チャネルがＤＭＡバスの使用を開始するとＤ
ＭＡバス取得要求信号の出方を停止させる手段とを前記
各チャネルに具備させ、優先度の高いチャネルから順番
にＤＭＡバス使用許可信号を貰い、１番優先度の低いチ
ャネルがＤＭＡバスを使用した後、再びＤＭＡバス取得
要求信号を出しているチャネルの内の優先度の高いチャ
ネルから順番！（ＤＭＡバス使用許可信号を貰って順次
ＤＭＡバスを使用することを特徴とするバスの優先度制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20258083A JPS6095672A (ja) | 1983-10-31 | 1983-10-31 | バスの優先度制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20258083A JPS6095672A (ja) | 1983-10-31 | 1983-10-31 | バスの優先度制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095672A true JPS6095672A (ja) | 1985-05-29 |
Family
ID=16459838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20258083A Pending JPS6095672A (ja) | 1983-10-31 | 1983-10-31 | バスの優先度制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273657A (ja) * | 1985-05-30 | 1986-12-03 | Fujitsu Ltd | バス占有制御方式 |
-
1983
- 1983-10-31 JP JP20258083A patent/JPS6095672A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273657A (ja) * | 1985-05-30 | 1986-12-03 | Fujitsu Ltd | バス占有制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990A2 (en) | Dynamic bus arbitration | |
| JP2986176B2 (ja) | バス権制御方式およびバスシステム | |
| JPH04268938A (ja) | データ処理装置およびメモリコントローラ | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| JPS6095672A (ja) | バスの優先度制御方式 | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| US5557755A (en) | Method and system for improving bus utilization efficiency | |
| JP2002269032A (ja) | バスアービタ | |
| JP2988693B2 (ja) | バス要求優先度処理制御方式 | |
| US6073200A (en) | System having processor monitoring capability of an integrated circuits buried, internal bus for use with a plurality of internal masters and a method therefor | |
| JPS6155704B2 (ja) | ||
| JPH08263428A (ja) | スプリット転送方式を適用する情報処理装置及び同装置におけるバス調停方法 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH043239A (ja) | バス制御装置 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JP2742135B2 (ja) | バス調停装置 | |
| JPH01205365A (ja) | バス獲得制御方式 | |
| JPH04355862A (ja) | 共通リソース競合防止回路 | |
| JPS60112162A (ja) | デユアルポ−トメモリ制御方式 | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JP2860733B2 (ja) | バス接続装置 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPS607307B2 (ja) | バス制御方式 | |
| JPH0351017B2 (ja) |