JP2988693B2 - バス要求優先度処理制御方式 - Google Patents

バス要求優先度処理制御方式

Info

Publication number
JP2988693B2
JP2988693B2 JP2201895A JP20189590A JP2988693B2 JP 2988693 B2 JP2988693 B2 JP 2988693B2 JP 2201895 A JP2201895 A JP 2201895A JP 20189590 A JP20189590 A JP 20189590A JP 2988693 B2 JP2988693 B2 JP 2988693B2
Authority
JP
Japan
Prior art keywords
bus request
bus
signal
priority
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2201895A
Other languages
English (en)
Other versions
JPH0485649A (ja
Inventor
武彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2201895A priority Critical patent/JP2988693B2/ja
Publication of JPH0485649A publication Critical patent/JPH0485649A/ja
Application granted granted Critical
Publication of JP2988693B2 publication Critical patent/JP2988693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、バス上に接続されたチャネルと入出力装置
のI/Oインターフェイスに於けるバス要求優先度処理制
御方式に関する。
(従来の技術) バス上にチャネル及び同チャネルの制御対象となる複
数の入出力装置が接続される情報処理装置に於いて、そ
のI/Oインターフェイスに於ける優先度処理制御は、バ
ス上の各入出力装置にそれぞれ固有の優先度を設定し、
複数の機器から同時にバス要求が出された際に、上記優
先度に従いバス使用順位を決定していた。
しかしながら、このような優先度処理制御手段は、優
先度の高い入出力装置程、バス取得の確率が高く、優先
度の低い機器に対してバス要求の受付けが不能になって
しまう事態が生じ得ることから、複数の機器に対して平
均的処理を実現しようとするシステムに対しては不向き
であった。
(発明が解決しようとする課題) 上述したように、従来の優先度処理制御手段に於いて
は、チャネルと複数の入出力装置との間のバスに対する
各入出力装置からのバス要求を平均的に処理することが
できないという問題があった。
本発明は上記実情に鑑みなされたもので、チャネルと
複数の入出力装置との間のバスに対する各入出力装置か
らのバス要求を平均的に処理することができ、これによ
りシステム全体の性能向上が図れるバス要求優先度処理
制御方式を提供することを目的とする。
[発明の構成] (課題を解決するための手段及び作用) 本発明のバス要求優先度処理制御方式は、単一のチャ
ネル、及び同チャネルの制御対象下に置かれる複数の入
出力装置がバスを介して接続されるシステムに於いて、
上記チャネルには、上記各入出力装置から出力されるバ
ス要求信号をバス要求ラインを介して入力し、同信号を
遅延してロック(Lock)信号を発行する手段と、バス要
求の受付け可能状態下に於いて状態読取り信号を発行す
る手段と、バス使用優先順位を決定する優先度制御部
と、バス使用許可機器選択信号を発行する手段とを有
し、上記入出力装置には、発行バス要求を上記ロック信
号の発行期間に亘って保持する手段と、上記状態読取り
信号とバス要求ライン上の信号とに従い自己機器に固有
の識別情報を上記優先度制御部に送出する手段と、バス
使用権を取得したとき上記バス要求の保持手段を解除す
る手段とを有して、上記ロック信号の基になるバス要求
信号の発生から上記ロック信号の発生までの間に発行し
たバス要求が全て処理されるまで、以降のバス要求の受
付けを禁止する構成としたもので、これにより上記各入
出力装置からのバス要求を平均的に処理して、システム
全体の性能向上を図ることができる。
(実施例) 以下図面を参照して本発明の一実施例を説明する。
第1図は本発明の一実施例を示すブロック図であり、
ここでは説明を簡素にするためチャネルの制御対象下に
置かれる入出力装置を1台のみ示している。
第1図に於いて、1はチャネル、2はチャネル1の一
制御対象下に置かれた入出力装置、3はチャネル1と各
入出力装置2,2,…との間のデータ転送に供されるデータ
バスである。4乃至9はそれぞれチャネル1と各入出力
装置2,2,…との間に布線されたバス要求優先度処理制御
のための制御信号線であり、このうち、4,5はそれぞれ
入出力装置2で発行されたバス要求信号をチャネル1へ
送付するバス要求ライン、6はチャネル1で発行された
ロック(Lock)信号を各入出力装置2,2,…に供給する信
号線、7はチャネル1で発行された状態読取り信号を各
入出力装置2,2,…に供給する信号線、8はチャネル1で
発行された機器選択信号を各入出力装置2,2,…に供給す
る信号線、9は各入出力装置2,2,…のバス要求解除信号
をチャネル1へ送付する信号線である。ここではチャネ
ル1と各入出力装置2,2,…との間に、優先度が一意に定
まる2本のバス要求ライン4,5を設け、4は高優先度の
バス要求信号(A)を伝送するバス要求ラインとし、5
は低優先度のバス要求信号(B)を伝送するバス要求ラ
インとしている。
11乃至15はそれぞれチャネル1の構成要素をなすもの
で、11はチャネルの制御を司るチャネル制御部、12はデ
ータバス3の内容から、バス要求を発行した優先度の一
番高い機器(入出力装置)を決定するプライオリティエ
ンコーダである。13はファームウェア制御の下に状態読
取り信号を発行し信号線7に出力するレジスタである。
14はバス要求ライン4,5上の各バス要求信号の論理和出
力を得るオアゲートである。15はオアゲート14より出力
されるバス要求信号をシフトし一定時間遅延してロック
(Lock)信号を生成し信号線6に出力するシフトレジス
タである。
21乃至27はそれぞれ入出力装置2の構成要素をなすも
ので、21は入出力装置の制御を司る入出力制御部、22は
ファームウェア制御の下にバス要求を発行するレジスタ
である。23はレジスタ22より出力されたバス要求を信号
線6上にロック(Lock)信号が出力されている間、保持
するラッチレジスタである。24は入出力装置各々に固有
のID番号(機器識別情報)が保持されるIDレジスタであ
る。25はラッチレジスタ23にラッチされたバス要求をID
レジスタ24の内容に従い選択的に高優先度のバス要求ラ
イン4、又は低優先度のバス要求ライン5に出力するセ
レクタである。26はセレクタ25より出力されたバス要求
と、信号線7上の状態読取り信号と、バス要求ライン4
上の信号とに従いデコーダ27の動作イネーブル信号とな
るID出力制御信号を選択的に出力するセレクタである。
27はセレクタ26より出力されるID出力制御信号に従い、
IDレジスタ24が示すID番号をデコードして、データバス
3上の自己装置に固有のビット位置に“H"レベルの信号
を出力するデコーダである。
第2図は上記実施例に於ける各部の信号タイミングを
示すタイムチャートである。尚、ここでは説明を簡素に
するため、優先度処理制御のためのデータバス幅を2ビ
ット(0ビット,1ビット)とし、4台の入出力装置(機
器1〜4)がそれぞれバス要求を発行した場合を例示し
ている。ここでは、機器1(ID=0),機器2(ID=
1)が高優先度のバス要求ライン4上にバス要求を出力
し、機器3(ID=2),機器4(ID=3)が低優先度の
バス要求ライン5上にバス要求を出力するものとする。
又、図中のバス要求受付期間はシフトレジスタ15の遅延
時間によって決定される。
ここで第1図及び第2図を参照して本発明の一実施例
に於ける動作を説明する。
バスを使用したい各入出力装置2(機器i;i=1,2,3,
4)は、それぞれ自装置内に設けられたレジスタ22をセ
ットする。このレジスタ22にセットされたバス要求はラ
ッチレジスタ23に一旦ラッチされた後、IDレジスタ24の
ID番号に従い、高優先度のバス要求ライン4上、又は低
優先度のバス要求ライン5上に出力される。ここでは、
信号線6上にロック(Lock)信号が出力されていない期
間に、ID番号により、機器1(ID=0),機器2(ID=
1)が高優先度のバス要求ライン4上にバス要求を出力
し、機器3(ID=2)が低優先度のバス要求ライン5上
にバス要求を出力するものとする(第2図(a)乃至
(c)参照)。
チャネル1は、上記各バス要求ライン4,5上に送出さ
れたバス要求を受付けると、そのバス要求をシフトレジ
スタ15で遅延し、ロック(Lock)信号を発行する。即
ち、高優先度のバス要求ライン4上に出力されたバス要
求、及び低優先度のバス要求ライン5上に出力されたバ
ス要求はそれぞれオアゲート14を介してシフトレジスタ
15に入力され、そのうちの最初に発行されたバス要求が
所定のクロックに従いシフト制御されて、そのシフトに
より遅延された出力信号がロック(Lock)信号として信
号線6上に出力される。第2図に於いては、機器1が最
初にロック(Lock)信号を出力していることから、この
機器1のバス要求がラッチレジスタ23で遅延されてロッ
ク(Lock)信号が生成され信号線6上に送出される(第
2図(a)乃至(g)参照)。
このチャネル1より発行されたロック(Lock)信号
は、信号線6を介して各入出力装置2,2,…に送出され
る。
バス要求を出力した各入出力装置2,2,…は、信号線6
を介してロック(Lock)信号を受け取ると、そのロック
(Lock)信号により、ラッチレジスタ23をラッチモード
にロックして、レジスタ22にセットされたバス要求をロ
ック(Lock)信号が解除されるか又はラッチレジスタ23
にクリア信号が供給されるまでラッチレジスタ23に保持
する。即ち、ここでは、ロック(Lock)信号が出力され
るまでの間のバス要求受付期間内に、機器1,2,3がそれ
ぞれバス要求を発行していることから、機器1,2,3のラ
ッチレジスタ23がそれぞれ自己のバス要求をロック(Lo
ck)信号が解除されるか、又はラッチレジスタ23にクリ
ア信号が供給されるまで保持する。
チャネル1は、上記各入出力装置2,2,…からのバス要
求を受付けられる状態になると、レジスタ13をセットし
て、信号線7を介し、上記各入出力装置2,2,…に状態読
取り信号を発行する(第2図(h)参照)。
上記バス要求受付期間内にバス要求を発行した各入出
力装置2,2,…(機器1,2,3)は、ロック(Lock)信号に
よってバス要求が保持された時点で、チャネル1から状
態読取り信号が出力されている間、データバス3上の自
己に固有のID番号に対応したビットに“H"レベルの信号
を出力する。この際、高優先度のバス要求ライン4上
と、低優先度のバス要求ライン5上にそれぞれバス要求
が出されていると、低優先度のバス要求ライン5上にバ
ス要求を出力している機器は上記“H"レベルの信号を出
力しない。即ち、ここでは、機器1,2が高優先度のバス
要求ライン4上にバス要求を出力し、機器3が低優先度
のバス要求ライン5上にバス要求を出力していることか
ら、機器1,2はそれぞれデータバス3上の自己に固有のI
D番号に対応したビットに“H"レベルの信号を出力する
が、機器3は上記機器1,2のバス要求が解除されるまで
“H"レベルの信号を出力しない(第2図(i)参照)。
この際のID番号に対応したビット位置への“H"レベルの
信号出力は、ラッチレジスタ23に保持されたバス要求が
IDレジスタ24のID番号に従うセレクタ25の選択制御で、
高優先度のバス要求ライン4、又は低優先度のバス要求
ライン5に出力されるとともに、セレクタ26に供給され
ている状態で、セレクタ26が状態読取り信号を受け、デ
コーダ27にID出力制御信号が動作イネーブル信号として
供給されることにより、デコーダ27がIDレジスタ24に設
定されたID番号をデコードして、データバス3上の自己
装置に固有のビット位置に“H"レベルの信号を出力す
る。この際、機器3は、高優先度のバス要求ライン4上
にバス要求が出力されていることを同ライン4上の信号
状態から認識し、同信号により、デコーダ27へのID出力
制御信号の供給を禁止する。従ってこの時点(バス要求
ライン4上にバス要求が出力されている状態)では未だ
機器3のデコーダ27がディセーブル状態にあり、機器3
からはID番号に従う“H"レベルの信号が出力されない。
次にチャネル1は、データバス3上の内容からバス要
求を発行している機器の優先度を判断して、設定優先度
順にバス使用を許可する。即ち、チャネル1は、プライ
オリティエンコーダ12により、データバス3の内容か
ら、バス要求を発行している最も優先度の高い機器を認
識し、その該当機器に機器選択信号を発行する。第2図
に於いては、輪データバス3上の機器1と機器2のビッ
トが立っている(“H"レベルの信号が出力されている)
ため、そのうちの優先度の高い機器(ここでは機器2)
に対して機器選択信号を発行する。これにより優先度の
最も高い機器2はバス取得を認識し、レジスタ22、及び
ラッチレジスタ23をクリアして、自己のバス要求を解除
する(第2図(i)乃至(k)、及び(b)参照)。
このような優先度処理が、高優先度のバス要求ライン
4上のバス要求全てに対して実行され、続いて低優先度
のバス要求ライン5上のバス要求全てに対しての優先度
処理が実行される。即ち、第2図に於いては、機器1の
高優先度バス要求に対してその処理が終了すると、続い
て低優先度レベルの機器(ここでは機器3)のバス要求
に対する処理が実行される。
バス要求ライン4,5上の全てのバス要求に対して、そ
の処理が終了すると、信号線6上のロック(Lock)信号
が解除され、ロック(Lock)信号の発行中に出力されて
いたバス要求が受付けられて、そのバス要求に対する処
理(第2図では機器4のバス要求に対する処理)が実行
される。
このように、ロック(Lock)信号を用い、同信号発行
前に於いて、初めに受付けたバス要求から一定期間(シ
フトレジスタ15の遅延時間によって定まる)の間に出さ
れたバス要求が全て処理されるまで、以降のバス要求を
受付けない制御手段をもつことにより、一定時間毎に全
ての機器に対して必ずバス使用の機会を与えることがで
き、各入出力装置2,2,…からのバス要求を平均的にい処
理して、システム全体の性能を向上できる。
尚、上記した実施例では、優先度決定に伴う機器選択
の指定を信号線8により行なっているが、これに限ら
ず、データバス3を介して行なうことも可能である。
又、上記実施例では、優先度レベルを異にする2本のバ
ス要求ライン4,5を設けて、バス幅のビット数の2倍の
機器(入出力装置)に対しバス要求サービスができる構
成としているが、必ずしも2本のバス要求ラインを必要
とせず、1本のバス要求ラインを用いても本発明を実現
できる。
[発明の効果] 以上詳記したように本発明のバス要求優先度処理制御
方式によれば、単一のチャネル及び同チャネルの制御対
象下に置かれる複数の入出力装置がバスを介して接続さ
れるシステムに於いて、上記チャネルに、上記各入出力
装置から出力されるバス要求信号をバス要求ラインを介
して入力し、同信号を遅延してロック信号を発行する手
段と、バス要求の受付け可能状態下に於いて状態読取り
信号を発行する手段と、バス使用優先順位を決定する優
先度制御部と、バス使用許可機器選択信号を発行する手
段とを設け、上記入出力装置に、発行バス要求を上記ロ
ック信号の発行期間に亘って保持する手段と、上記状態
読取り信号とバス要求ライン上の信号とに従い自己機器
に固有の識別情報を上記優先度制御部に送出する手段
と、バス使用権を取得したとき上記バス要求の保持手段
を解除する手段とを設けて、上記ロック信号の基になる
バス要求信号の発生から上記ロック信号の発生までの間
に発行したバス要求が全て処理されるまで、以降のバス
要求の受付けを禁止する構成としたことにより、各入出
力装置からのバス要求を平均的に処理して、システム全
体の性能向上を図ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例に於ける各部の信号タイミングを示すタイム
チャートである。 1……チャネル、2……入出力装置(機器1,2,…)、3
……データバス、4……高優先度のバス要求ライン、5
……低優先度のバス要求ライン、6,7,8,9……信号線、1
1……チャネル制御部、12……プライオリティエンコー
ダ、13,21,22……レジスタ、14……オアゲート、15……
シフトレジスタ、23……ラッチレジスタ、24……IDレジ
スタ、25,26……セレクタ、27……デコーダ。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】単一のチャネルにバスを介して複数の入出
    力装置が接続され、上記各入出力装置が上記チャネルの
    バス優先度制御の下にバス使用権を取得するシステムに
    於いて、 上記チャネルには、 上記各入出力装置から出力されるバス要求信号を上記各
    装置に共通のバス要求ラインを介して受付ける手段と、 上記バス要求ラインより受けたバス要求信号を一定時間
    遅延してロック信号を生成し当該信号を上記各装置に共
    通の信号線を介して上記各装置に送出する手段とを有
    し、 上記入出力装置には、 バス要求を発行する手段と、 上記バス要求を上記ロック信号の発行期間に亘り保持す
    る手段と、 上記バス要求の保持手段をバス使用権を取得したとき解
    除する手段とを有して、 上記ロック信号の基になるバス要求信号を一定時間遅延
    させることによってバス要求の単位受付け期間を定め、
    上記ロック信号の基になるバス要求信号の発生から上記
    ロック信号の発生までの間に発行したバス要求が全て処
    理されるまで、以降のバス要求の受付けを禁止すること
    を特徴としたバス要求優先度処理制御方式。
  2. 【請求項2】チャネルと入出力装置との間に、優先度が
    一意に定まる高優先度バス要求信号を伝送するバス要求
    ラインと、低優先度バス要求信号を伝送するバス要求ラ
    インとを設け、上記各バス要求ライン上のバス要求信号
    をもとにロック信号を生成する請求項(1)記載のバス
    要求優先度処理制御方式。
JP2201895A 1990-07-30 1990-07-30 バス要求優先度処理制御方式 Expired - Fee Related JP2988693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2201895A JP2988693B2 (ja) 1990-07-30 1990-07-30 バス要求優先度処理制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2201895A JP2988693B2 (ja) 1990-07-30 1990-07-30 バス要求優先度処理制御方式

Publications (2)

Publication Number Publication Date
JPH0485649A JPH0485649A (ja) 1992-03-18
JP2988693B2 true JP2988693B2 (ja) 1999-12-13

Family

ID=16448604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2201895A Expired - Fee Related JP2988693B2 (ja) 1990-07-30 1990-07-30 バス要求優先度処理制御方式

Country Status (1)

Country Link
JP (1) JP2988693B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19843506A1 (de) * 1998-09-23 2000-03-30 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Elektrische Lampe
JP6259419B2 (ja) 2015-06-01 2018-01-10 ファナック株式会社 扉の開放の可否を判定する機能を備えたレーザ装置

Also Published As

Publication number Publication date
JPH0485649A (ja) 1992-03-18

Similar Documents

Publication Publication Date Title
EP0476990B1 (en) Dynamic bus arbitration
US5131085A (en) High performance shared main storage interface
US5896516A (en) Method and apparatus for reducing propagation latency in a high speed crossbar switch
JP2510799B2 (ja) デ―タ処理装置およびメモリコントロ―ラ
US5473762A (en) Method and system for pipelining bus requests
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
JPH10275075A (ja) 不平衡マルチプレクサとアービタの組合せ
JP2988693B2 (ja) バス要求優先度処理制御方式
US5353414A (en) Bus lock control apparatus capable of controlling without stopping bus arbiters
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP2626510B2 (ja) 調停装置
JP2502030B2 (ja) 同期式デ―タ処理システム用の同期化装置
EP0288191B1 (en) Method and apparatus for data transfer handshake pipelining
JPS6095672A (ja) バスの優先度制御方式
JPH032949A (ja) 入出力制御方式
JPS5932808B2 (ja) バス制御方式
JPH11102341A (ja) データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法
JPH08263428A (ja) スプリット転送方式を適用する情報処理装置及び同装置におけるバス調停方法
JPS5850047A (ja) 資源競合制御方式
JP2000276440A (ja) 調停回路および方法
JPS60193061A (ja) デ−タ伝送方式
JPH0644183A (ja) データ転送装置
JPH0630501B2 (ja) バス転送制御方式
JPH043239A (ja) バス制御装置
JPH0528102A (ja) バスアービトレーシヨン方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees