JPS60193061A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS60193061A
JPS60193061A JP59047035A JP4703584A JPS60193061A JP S60193061 A JPS60193061 A JP S60193061A JP 59047035 A JP59047035 A JP 59047035A JP 4703584 A JP4703584 A JP 4703584A JP S60193061 A JPS60193061 A JP S60193061A
Authority
JP
Japan
Prior art keywords
data
signal
circuit
key
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59047035A
Other languages
English (en)
Inventor
Kiyoji Ono
大野 喜代治
Haruo Fukuchi
福地 春雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59047035A priority Critical patent/JPS60193061A/ja
Publication of JPS60193061A publication Critical patent/JPS60193061A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ伝送方式に関し、特にシリアル・イン
ターフェースでの伝送エラーのチェックおよび、システ
ム・リセット信号の伝送が可能なデータ伝送方式に関す
るものである。
〔発明の背景〕
従来のデータ伝送方式、特に電子計算機等に接続された
キーボードと中央処理装置間のシリアル・インターフェ
ースでの伝送では、キーボードからデータが発生する度
ごとに、入力装置より制御部を介して中央処理装置に割
り込みを発生し、中央処理装置はlデータにつき1回デ
ータを読み取り、これを処理している。してかって、シ
リアル・インターフェースでの伝送エラーを検出するた
めに、送信側にチェック・ビットの付加回路を、受信側
にチェック回路をそ九ぞれ設ける必要がある。
また、従来のシリアル・インターフェースでの伝送にお
いては、キーボード上にシステム・リセット・キーを設
ける場合、システム・リセット(コ号の転送用に独立の
信号線を追加する必要がある。
このようなチェック回路や信号線の増設はコスI−高と
なり、またパラレル・インターフェースのキーボード・
ユニットと操作性が異なることは望ましくない。
〔発明の目的〕
本発明の目的は、これらの従来の問題点を解消し、エラ
ー検出ビット付加回路やエラー検出回路を付加すること
なく、シリアル・インターフェースでの伝送エラーを検
出し、これを排除できるデータ伝送方式を提出すること
、および信号線を増設することなく、キーボードから制
御部にシステム・リセット信号を伝送することができる
データ伝送方式を提出することにある。
〔発明の概要〕
上記目的を達成するため、本発明のデータ伝送方式では
、シリアル・インターフェースを有する入力装置と制御
装置間のデータ伝送方式において、入力装置には、制御
装置から送られたデータ送信要求4m号に同期してデー
タを送信する手段を設け、制御装置では、上記データ送
信要求信号を入力装置のデータ保持時間の整数分の1以
下の周期で発生することにより、入力装置から同一デー
タを整数回受信し、読み取った該データを比較照合して
伝送エラーを検出することに特徴がある。さらに。
入力装置にリセット・キーを設け、制御装置では、上記
データ送信要求信号の送出時間だけ同一信号極性である
データを受信したとき、システム・リセット信号を発生
することに特徴がある。
〔発明の実施例〕
以下、本発明の実施例を、図面により説明する。
第1図は、本発明のデータ伝送方式を用いたシリアル・
インターフェース装置のブロック図である。
第1図において、データキーlの出力信号すはキーコー
ド発生回路2に、キーコード発生回路2の出力信号Cは
並直列変換回路3に、並直列変換回路3よりのシリアル
・データ信号dは制御部内直並列変換回路5に、直並列
変換回路5の出力は処理装置パスライン6に、送信要求
発生回路4の出力信号aはキーボード内並直列変換回路
3に、それぞれ接続される。第2図(A > (B、3
)は、前記信号a ” dのタイミングチャーI−であ
る。
データキー1がオペレータより押されると、信号すが押
下時間Tの間キーコード発生回路2に入力される。キー
コード発生回路2の出力信号Cは同じく時間Tの間並直
列変換回路3に入力される。
一方、制御部内送信要求信号発生回路4は、処理装置の
指令に基づき、周期T/n(nは整数で3以上)で信号
aを発生し、キーボード内並直列変換回路3を起動し、
シリアル・データ信号dが制御部内直並列変換回路5に
入力され、その出力が処理装置に読み取られることにな
る。
第2図(A)において、データキー1の押下時間内には
、シリアル・データ信号d上のキーデータを3回読み取
ることができ、これを順にデータ1(DI)、データ2
(D2)、データ3(D3)と呼ぶこととする。一般的
にシリアルデータ伝送エラーは、散発的に発生す・るノ
イズに起因すると考えられるから、データ1;2.3を
比較照合した結果、全て同一であった場合、データ1.
2が同一でデータ3のみが異なる場合、データ1と3が
同一でデータ2のみが異なる場合、データ2,3が同一
でデータ1のみが異なる場合、すなわち、3回中2回以
上同−データが読み取れた場合、データキーlに対する
キーコードが正常に読み取れたと判断できる。
本実施例によれば、データ伝送3回中1回の割りで伝送
エラーが発生しても、オペレータによる再入力なしでデ
ータ入力を可能とする効果がある。
なお、シリアル・データ信号dのデータ1,2゜3は、
それぞれ第2図(B)に示すように、スター)−(ST
)ビットとストップ(S P)ビットとに挟まれた8ビ
ツトのキーデータである。
このように、散発的に発生するノイズに起因した伝送エ
ラーの発生割合が、データ伝送3回中の1回以下の割合
であれば、これを排除して正常にデータ伝送することが
できる。
第3図は、本発明のデータ伝送方式を用いたシリアル・
インターフェース装置のブロック図であり、第4図は第
3図のシリアル・インターフェース46号線」二の信号
のタイムチャートである。
パラレル・インターフェースでは、リセット信号を伝送
するために、独立したリセット信号線を設ければよいが
、シリアル・インターフェースで信号線の本数に限度が
ある場合には、データ伝送線を使用してシステム・リセ
ット信号を伝送するようにしなくてはならない。そこで
、第3図に示すように、シリアル・インターフェース信
号線11の受信側にリセット検出回路9を設け、一定時
間同一信号極性になったことを検出したときシステム・
リセット信号を発生させるようにした。
第3図において、第1図の構成と異なる点はキーボード
にリセッ1−・キー7を設けたこと、および制御部側に
リセット検出回路9を設けたことである。
データキー1がオペレータにより押されると、キーコー
ド発生回路3から並直列変換回路3に信号が転送される
制御部の送信要求信号発生回路4は、処理装置の指令に
基づき任意時間長t、t’ の信号を信号線10に伝送
してキーボードの並直列変換回路3を起動し、これによ
りシリアル・データが信号線11を介して制御部の直並
列変換回路5に伝送され、その出力がバス6を介して処
理装置に転送される。信号線11を介して伝送される信
号は、キーデータであって、これは第4図の11に示す
ように、スタート(S T)ビットとストップ(s p
)ビットとに挟まれた複数ビットのデータである。時間
を内に、複数組のキーデータが伝送されることになる。
次に、リセッ1−・キー7が押下されると、キーコード
発生回路2から並直列変換回路3に信号を固定するよう
に指示する。第4図では、時間t′内で負極性の固定デ
ータが伝送される。並直列変換回路3から信号線11を
介して固定データを伝送すると、直並列変換回路5はこ
れを受信して並列ビットに変換し、バス6とともにリセ
ット検出回路9に転送する。リセット検出回路9は、受
は取ったデータが固定されていて、一定時間経過しても
ストップ(s p)ビットが検出されないことを確認し
てリセット信号12を出力する。このリセット信号12
がバス6を介して処理装置に転送されることにより、シ
ステム・リセット信号として受信される。
〔発明の効果〕 以上説明したように、本発明によれば、同一データを複
数回読み取って比較照合することにより、チェック・ビ
ット付加回路やエラー検出回路を設けることなく、伝送
エラーを検出することができる。また、一定時間、同一
信号極性の信号を伝送することにより、シリアル・イン
ターフェース信号線を増加することなく、システム・リ
セット信号を転送することができるので、システムのコ
ストを低減させる利点がある。
【図面の簡単な説明】
第1図は本発明のデータ伝送方式を用いたシリアル・イ
ンターフェース装置のブロック図、第2図は第1図の各
信号のタイムチャート、第3図は本発明のデータ伝送方
式を用いたシリアル・インターフェース装置のブロック
図、第4図は第3図の各信号のタイムチャートである。 I:データキー、2:キーコード発生回路、3:並直列
変換回路、4:送信要求信号発生回路、5:直並列変換
回路、6:処理装置バス、7:リセット・キー、9:リ
セット検出回路 代理人 弁理士高橋明夫 第 1 図 4 第 2 図 込) 第 3 図 第 Φ 図

Claims (2)

    【特許請求の範囲】
  1. (1)シリアル・インターフェースを有する入力装置と
    制御装置間のデータ伝送方式において、入力装置には、
    制御装置から送ら九たデータ送信要求信号に同期してデ
    ータを送信する手段を設け、制御装置では、上記データ
    送信要求信号を入力装置のデータ保持時間の整数分の1
    以下の周期で発生することにより、入力装置から同一デ
    ータを整数回受信し、読み取った該データを比較照合し
    て伝送エラーを検出することを特徴とするデータ伝送方
    式。
  2. (2)シリアル・インターフェースを有する入力装置と
    制御装置間のデータ伝送方式において、入力装置には、
    制御装置から送られたデータ送信要求信号に同期してデ
    ータを送信する手段と、リセッ1−・キーを設け、制御
    装置では、上記データ送信要求信号の送出時間だけ同一
    信号極性であるデータを受信したとき、システム・リセ
    ット信号を発生することを特徴とするデータ伝送方式。
JP59047035A 1984-03-14 1984-03-14 デ−タ伝送方式 Pending JPS60193061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59047035A JPS60193061A (ja) 1984-03-14 1984-03-14 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59047035A JPS60193061A (ja) 1984-03-14 1984-03-14 デ−タ伝送方式

Publications (1)

Publication Number Publication Date
JPS60193061A true JPS60193061A (ja) 1985-10-01

Family

ID=12763912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59047035A Pending JPS60193061A (ja) 1984-03-14 1984-03-14 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS60193061A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298899A (ja) * 1986-06-18 1987-12-25 リンナイ株式会社 情報送信装置
JPH0523035U (ja) * 1991-09-10 1993-03-26 株式会社ニコン 多回転アブソリユート・エンコーダ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298899A (ja) * 1986-06-18 1987-12-25 リンナイ株式会社 情報送信装置
JPH0523035U (ja) * 1991-09-10 1993-03-26 株式会社ニコン 多回転アブソリユート・エンコーダ

Similar Documents

Publication Publication Date Title
US5081701A (en) System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals
JPS60193061A (ja) デ−タ伝送方式
JPH10150475A (ja) データ転送装置
US5504865A (en) Data transfer system for effecting bidirectional data transfer among a plurality of microprocessors
US6016559A (en) Multifunctional intergrated electronic product and method for preventing operation failure of the same
JP2829137B2 (ja) 外付キーボード接続確認装置
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP2578773B2 (ja) シリアルデ−タ転送装置
JP3158711B2 (ja) データ転送方法
JP3245552B2 (ja) 転送制御システム
JP2712304B2 (ja) データ伝送方法,データ伝送装置,データ受信方法およびデータ受信装置
JP2806854B2 (ja) バスの同期チェック装置
JPS6160164A (ja) デ−タ転送装置
JPS62299134A (ja) 信号多重伝送システム
JPS584364B2 (ja) デ−タ監視方式
JP2892821B2 (ja) データ転送装置
JPS623365A (ja) データ転送方法
JPS592461A (ja) 擬似同期防止方式
JPH05103041A (ja) データ処理装置およびその故障検出方法
JPS59100927A (ja) デ−タ転送方式
JPH03222543A (ja) バス転送応答方法
JPS59138147A (ja) デ−タ伝送装置
JPH0646736B2 (ja) 通信障害検出方式
JPS62267850A (ja) シリアルインタフエ−ス衝突検出方式
JPH06301614A (ja) 薬剤揮散性を有する中空繊維及び薬剤揮散方法