JPS613550A - ブレ−ク信号発生端末装置 - Google Patents

ブレ−ク信号発生端末装置

Info

Publication number
JPS613550A
JPS613550A JP59123869A JP12386984A JPS613550A JP S613550 A JPS613550 A JP S613550A JP 59123869 A JP59123869 A JP 59123869A JP 12386984 A JP12386984 A JP 12386984A JP S613550 A JPS613550 A JP S613550A
Authority
JP
Japan
Prior art keywords
signal
data
break
key output
data key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59123869A
Other languages
English (en)
Inventor
Kazuichi Katanoda
片野田 和一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59123869A priority Critical patent/JPS613550A/ja
Publication of JPS613550A publication Critical patent/JPS613550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はブレーク信号発生装置に関し、特にタイムシ
ェアリングシステムにおいて、ブレーク信号発生後のデ
ータ送信の処理を行なう端末装置に関するものである。
〔従来技術〕
従来、この糧の端末装置とL℃第1図に示すものがあっ
た。図においてIはブレーク信号及びデータ信号の発生
源であるキーボード、コはキーボードlからのブレーク
キー出力信号、a+t’rレーク信号発生部、gはブレ
ーク信号、5はデータキー出力信号、6はデータ信号発
生部、7はデータ信号、lはブレーク信号弘とデータ信
号りの信号合成部(例えば論理和回路)、そしてデは送
信データ信号である。
次に動作について説明する。キーボードlのブレークキ
ー(図示せず)を押下するとブレークキー出力信号−が
発生する。この信号コがブレーク信号発生部3を起動し
ある一定時間長のブレーク信号亭が生成(オン)される
。そして信号合成部tを経由し、送信データ信号tとし
てホスト・システムにおける計算機(図示せず)に送ら
れる。
この信号9を計算機がブレーク信号として検知すると、
計算機は端末装置から接続要求があったものとみなし、
端末とのシステム的な接続動作を開始する。
従って、以後、キーボードlのデータキー(図示せず)
を押下するとデータキー出力信号Sが発生し、データ信
号発生部6を起動する。するとデータキーに対応したコ
ードがデータ信号りとして発生し、信号合成部ざを経由
し、送信データ信号tとして計算機に送られる。計算機
はあらかじめ決められた手順に従い、端末に応答信号を
返す。
この一連の動作を示し412図である。尚。
一般的にブレーク信号は最低限、シリアル転送の以上の
様にブレーク信号の長さが一定でな〜ことやデータ信号
と非同期に発生し、同一信号ライン上で送信されること
から以下に述べる欠点があった。
即ち、ブレーク信号を計算機で認識する場合は調歩同期
の処理方式に従い1頭からlキャラクタ長チェックして
ストップビットが無い所謂フレーミングエラーを検出し
、これをブレーク信号とみなす。ブレーク信号を認識し
た後は以後のデータをサンプリングする為にブレーク信
号の消滅(オフ状態)を検出しなければならない。とこ
ろが第3図に示す様にブレーク信号と次のデータ信号4
’AHIDCとの時間間隔かはとんと無い場合は1本来
のブレーク信号の消滅がポイン)Aで検出出来ずにデー
タ信号4’A MIX中のポイントBで検出されてしま
い、ブレーク信号直後のデータ信号4IAHBXが誤っ
て後続のデータ信号IP 9 MIXとしてAl11l
されてしまうととKなる。
〔発明の概要〕
この発明は上記の様な従来のものの欠点を除去する為に
なされたものでブレーク信号の間、およびブレーク信号
消滅後の一定時間をキーボード人力禁示とすることKよ
り計算機に対して確実なデータを送信することを目的と
している。
この目的を達成するため、この発明に係るブレーク信号
発生端末装置の構成は、ホスト・システムを呼び出す際
、ブレーク信号を発生する端末装置において、前記ブレ
ーク信号の発生から消滅後一定時間経過するまで前記ホ
スト・システムへのデータ送信を梁上する手段を備えた
ことを特徴としている。
〔発明の実施例〕
以下、この発明の一実施例を第参図及び第5図に椙って
説明する。
第ダ図が第1図と異なる点は、ブレーク信号参によって
動作するデータキー出力制御部10.及びデータキー出
力制御部10fCよって作られたデータキー出力信号を
制御するデータキー出力制御信号によってデータキー出
力信号Sをマ・スフするデータキーマスク回路(例えば
論理積回路)ノコを設けた点である。
データキー出力制御部10はブレーク信号ダによって第
3図の様にブレーク信号消滅から一定時間消滅状態を継
続するデータキー出力制御信号1/を作りデータキーマ
スク回路/JKよってデータキー出力信号をマスクする
ものである。尚、ブレーク信号消滅からの遅れ時間は最
低通信速度のlビット分あれば良い。
なお、上記実施例ではキーボードから信号を受けて制御
する方式としたが、キーボード内で同様の制御をするこ
とも可能である。
〔発明の効果〕
以上のようにこの発明によればデータ信号はブレーク信
号が確実に消滅した後、送信するように構成したので計
算機側でのブレーク信号からデータ信号への切り換え時
における特殊な処理が不易l!になりデータのWA認識
が排除できる効果がある。
【図面の簡単な説明】
11!/図は従来のブレーク信号発生装置を示すブロッ
ク図、第2図は従来の端末装@における信号の送受信関
係を示す図、第3図は従来の端末装置における欠点を説
明するための図、−第ぐ図はこの発明に係るブレーク信
号発生端末装置の好ましい一実施例を示すブロック図、
及び第5図はこの発明の動作を示す図、である。 lφ・キーボード、2・・ブレークキー出力信号、3・
・ブレーク信号発生部、弘・・ブレーク信号、3・・デ
ータキー出力信号、6・・データ信号発生部、り・書デ
ータ侶゛号、t−Φ信号合成部、10・・データキー出
力制御部、/l・・データキー出力制御信号、lλ・轡
データキーマスクU路。 なお図中同一符号は同一、又は相等部分を示す。 革2図 殆4図 幣5図

Claims (5)

    【特許請求の範囲】
  1. (1)ホスト・システムを呼び出す際、ブレーク信号を
    発生する端末装置において、前記ブレーク信号の発生か
    ら消滅後一定時間経過するまで前記ホスト・システムへ
    のデータ送信を禁止する手段を備えたことを特徴とする
    ブレーク信号発生端末装置。
  2. (2)前記禁止手段が、前記ブレーク信号を受けて前記
    一定期間データキー出力制御信号を発生するデータキー
    出力制御部と、このデータキー出力制御信号とキーボー
    ドからのデータキー出力信号とを入力するマスク回路と
    、を備えた特許請求の範囲第1項記載のブレーク信号発
    生端末装置。
  3. (3)前記キーボードからのブレークキー出力信号を受
    けてブレーク信号発生部から前記ブレーク信号を発生し
    て信号合成部より前記ホスト・システムを呼び出し、前
    記ブレーク信号を受けて前記データキー出力制御部から
    前記データキー出力制御信号を発生して前記マスク回路
    により前記キーボードからのデータキー出力信号を前記
    ブレーク信号の消滅後一定時間経過するまでデータ信号
    発生部へ送らず以て前記信号合成部を介して前記ホスト
    ・システムへのデータ送信を禁止するようにした特許請
    求の範囲第2項記載のブレーク信号発生端末装置。
  4. (4)前記マスク回路が論理積回路である特許請求の範
    囲第3項記載のブレーク信号発生端末装置。
  5. (5)前記一定時間が、最低通信速度の1ビット分であ
    る特許請求の範囲第1項乃至第4項のいずれかに記載の
    ブレーク信号発生端末装置。
JP59123869A 1984-06-18 1984-06-18 ブレ−ク信号発生端末装置 Pending JPS613550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59123869A JPS613550A (ja) 1984-06-18 1984-06-18 ブレ−ク信号発生端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59123869A JPS613550A (ja) 1984-06-18 1984-06-18 ブレ−ク信号発生端末装置

Publications (1)

Publication Number Publication Date
JPS613550A true JPS613550A (ja) 1986-01-09

Family

ID=14871387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59123869A Pending JPS613550A (ja) 1984-06-18 1984-06-18 ブレ−ク信号発生端末装置

Country Status (1)

Country Link
JP (1) JPS613550A (ja)

Similar Documents

Publication Publication Date Title
US4039757A (en) Digital data communication network and control system therefor
US4891783A (en) Data terminal device
JPS613550A (ja) ブレ−ク信号発生端末装置
JPS6113251B2 (ja)
JPH0724400B2 (ja) 通信システムにおける半二重/単信インタフェース用制御回路
JPS6040749B2 (ja) シリアル伝送装置
JPS61208331A (ja) シリアルデータ通信方式および装置
JPS622744B2 (ja)
JPS5477040A (en) Data transmitter
JPS5927647A (ja) デ−タ送信装置
JPS609250A (ja) 通信制御方式
JP3296639B2 (ja) 通信切替システム装置
JPS54108504A (en) Data transmission system on start-stop system
JPH01108833A (ja) 伝送路の折返し試験制御方式
JPS60193061A (ja) デ−タ伝送方式
JPH08191290A (ja) 正常/異常判定装置
JP2576539B2 (ja) 入出力信号監視回路
JPH01149635A (ja) データ伝送方式
JPS63193744A (ja) デ−タ伝送システム
JPS60157355A (ja) 情報処理システム
JPH01140830A (ja) 調歩同期式データ転送方式
JPS592461A (ja) 擬似同期防止方式
JPH0530076A (ja) 伝送路の試験制御方式
JPH05129992A (ja) 伝送路の試験制御装置
JPS6110343A (ja) 誤り発生装置