JPH02242462A - データ・バスへのアクセスを制御する装置 - Google Patents

データ・バスへのアクセスを制御する装置

Info

Publication number
JPH02242462A
JPH02242462A JP2029762A JP2976290A JPH02242462A JP H02242462 A JPH02242462 A JP H02242462A JP 2029762 A JP2029762 A JP 2029762A JP 2976290 A JP2976290 A JP 2976290A JP H02242462 A JPH02242462 A JP H02242462A
Authority
JP
Japan
Prior art keywords
access
bus
resource
data
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2029762A
Other languages
English (en)
Other versions
JPH0740250B2 (ja
Inventor
Michael J Azevedo
マイケル・ジヨセフ・アゼヴエイドー
Paul W Hunter
ポール・ウエイン・ハンター
Donald J Lang
ドナルド・ジヨン・ラング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02242462A publication Critical patent/JPH02242462A/ja
Publication of JPH0740250B2 publication Critical patent/JPH0740250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はデータ処理装置に関し、より具体的には、時分
割データ・バスその他の資源へのアクセスに対するアー
ビトレーション制御に関する。
Ｂ、従来の技術 時分割資源の利用と共に、そうした資源へのアクセスの
制御またはアービトレーションが必要となってきた。こ
れまでに複雑さ及び論理の異なる様々な方式が考察され
使用されてきた。通常、所望のアクセス制御を実現する
ための方式が複雑になるほど、アクセスのコストが高く
なり、あるいは時間がかかるようになる。資源に対する
迅速なアクセスを維持しながら、優先順位決定のコスト
が最小限ですむ、異なる優先順位グループを有する複数
の資源ユーザの間で、バランスのとれたアクセスを提供
することが望ましい。最高の優先順位をもつ資源ユーザ
のグループに予め定められたアクセスを「保証」するこ
とが望ましい。たとえば、共用ランダム・アクセス・デ
ータ・バッファと高性能磁気ディスク・データ記憶装置
（ＤＡＳＤ）の間のデータ転送、並びに共用タイム・ス
ロット式バスを介して行なわれるすべての転送では、Ｄ
ＡＳＤによるバス及びデータ・バッファへのアクセスが
保証されている必要がある。こうした保証されたアクセ
スにより、ＤＡＳＤデータ記憶ディスクがディスク上の
データ転送に関係する区域を通り越すというオーバーラ
ンやアンダーランのためにデータ転送が打ち切られない
ようにすることができる。そのデータ・バスの他のユー
ザにも、制御されたアクセスを提供しなければならない
。
すべてのユーザにとってバス及びデータ・バッファへの
アクセスの遅延が最小となるように、かつ適切なアクセ
スの優先順位に従って、バス利用度を最大にする（すな
わち、最大帯域幅を維持する）ことが望ましい。本明細
書に記載する実施例である入出力制御装置では、バス・
ユーザはアダプタ回路であり、他のアダプタまたはデー
タ・バスに接続されたデータ・バッファき通信するため
に、ＤＡＳＤ及び他のデータ操作装置たとえば、上位処
理装置チャネルをデータ・バスに動作可能に接続する。
以上すべてのことによって、入出力制御装置の最適スル
ープットが実現できる。
複数のデータ処理装置の間に延びたデータ・バスに対す
るアクセスを制御する中央バス・アービトレータは、米
国特許第４６９８７４６号明細書に記載されている。明
らかにこのデータ・バスはタイム・スロット式ではない
。すなわち、あるデータ処理装置が「バス・マスク」に
なると、上記特許には開示されない手順に従ってそのバ
スを管理する。上記特許は、制御されるデータ転送バス
とは別個のアービトレーション・バスを介して、バスに
接続されたすべてのデータ処理装置に接続されている、
中央アービトレータを開示している。
米国特許第４７０３４２０号は、コプロセッサが、バス
・アクセスが必要となるのを予想して自動的にバス・ア
クセスを要求するという、コプロセッサと優先順位のよ
り高い入出力装置とによる入出力バスの使用をアービト
レートするためのシステムを開示している。この場合、
優先順位が最高のバス・ユーザは、実際に必要となる前
にアクセスを要求するように修正される。本発明は、そ
うする必要がなく、動作の効率を高める。
Ｃ８発明が解決しようとする課題 本発明の目的は、第１グループの資源ユーザのうちの任
意のユーザによる共用資源への迅速なアクセスを可能に
すると同時に、第２グループの資源ユーザによるアクセ
スを延期させ、共用資源の時間利用度を最大にすること
にある。
０８課題を解決するための手段 ある複数のユーザ手段の間で共用される、指定可能なタ
イム・スロット中に利用可能な、（タイム・スロット動
作式データ・バスなどの）資源に対するアクセスを制御
するための装置では、上記ユーザ手段のいずれかからア
クセス要求を受け取り、要求側ユーザ手段に上記タイム
・スロットのうち所定のタイム・スロットの間、アクセ
スを許可する、（バス・アービタなどの）アクセス制御
手段が、上記装置ならびに上記各ユーザ手段に接続され
る。アクセス制御手段中の優先順位決定手段が、上記の
所与の複数のユーザ手段の数より少ない第１の複数のユ
ーザ手段に、その資源に対する排他的または最高の優先
順位のアクセスを許可する。この最高の優先順位として
は、第１の複数のユーザ手段のそれぞれに、所定のタイ
ム・スロワトの間その資源に対する最初のアクセスを許
可することがある。他のすべてのユーザ手段は、第１の
複数のユーザ手段のうちにその資源に対するアクセスを
要求するものがなくなって始めて、その資源に対するア
クセスを獲得することができる。
Ｅ、実施例 添付の図面を参照すると、様々な図で、同じ番号は同様
の部品及び構造上の特徴を示すものとする。第１図は、
必ずしもそれだけに限定されるものではないが、２重デ
ータ・バス１０に接続された装置間のマスク・スレーブ
関係が使用される、バス・アービトレーション／資源ア
クセスを示す。
データ・バス１０は、信号線１１（第６図）のデータ転
送セットが１組のタグ線１２によって制御されるという
、既知の技術を用いて作成される。第１図で、バス・ア
クセス制御手段またはアービトレータ１５は、どのマス
ク装置ＭＯ−Ｍ５も、指定されたそれぞれのスレーブ装
置５ｏ−ｓｅにアクセスするため、データ・バス１０に
アクセスできるようにする。ある構成実施例では、各ス
レーブ装置は、ランダム・アクセス・データ・バッファ
のアドレス可能部分である。スレーブ装置の１つがマス
ク装置の１つに割り当てられる。たとえば、ＳＯがＭ５
に割り当てられ、ＳｌがＭＯに割り当てられ、Ｓ２がＭ
ｌに割り当てられ、以下同様である。図では、スレーブ
装置の方がマスク装置よりも１個多いことに留意された
い。場合によっては、８５など１つのスレーブ装置に、
Ｍ４などのマスク装置とそれに割り当てられたスレーブ
装置Ｓ５の間のデータ転送を監視させるのが望ましいこ
とがある。マスク装置とそれに割り当てられたスレーブ
装置の間でデータ・バス１０を介して通信が行なわれる
ごとに、マスク装置は、アクセス許可（「バス所有権」
ともよく呼ばれる）を獲得し、そのデータ転送を開始す
る。その通信のスレーブ装置は、バスを獲得したマスク
装置に応答する。
通常は、各通信は、時間的に中断された一連のデータ転
送からなる。これは、タイム・スロット式アクセス技術
と呼ばれる。たとえば、２にバイトのデータを転送する
場合、各タイム・スロットのアクセスの結果、比較的少
数のバイト、たとえば２．４、または８バイトが転送さ
れる。２にバイトの通信では、通常のデータ転送を完了
するために、多数回のアクセス要求とアクセス許可が必
要である。
データ・バス１０は、第２図に示すようなタイム・スロ
ット式アクセスを利用する。各タイム・スロット中に、
少数たとえば２バイトのデータが、データ・バスを介し
て転送できる。タイム・スロットはセットにグループ分
けされ、各セットは、データ・バスに対する最高のアク
セス優先順位をもつマスク装置の数と同数のタイム・ス
ロットをもつ。
各タイム・スロット・セット中に、各タイム・スロット
・セットの１タイム・スロットが最高の優先順位のマス
ク装置それぞれに利用可能となることが保証される。マ
スク装置ＭＯとＭｌは、優先順位が最高の２つの装置で
あり、ＤＡＳＤ（図示せず）とスレーブ装置１６の間の
通信を実施する。
したかって、各セットは奇数と偶数の２つのタイム・ス
ロットを有し、偶数スロットは必ずまずＭｏが利用可能
であり、奇数スロットは必ずまずＭｌが利用可能である
。すなわち、各タイム・スロット・セラＩ・中で、マス
ク装置ＭＯとＭｌのどちらかがバス・アクセスを、した
がって共用資源またはデータ・バッファ１６に対するア
クセスを獲得することができる。各タイム・スロット・
セット中のタイム・スロットは、さらにそれぞれｃｏ及
びＣ１として識別される。バスへのアクセスは、３サイ
クルのパイプラインでパイプライン化することが好まし
い。こうした構成では、第１のタイム・スロット中に、
マスク装置は、やがてくるタイム・スロット中にバス１
ｏにアクセスするため、アービトレータ１５にアクセス
を要求する。この第１のタイム・スロット中に、別のマ
スク装置が実際にデータを転送しており、同時に第２の
マスク装置がデータ転送を完了していることがある。
この要求側マスク装置に割当てできる最も早いタイム・
スロットは、次に続くタイム・スロットである。優先順
位とタイミングの点がら、もっと後のタイム・スロット
が割り当てられることもある。
要求側マスク装置にタイム・スロットが割り当てられた
後、割り当てられたタイム・スロット中でデータ転送が
行なわれ、その直後のタイム・スロット中で「ハウスキ
ーピング」と呼ばれる操作が実行されることもある。バ
ス１０を使用するために利用できる各タイム・スロット
がデータの転送に使用できることが望ましく、それが本
発明の利点である。
ハス・アクセス制御手段１５は、マスク装ＷＭＯ−Ｍ５
からそれぞれバス・アクセス要求線ＲＯ〜Ｒ５を介して
アクセス要求を受け取る。バス・アクセス制御手段１５
は、その許可線Ｇｏ−Ｇ５のうち当該の１本を介してマ
スク装置ＭＯ〜Ｍ５の１つにアクセス許可信号を送り、
そのスレーブ・バス・アクセス許可線Ｇｏｏ−Ｇ８１３
のうち当該の１本（Ｇ２２）を介して８２などそれに割
り当てられたスレーブ装置にアクセス許可信号を送る。
各タイム・スロットごとに、マスタＩ装置ＭＯ−Ｍ５の
うち１つだけがアクセスを許可される。１つまたは複数
のスレーブ装置５ｏ−ｓｅがアクセスを許可されること
がある。ある構成実施例では、１タイム・スロワＩ・中
にスレーブｇ　置Ｓ　Ｏ”　Ｓ　６のうち１つだけがア
クセスを許可された。マスク装置ＭＯ−Ｍ５の１つにバ
ス・アクセスが許可されるたびに、当該のスレーブ装置
にデータ転送がまもなくであることを警告するため、バ
ス・アクセス制御手段１５からスレーブ装置バス・アク
セス許可線６００〜Ｇ６６のうちの１本を介して許可信
号が供給される。データ転送は、マスク装置からそれに
割り当てられたスレーブ装置へても、割り当てられたス
レーブ装置からマスク装置へでも行なえる。本発明の他
の実施例では、スレーブ装置５ｏ−ｓｅがマスク装置の
一部分であってよい。すなわち、マスク装置が、マスク
装置としてもスレーブ装置としても機能できる。この例
では、やがて行なわれる通信でマスクとして母くマスタ
装置がバス・アクセスを要求し、スレーブとして俄くマ
スタ装置は、スレーブ装置としてバス許可アクセスを受
け取るだけである。バス・アクセス許可線ＧＯ〜Ｇ６及
びＧｏｏ〜Ｇ６６は、このバス許可アクセスを実行する
ために、それぞれマスク装置及びスレーブ装置に許可を
示す信号を運込ミ。
第３図は、制御手段１５を図式的に示す。制御手段１５
は、ソフトウェアの形でもハードウェアの形でも構築で
きる。入出力制御装置におけるなど各機械動作サイクル
は、データ・バス１０の動作の１サイクルとすることが
できる。すなわち、データ・バスの１タイム・スロット
である。カウンタ２５がデータ・バス１０のタイム・ス
ロットをカウントする。この例では、カウンタ２５はモ
ジュロ２カウンタ（トリガ）である。カウンタ２５は、
高優先順位アクセスのアービトレーションを実施するた
め、高優先順位アクセス回路２６にタイム・スロット指
示を供給する。バス・アクセス制御手段１５の一般的論
理は、後で第４図及び第５図に詳しく示す。ＲＯ−Ｒ５
は、それぞれ１動作サイクルまたは１タイム・スロット
中におけるマスク装置のバスに対するアクセス要求を表
す。
ＧＯ〜Ｇ５は、それぞれ当該のマスタ装置ＭＯ〜Ｍ５に
対する要求されたアクセスのアクセス許可を表す。線０
００〜Ｇ６６は、その割り当てられたマスク装置と通信
するようになることを指示するための、当該のスレーブ
装置へのバス・アクセス線を示す。スレーブ装置ＳＯは
、必すしもマスク装置ＭＯに割り当てられず、以下同様
である。
１つのバス動作サイクルの間の許可は、次に生じる動作
サイクルまたはタイム・スロットから始まるアクセスを
与える。高優先順位アクセス論理手段２６は、要求ＲＯ
とＲ１に応答して、第１の複数のマスク装置ＭＯとＭｌ
にバス・アクセスを許可する。ＧＯまたはＧ１が発行さ
れていない場合は、”ｎｏｔ　Ｇ　Ｏｏｒ　Ｇ　１　”
信号が、線２７を介して、低優先順位マスク装置Ｍ２〜
Ｍ５を扱う低優先順位アクセス論理手段２８に供給され
る。
低優先順位アクセス論理手段２８は、第５図に詳しく示
すように、要求Ｒ２〜Ｒ５と°’ｎｏｔＧ。
ｏｒＧ１′信号に応答して、Ｍ２〜Ｍ５にそれぞれバス
・アクセス許可６２〜Ｇ５を発行する。低優先順位アク
セス手段論理は、修正ラウンド・ロビン・アルゴリズム
に従って動作する。
テーブル論理手段４０は、スレーブ装置ＳＯ〜Ｓ６をマ
スタ装置ＭＯ−Ｍ５に割り当てる。マスク・バス・アク
セス許可線ＧＯ〜Ｇ５が、テーブル論理手段４０への入
力線である。スレーブ・バス・アクセス許可線０００〜
Ｇ８Ｂは、テーブル論理手段４０からの出力線である。
テーブル論理手段４０は、ハードウェアの形では、ゲー
ト・アレイ、すなわちマスク・バス許可線Ｇｏ−Ｇ５と
スレーブ・バス許可線ＧＯＯ−Ｇ６６の間の論理接続を
行なうプログラム式論理アレイとすることができる。論
理ゲーティングはハードウェアによるものもソフトウェ
アによるものも周知なので、テーブル論理手段４０につ
いてはこれ以上説明しない。所与の通信、及び所与のマ
スク装置のための優先順位を予め選択するのが望ましく
ないことがしばしばある。このため、テーブル論理手段
４０は、マスク装置へのスレーブ装置の割当てを選択し
変更する既知の技術を使って、ソフトウェア的に変更可
能になっている。別法として、すべての要求線ＲＯ−Ｒ
５と論理手段２６．２８の間、−１８＝ 及び論理手段２６．２８とアクセス許可線Ｇｏ〜Ｇ５及
びＧＯＯ−Ｇ８６の間にマルチプレクサを挿入すること
もできる。
第４図は、以下の論理式を評価する高優先順位アクセス
論理手段を示す。
（１）Ｇｎ　　＝　　Ｒｎ）ｋＣｎ ただし、Ｒはマスク装置“ｎ“から受け取った要求、１
“ｎ“′は要求するマスク装置の数（Ｏまたは１）であ
る。式（１）がＭＯまたはＭｌに関して満足されない場
合は、ｎｏｔ　Ｇｏ　ｏｒ　Ｇ１′信号が発行される。
この構成実施例では、タイム・スロットは、２つのタイ
ム・スロットからなるセットにグループ分けされる。Ｍ
Ｏは各セット中の第１のタイム・スロットに対するアク
セスを保証され、Ｍｌは各セット中の第２のタイム・ス
ロットに対するアクセスを保証される。低優先順位のマ
スク装置Ｍ２〜Ｍ５は、後で説明するように、マスク装
置ＭＯまたはＭｌがその当該の保証されたタイム・スロ
ットの間にアクセスを要求しない時、それらのタイム・
スロットに対するアクセスを獲得する。低性能バスに適
した代替構成では、タイム・スロットの各セット中のす
べてのタイム・スロットが、どの高優先順位のマスク装
置にも保証できる。こうした場合、要求側マスク装置は
、タイム・スロットに対する低優先順位のアクセスが可
能なように、アクセス要求を撤回できるものでなければ
ならない。
第４図で、上式をそれぞれＭＯ及びＭｌについて評価す
るものとして、２つのＡＮＤ−ＯＲ回路３０と３１が示
されている。ＮＯＲ回路３２は、いつＧｏもＧ１も発行
されないかを判定する。クロッキングは図示してない。
ＡＮＤ−ＯＲ回路３０と３１中で、ＡＮＤ部分３３は、
ＭＯ及びＭｌに関してタイム・スロットへのアクセスを
保証するための式（１）である項Ｒｎ＊Ｃｎを評価する
。
本発明の好ましい高性能実施例では、ＡＮＤ部分３３の
みが使用される。ＡＮＤ部分３４は、上記のように低性
能バスを使用する時に追加され使用される。部分３４は
、式Ｒｎ　＊　Ｒｎ＋４　’　＊　Ｃｎ＋１を評価する
。ただし、“ｎ＋１“は、現タイム・スロットを保証さ
れていないマスク装置ＭＯまたはＭｌを示す。すなわち
、マスクＭＯもＭｌも両方のタイム・スロットの間、高
優先順位をもつ。高性能アクセス・システムでは、この
構成は、低優先順位のマスク装置Ｍ２〜Ｍ５のロックア
ウトを起こすことがある。ＯＲ回路部分は、論理ＯＲ機
能十を実施する。
第５図は、各低優先順位マスク装置Ｍ２〜Ｍ５に関して
下記のバス・アービトレーション論理式（２）を評価す
る、低優先順位アクセス論理手段を示す。この式は、数
字“ｎ“′を使って一般化されており、“ｎ“″は数字
Ｏ〜３を用いて低優先順位のマスク装置のどれかを示し
ている。また加減算はモジューロ４であり、即ち０−１
＝３及び３＋１＝Ｏであって答は常に正数値である。Ｇ
Ｌは許可を受け取った最後のマスク装置、ｈは（上記と
同様に）Ｏ〜３の数、Ｒはバス・アクセス要求を示し、
“はＮ０Ｔ１＋は論理ＯＲ１＊は論理ＡＮＤを表し、Ａ
ＮＤはＯＲより前に評価される。
（２）　Ｇｎ＝Ｒｎ　（ＧＬｎ−１＋　（Ｒｎ−＋　’
　＊ＧＬｎ−２）＋　（（Ｒｎ−＋　’　＋Ｒｎ−２°
）　＊　Ｇ　Ｌｎ−３）＋　（（Ｒｎ−＋　’　＋Ｒｎ
−２’　＋Ｒｎ−３’　）＊ＧＬｎ））上式の効果は次
の通りである。正常なラウンド・ロビン優先順位はＭ２
　　Ｍ３　　Ｍ４　　Ｍ５である。
Ｍ３がバス・アクセスを得る時、次の優先順位はＭ４　
　Ｍ５　　Ｍ２　　Ｍ３である。次に、Ｍ５がバス・ア
クセスを得た場合、その次の優先順位はＭ２　　Ｍ３　
　Ｍ４　　Ｍ５である。
第５図で、式（２）が論理手段３５で解かれるのは、そ
のいずれか１つのデータ・バス動作サイクル中に“ｎｏ
ｔ　Ｇｏ　ｏｒ　Ｇ　１°°信号を受け取った時だけで
ある。タイミングは示してない。この論理手段への入力
線は、Ｒ２−Ｒ５とＧＬ２〜ＧＬ５である。スレーブ装
置５ｏ−ｓｅのうち割り当てられたスレーブ装置を通知
するために、また許可されたマスク装置識別をセットし
、ＧＬ　　ＲＥＧレジスタ３６の他のすべての段または
桁をリセットして、そのレジスタ３６の内容を再調節す
るために、Ｇ２−Ｇ５の出力が要求側マスク装置及びテ
ーブル論理手段４０に送られる。すなわち、Ｇ４が発行
された場合、ＧＬ４はセットされ、ＧＬＲＥＧレジスタ
３６中の他のすべてのビット位置はリセットされる。ラ
ウンド・ロビン論理式（２）はその論理を定義するが、
それらの論理動作は開式で定義されているので図面には
詳しく示してない。
Ｆ１発明の効果 本発明を用いれば、第１グループの資源ユーザのうちの
任意のユーザによる共用資源への迅速なアクセスが可能
になると同時に、第２グループの資源ユーザによるアク
セスを延期させ、共用資源の時間利用度を最大にするこ
とができる。
【図面の簡単な説明】
第１図は、本発明が有利に実施できるシステムの構成図
である。 第２図は、第１図に示したデータ転送バスの動作を示す
図である。 第３図は、本発明を使用し、第１図のシステム中で使用
できるアクセス制御手段またはアービタを示す単純化し
た図である。 第４図は、第３図に示したアクセス制御手段の高優先順
位アクセス制御部分の論理図である。 第５図は、第３図に示したアクセス制御手段の低優先順
位アクセス制御部分の論理図である。 第６図は、第１図で使用されるような両方向または２重
データ・バスを非常に簡略にして示した図である。 １０・・・・２重データ・バス、１１・・・・信号線、
１２・・・・タグ線、１５・・・・バス・アクセス制御
手段（アービタ）、２５・・・・カウンタ、２６・・・
・高優先順位アクセス論理回路、２８・・・・低優先順
位アクセス論理回路、４０・・・・テーブル論理手段、
ＭＯ〜５・・・・マスタ装置、ＳＯ〜６・・・・スレー
ブ装置。

Claims (4)

    【特許請求の範囲】
  1. （１）所定のデータを運ぶための連続するタイム・スロ
    ットを有するタイム・スロット式データ・バスであって
    、データ装置間でデータ信号を転送するためデータ・バ
    スに動作可能に所与の複数のデータ装置が接続されたデ
    ータ・バスの使用を制御する装置であって、 各データ装置が、それぞれ出力バス要求と到着バス許可
    を運ぶための出バス要求線と入りバス許可線を有し、 第１の複数の上記データ装置が第１装置であり、第２の
    複数の上記データ装置が第２装置であり、上記第１と第
    ２の複数がそれぞれ上記の所与の複数より少なく、 上記要求線及び許可線を介して上記第１装置に接続され
    、上記第１装置のいずれかから受け取ったバス要求に応
    答して、その当該の許可線を介して要求側第１装置に許
    可信号を供給し、上記タイム・スロットのうち所定のタ
    イム・スロットの間常に要求側第１装置に許可を発行す
    るように働き、上記第１装置から受け取る要求がないこ
    とに応答して不許可信号を供給する不許可手段を有する
    、迅速バス・アクセス手段と、 その当該の要求線及び許可線を介して上記第２装置に接
    続され、また上記不許可信号を受け取るため上記迅速バ
    ス・アクセス手段に接続され、上記不許可信号と上記第
    ２装置のいずれかから受け取ったバス要求とに応答して
    、当該の許可線を介して許可要求を送ることを含めて、
    上記タイム・スロットのうち所定のタイム・スロットの
    間、上記第２装置のうち所定の装置にアクセスを許可す
    る、低速バス・アクセス手段とを含む、 上記制御装置。
  2. （２）所与の複数のデータ・ポートを有するデータ・バ
    スに対するアクセスを制御する装置であって、一連のデ
    ータ転送タイム・スロットの形でデータ・バス動作を循
    環させる制御手段と、 第１の複数の上記ポートと共に動作して、優先順位の高
    いものからかかる上記ポートに対するバス・アクセスを
    許可する第１のアクセス手段と、第１の優先順位決定ア
    ルゴリズムに従って上記第１の複数のポートの間でバス
    ・アクセスを許可する第１アクセス手段内の手段と、上
    記第１の複数のポートのどれも上記タイム・スロットの
    うち所定の１タイム・スロット中にバス・アクセスを許
    可されなかった時に、不許可指示を供給する第１アクセ
    ス手段内の不許可手段と、 上記第１の複数のポート以外の第２の複数の上記ポート
    と共に動作し、上記第１アクセス手段及び上記不許可手
    段に接続されており、上記不許可指示に応答して上記第
    ２の複数のポートのうち所定の１ポートに対するバス・
    アクセスを許可する第２のアクセス手段と を含む、上記制御手段。
  3. （３）指定可能なタイム・スロット中に利用可能な、所
    与の複数のユーザ手段の間で共用される資源に対するア
    クセスを制御する装置であって、 上記資源及び上記各ユーザ手段に接続された、上記いず
    れかのユーザ手段からアクセス要求を受け取り、上記タ
    イム・スロットのうち所定の１タイム・スロットの間、
    要求側ユーザ手段にアクセスを許可する、アクセス制御
    手段、及び 上記の所与の複数よりも少ない第１の複数の上記ユーザ
    手段にそれぞれ上記タイム・スロットの間、資源に対す
    る排他的アクセスを許可し、第１の複数のユーザ手段の
    どれも上記所定のタイム・スロット中にアクセスを許可
    されなかった時に、上記第１の複数のユーザ手段以外の
    いずれかのユーザ手段に上記所定のタイム・スロットの
    間、資源に対するアクセスを許可する、アクセス制御手
    段内の優先順位決定手段 を含む、上記制御装置。
  4. （４）タイム・スロット式に利用可能な共用資源に対す
    るアクセスを制御する方法であって、 資源にアクセスするためのアクセス要求を、それぞれ同
    じ優先順位を有するアクセス要求を含む複数の優先順位
    グループにグループ分けするステップと、 優先順位が最高のアクセス要求に関して、第１の所定の
    アルゴリズムを使っていずれか１つのアクセス要求に資
    源に対するアクセスを許可し、いずれか１つのタイム・
    スロット中に優先順位が最高のアクセス要求がない場合
    にのみ、低位の優先順位グループにアクセスを許すステ
    ップと、優先順位が最低のアクセス要求に関して、優先
    順位が高位のアクセスが未処理で残っていない時だけ、
    優先順位が最低のアクセス要求のうちの所定の１つのア
    クセス要求に資源に対するアクセスを許可し、最低の優
    先順位グループでアクセスを許可する際にラウンド・ロ
    ビン・アルゴリズムを使用するステップと を含む方法。
JP2029762A 1989-02-13 1990-02-13 データ・バスへのアクセスを制御する装置 Expired - Lifetime JPH0740250B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/310,406 US4969120A (en) 1989-02-13 1989-02-13 Data processing system for time shared access to a time slotted bus
US310406 1989-02-13

Publications (2)

Publication Number Publication Date
JPH02242462A true JPH02242462A (ja) 1990-09-26
JPH0740250B2 JPH0740250B2 (ja) 1995-05-01

Family

ID=23202354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2029762A Expired - Lifetime JPH0740250B2 (ja) 1989-02-13 1990-02-13 データ・バスへのアクセスを制御する装置

Country Status (3)

Country Link
US (1) US4969120A (ja)
EP (1) EP0383475A3 (ja)
JP (1) JPH0740250B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195242A (ja) * 1990-11-22 1992-07-15 Fujitsu Ltd アービトレーション方法
WO2002101565A1 (fr) * 2001-06-12 2002-12-19 Tops Systems Corporation Systeme de traitement de donnees, systeme de multiprocesseur et arbitre de bus
US6701397B1 (en) 2000-03-21 2004-03-02 International Business Machines Corporation Pre-arbitration request limiter for an integrated multi-master bus system

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5293493A (en) * 1989-10-27 1994-03-08 International Business Machines Corporation Preemption control for central processor with cache
AU642214B2 (en) * 1990-01-19 1993-10-14 Motorola, Inc. Arbitrating access to a shared resource
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
US5138709A (en) * 1990-04-11 1992-08-11 Motorola, Inc. Spurious interrupt monitor
JP2575557B2 (ja) * 1990-11-13 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション スーパーコンピユータシステム
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5339425A (en) * 1990-12-11 1994-08-16 Fisher Controls International, Inc. Operating system for a process controller
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
EP0545482B1 (en) * 1991-12-04 1998-06-24 Koninklijke Philips Electronics N.V. Arbiter with a uniformly partitioned architecture
DE4208730A1 (de) * 1992-03-18 1993-09-30 Siemens Ag Verfahren zur Steuerung von Zugriffen mehrerer erster Einrichtungen auf eine gemeinsame zweite Einrichtung
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
AU4454993A (en) * 1992-08-10 1994-02-17 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system
US5463754A (en) * 1992-10-30 1995-10-31 International Business Machines Corporation Shared direct access storage device for fixed block architecture devices
US5506968A (en) * 1992-12-28 1996-04-09 At&T Global Information Solutions Company Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
US5875339A (en) * 1993-10-21 1999-02-23 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
US5713025A (en) * 1993-10-21 1998-01-27 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
US5487170A (en) * 1993-12-16 1996-01-23 International Business Machines Corporation Data processing system having dynamic priority task scheduling capabilities
DE4407795A1 (de) * 1994-03-09 1995-09-14 Sel Alcatel Ag Verfahren und Schaltungsanordnung zur Koordination des Zugriffs mehrerer Nachrichtenquellen auf einen Bus
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5717932A (en) * 1994-11-04 1998-02-10 Texas Instruments Incorporated Data transfer interrupt pacing
US5621898A (en) * 1994-11-29 1997-04-15 Compaq Computer Corporation Arbiter organization for serial bus transfers
US5623672A (en) * 1994-12-23 1997-04-22 Cirrus Logic, Inc. Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US5948094A (en) * 1995-09-29 1999-09-07 Intel Corporation Method and apparatus for executing multiple transactions within a single arbitration cycle
US5784569A (en) * 1996-09-23 1998-07-21 Silicon Graphics, Inc. Guaranteed bandwidth allocation method in a computer system for input/output data transfers
JP3526153B2 (ja) * 1996-11-19 2004-05-10 ソニー株式会社 データ記録再生装置
US6076132A (en) * 1997-05-28 2000-06-13 Integrated Memory Logic, Inc. Arbitration method and circuit to increase access without increasing latency
US6654833B1 (en) * 1999-07-29 2003-11-25 Micron Technology, Inc. Bus arbitration
GB0031763D0 (en) * 2000-12-29 2001-02-07 Mitel Semiconductor Ltd Arbiter for a queue management system
US7058823B2 (en) * 2001-02-28 2006-06-06 Advanced Micro Devices, Inc. Integrated circuit having programmable voltage level line drivers and method of operation
US6912611B2 (en) * 2001-04-30 2005-06-28 Advanced Micro Devices, Inc. Split transactional unidirectional bus architecture and method of operation
US6813673B2 (en) * 2001-04-30 2004-11-02 Advanced Micro Devices, Inc. Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation
US6785758B1 (en) 2001-06-01 2004-08-31 Advanced Micro Devices, Inc. System and method for machine specific register addressing in a split transactional unidirectional bus architecture
US6763415B1 (en) 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
US6732196B2 (en) * 2002-02-26 2004-05-04 International Business Machines Corporation Allowing slots belonging to a second slot category to receive I/O access requests belonging to a first and a second access request categories in a round robin fashion
US7007138B2 (en) * 2002-04-17 2006-02-28 Matsushita Electric Industiral Co., Ltd. Apparatus, method, and computer program for resource request arbitration
US7065594B2 (en) * 2003-09-23 2006-06-20 Tellabs Petaluma, Inc. Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system
WO2005053243A2 (en) * 2003-11-19 2005-06-09 Honeywell International Inc. Priority based arbitration for tdma schedule enforcement in a multi-channel system in star configuration
US7668204B2 (en) 2003-11-19 2010-02-23 Honeywell International Inc. Port driven authentication in a network
EP1741243A2 (en) 2003-11-19 2007-01-10 Honeywell International Inc. Asynchronous hub
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
EP1797503A1 (en) * 2004-09-28 2007-06-20 Koninklijke Philips Electronics N.V. Data processing system and method for memory arbitration
US8213461B2 (en) * 2006-03-29 2012-07-03 Arm Limited Method of designating slots in a transmission frame for controlling transmission of data over an interconnect coupling a plurality of master units with a plurality of slave units
US8898674B2 (en) * 2009-12-23 2014-11-25 International Business Machines Corporation Memory databus utilization management system and computer program product
DE102011004358B3 (de) * 2011-02-18 2012-05-31 Continental Automotive Gmbh Verfahren zum Übertragen von Daten über einen synchronen seriellen Datenbus
US9189433B2 (en) 2012-12-18 2015-11-17 International Business Machines Corporation Tracking a relative arrival order of events being stored in multiple queues using a counter
US9280503B2 (en) 2013-04-12 2016-03-08 Apple Inc. Round robin arbiter handling slow transaction sources and preventing block
US9575822B2 (en) 2014-08-01 2017-02-21 Globalfoundries Inc. Tracking a relative arrival order of events being stored in multiple queues using a counter using most significant bit values

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171541U (ja) * 1982-05-12 1983-11-16 株式会社日立製作所 デ−タ処理装置
JPS61267158A (ja) * 1985-05-21 1986-11-26 Nec Corp 時分割共通バスのタイムスロツト割当て方式

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015243A (en) * 1975-06-02 1977-03-29 Kurpanek Horst G Multi-processing computer system
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4237534A (en) * 1978-11-13 1980-12-02 Motorola, Inc. Bus arbiter
AU518682B2 (en) * 1979-11-05 1981-10-15 Litton Resources Systems Inc. Computer system with direct access between peripheral devices
US4313196A (en) * 1979-12-28 1982-01-26 International Business Machines Corp. Priority system with low speed request bus
FR2513407B1 (fr) * 1981-09-24 1987-01-16 Finger Ulrich Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4535330A (en) * 1982-04-29 1985-08-13 Honeywell Information Systems Inc. Bus arbitration logic
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
US4698746A (en) * 1983-05-25 1987-10-06 Ramtek Corporation Multiprocessor communication method and apparatus
US4570257A (en) * 1984-02-14 1986-02-11 Rosemount Inc. Communication system with slot time error detection
US4648029A (en) * 1984-08-27 1987-03-03 International Business Machines Corporation Multiplexed interrupt/DMA request arbitration apparatus and method
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4719569A (en) * 1985-10-11 1988-01-12 Sun Microsystems, Inc. Arbitrator for allocating access to data processing resources

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171541U (ja) * 1982-05-12 1983-11-16 株式会社日立製作所 デ−タ処理装置
JPS61267158A (ja) * 1985-05-21 1986-11-26 Nec Corp 時分割共通バスのタイムスロツト割当て方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195242A (ja) * 1990-11-22 1992-07-15 Fujitsu Ltd アービトレーション方法
US6701397B1 (en) 2000-03-21 2004-03-02 International Business Machines Corporation Pre-arbitration request limiter for an integrated multi-master bus system
WO2002101565A1 (fr) * 2001-06-12 2002-12-19 Tops Systems Corporation Systeme de traitement de donnees, systeme de multiprocesseur et arbitre de bus

Also Published As

Publication number Publication date
JPH0740250B2 (ja) 1995-05-01
US4969120A (en) 1990-11-06
EP0383475A3 (en) 1992-05-13
EP0383475A2 (en) 1990-08-22

Similar Documents

Publication Publication Date Title
JPH02242462A (ja) データ・バスへのアクセスを制御する装置
US7143219B1 (en) Multilevel fair priority round robin arbiter
US5093910A (en) Serial data transmission between redundant channels
US4972313A (en) Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts
US6976109B2 (en) Multi-level and multi-resolution bus arbitration
US6178475B1 (en) Multimedia system employing timers to properly allocate bus access
JP4696024B2 (ja) データ処理装置用相互接続論理
EP0380857A2 (en) Arbitrating communication requests in a multi-processor computer system
US5729702A (en) Multi-level round robin arbitration system
US5515523A (en) Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems
JPH061458B2 (ja) 共有母線のための分配仲裁装置および方法
JP2009512092A (ja) 共有リソースを有するマルチプロセッサコンピュータシステムにおける動的な優先権コンフリクトの解決
US4959782A (en) Access arbitration for an input-output controller
US4896266A (en) Bus activity sequence controller
KR100456696B1 (ko) 집적회로장치의 버스중재기
JPH06161952A (ja) アクセス要求仲裁装置
US7080174B1 (en) System and method for managing input/output requests using a fairness throttle
US8140728B1 (en) Data packet arbitration system
WO1995020191A1 (en) System and method for coordinating access to a bus
US7234012B2 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
US6571306B1 (en) Bus request mechanism for bus master which is parked on a shared bus
WO2001011810A1 (en) Variable access fairness in a fibre channel arbitrated loop
EP3304327B1 (en) Method and apparatus for split burst bandwidth arbitration
US20020120799A1 (en) Method and system to promote arbitration priority in a buffer queue
JPH0210459A (ja) バス使用権決定方式