JP5736847B2 - 画像形成装置およびその制御方法 - Google Patents

Description

この発明は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）−Ｅｘｐｒｅｓｓ（以下「ＰＣＩｅ」ともいう）規格の伝送方式で画像データの転送処理が可能なデジタル複写機，ファクシミリ装置，プリンタ，それらの機能を統合した機能を有すデジタル複合機（ＭＦＰ）等の画像形成装置、およびその制御方法に関する。

例えば、スキャナ等の画像読取手段を備えたデジタル複写機のような画像形成装置では、画像読取手段によって原稿から読み取った画像データをプロッタ等の画像形成手段に転送することにより、用紙等の記録媒体上に印刷（画像形成）を行うようにしている。
このような画像形成装置としては、例えば以下の（１）（２）に示すような前提条件を満たすインクジェットの広幅機のような機種の画像形成装置があり、長尺原稿のコピーを可能にしている。
（１）画像読取手段に長尺原稿の画像読み取り機能がある。
（２）画像形成手段が印刷中にヘッドを停止して印刷を停止可能なシステムである。

この種の画像形成装置は、例えば図５に示すように、スキャナ１，プロッタ２の各エンジンと、エンジンドライバを構成する画像処理ＡＳＩＣ３およびエンジンＣＰＵ４と、コントローラを構成する画像処理ＡＳＩＣ５，メモリ６，およびＨＤＤ（ハードディスク装置）７とを備えている。
スキャナ１は、原稿の画像を読み取って画像データを画像処理ＡＳＩＣ３へ出力する画像読取手段である。
プロッタ２は、画像処理ＡＳＩＣ３からの画像データに基づいて記録媒体上に印刷を行う画像形成手段である。

画像処理ＡＳＩＣ３は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（集積回路）であり、スキャナ１からの画像データに対して誤差拡散やガンマ変換等の画像処理を行う。また、スキャナ１とプロッタ２とエンジンＣＰＵ４と画像処理ＡＳＩＣ５とを接続するブリッジの役割も有する。そして、スキャナ１から画像処理ＡＳＩＣ５への画像データの転送および画像処理ＡＳＩＣ５からプロッタ２への画像データの転送を制御する。よって、第１の制御手段としての機能を果す。

エンジンＣＰＵ４は、内部ＲＯＭに格納されているプログラムに基づいて、画像処理ＡＳＩＣ３の動作や、画像処理ＡＳＩＣ３経由でのスキャナ１およびプロッタ２の動作等を制御するマイクロコンピュータである。
画像処理ＡＳＩＣ５は、画像処理ＡＳＩＣ３と同様なＩＣであり、その画像処理ＡＳＩＣ３とメモリ６とＨＤＤ７とを接続するブリッジの役割も有する。そして、画像処理ＡＳＩＣ３とメモリ６との間の画像データの転送、およびメモリ６とＨＤＤ７との間の画像データの転送を制御する。よって、第２の制御手段としての機能を果す。

メモリ６は、画像処理ＡＳＩＣ３から画像処理ＡＳＩＣ５経由で送られてくる画像データを蓄積するためのＲＡＭ等の半導体メモリである。
ＨＤＤ７は、メモリ６から画像処理ＡＳＩＣ５経由で送られてくる画像データを蓄積して保存するための大容量記憶装置である。

このように構成された画像形成装置では、長尺原稿のコピー時に、図５の矢印線Ａに示すように、スキャナ１によって読み取った画像データ（スキャナデータ）をメモリ６に蓄積するが、長尺原稿１ページ分の画像データをメモリ６に全て保存することができないため、同図の矢印線Ｂに示すように、メモリ６に一旦蓄積した画像データ（１ページに満たない画像データ）を読み出してＨＤＤ７へ蓄積し、保存させる。この原稿の画像読み取り時のデータ転送処理は、長尺原稿１ページ分の画像データがＨＤＤ７に保存し終わるまで繰り返し行われる。

そして、ＨＤＤ７に保存した画像データによる印刷を行う際は、図５の矢印線Ｃに示すように、ＨＤＤ７からその画像データを読み出してメモリ６に展開した後、同図の矢印線Ｄに示すように、プロッタ２へデータ転送して、印刷を行わせる。この印刷時のデータ転送処理は、長尺原稿１ページ分の画像データがプロッタ２へ転送し終わるまで繰り返し行われる。

ところで、画像処理ＡＳＩＣ３と画像処理ＡＳＩＣ５との間を結ぶバスライン（データ伝送路）には、ＰＣＩ−Ｅｘｐｒｅｓｓ（ＰＣＩｅ）規格による伝送方式が用いられており、これにより画像データの転送を可能にしている。
画像処理ＡＳＩＣ５は、ＶＯＵＴ用のラインＦＩＦＯ（先入れ先出しメモリ）を持っており、上述したデータ転送処理時には、メモリ６に展開された後送られてくる画像データを、そのラインＦＩＦＯに充填（格納）する。
画像処理ＡＳＩＣ３は、画像処理ＡＳＩＣ５のラインＦＩＦＯに対してリードリクエスト（読み出し要求）を発行する。

画像処理ＡＳＩＣ５は、画像データのＨＤＤ７への蓄積時には、通常、画像データを圧縮してからＨＤＤ７へ蓄積していく。極端に圧縮率の低い画像データなどは、データ量が増えるため、必要とされるＨＤＤ７の読み出し速度は速くなる。
ＨＤＤ７の読み出し速度が遅いと、メモリ６へのデータ展開がプロッタ２へのデータ転送より遅くなる。それによって、画像処理ＡＳＩＣ５のＦＩＦＯ充填用ＤＭＡコントローラ（以下「ＤＭＡコントローラ」を「ＤＭＡＣ」という）がポーズ制御（休止制御）されることがあり、画像処理ＡＳＩＣ５のＦＩＦＯ（バッファ）へのデータ充填が完了していないうちに、画像処理ＡＳＩＣ３よりリードリクエストが発行されると、画像処理ＡＳＩＣ５内部ではリードリクエストを保持したまま、読み出し完了を示すコンプリーション（Ｃｏｍｐｌｅｔｉｏｎ）の応答を返さない。このコンプリーション応答には、画像データが含まれる。

そのため、画像処理ＡＳＩＣ３内部では、例えば図６に示すように、画像処理ＡＳＩＣ５に対してリードリクエスト「ＭｅｍＲｄ」を発行しても、その時点からのタイマによる計測時間が予め設定された時間に達する前（タイマ設定値内）に画像処理ＡＳＩＣ５からコンプリーション応答「Ｃｐｌ」を受けなかった場合には、コンプリーション・タイムアウト（Ｃｏｍｐｌｅｔｉｏｎ Ｔｉｍｅｏｕｔ）が発生し、リードリクエストを破棄してしまう。

したがって、画像処理ＡＳＩＣ５のポーズが解除された後、画像処理ＡＳＩＣ３が画像処理ＡＳＩＣ５からコンプリーション応答「Ｃｐｌ」を受けても、システムエラーとなってしまう。
そのため、ＨＤＤ７の読み出し速度を満足するために、ＨＤＤ７の接続個数は常に圧縮率の低い画像データでも転送が間に合うような個数にする必要があった。
しかし、オフィス文書においては、圧縮率が低くなるような自然画像データを扱うことは少なく、そのためにＨＤＤ７の個数を増やしてコストアップしてしまうことが問題であった。

さらに、上記課題を解決するのに、下記のような課題があった。
画像処理ＡＳＩＣ３で使用されるＰＣＩｅ論理層回路は、コンプリーション・タイムアウトの発生時に、リードリクエストを破棄してしまう。従って、コンプリーション・タイムアウトの発生後にコンプリーション応答があっても、「アンエクスペクテッド・コンプリーション（Ｕｎｅｘｐｅｃｔｅｄ Ｃｏｍｐｌｅｔｉｏｎ）」エラーとするため、プロッタ２側へデータ転送を行うためのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラ（ＤＭＡＣ）を有するユーザ回路側に画像データを出力しない。そのため、正常な画像データの転送を行うことは不可能となる。

また、コンプリーション・タイムアウト機能をディスエーブル（無効）にすることは可能であるが、例えば画像処理ＡＳＩＣ５がハングアップしてコンプリーション応答がない状態の際にデバッグ性が悪くなるため、機能自体は有効にしておく必要がある。
そこで、ＰＣＩｅ論理層回路にて、コンプリーション・タイムアウトの発生時に、リードリクエストを破棄することなく、コンプリーション応答を待ち続けることが可能な仕組みとすれば、コンプリーション・タイムアウトは検知可能なまま、コンプリーション・タイムアウトの発生時においても、正常に画像データの転送が可能となる。

一方、例えば特許文献１には、パフォーマンス低下を適切に防止するため、ＰＣＩ−Ｅｘｐｒｅｓｓ・Ｉ／Ｆ（インタフェース）で発生する「Ｃｏｒｒｅｃｔａｂｌｅエラー（状態を変えることなく通常状態に復帰できるエラー）」や「Ｎｏｎ−Ｆａｔａｌエラー（プロトコルだけでは修復が難しいエラーであり、トランザクション層に依存性が高いエラー）」等のエラーを検知し、所定回数のエラーを検知すると、割り込みを発生し、リセットおよびハード交換を促す構成について開示されている。

しかしながら、上述したようなＰＣＩｅ論理層回路において、単純にリードリクエストを破棄せずに、コンプリーション応答を待ち続けると、例えば図７に示すような問題が生じ、場合によっては性能低下に結びついてしまう。

ここで、図７に示す問題について具体的に説明する。
図７において、「ＭＲｄ」はリードリクエストを、「Ｃｐｌ」はコンプリーション応答を、「←」「→」の各矢印は、リードリクエストに対するコンプリーション応答を示している。例えば、リードリクエスト「ＭＲｄ２」に対するコンプリーション応答が「ｃｐｌ２」となる。

ＰＣＩｅの規格は、リードリクエストの発行時に、そのリードリクエストおよびそれに対応するコンプリーション応答分のバッファ（「ＴＸ Ｎｏｎ−Ｐｏｓｔｅｄヘッダバッファ」および「ＴＸ Ｃｐｌデータバッファ」）の領域に空きがある分のみ、その領域を確保することにより、リードリクエストを発行可能という規格になっている。

よって、例えば図７の（ａ）に示す４つのリードリクエスト「ＭＲｄ１」〜「ＭＲｄ４」が順次発行される場合、同図の（ｂ）に示すように、その各リードリクエスト「ＭＲｄ１」〜「ＭＲｄ４」およびそれらに対するコンプリーション応答分のバッファの領域に空きがある場合に、その領域を確保することにより、それらのリードリクエストを発行することができる。

ここで、リードリクエスト「ＭＲｄ１」の発行時にコンプリーション・タイムアウトとなる動作を考えたときに、図７の（ｃ）に示すように、そのタイムアウト発生まではリードリクエスト「ＭＲｄ１」およびそれに対応するコンプリーション応答「Ｃｐｌ１」用のバッファが占有され、開放されない。
したがって、図７の（ｄ）に示すように、更に４つのリードリクエスト「ＭＲｄ５」〜「ＭＲｄ８」が順次発行される場合でも、リードリクエスト「ＭＲｄ１」用のバッファ分の空きが不足するため、リードリクエスト「ＭＲｄ８」を保持することはできず、待ち（ｗａｉｔ）状態となる。つまり、「ＭＲｄ１」分のリクエスト発行能力が劣化する。

特許文献１に記載のものは、ＣｏｒｒｅｃｔａｂｌｅエラーやＮｏｎ−Ｆａｔａｌエラーを検知して、それらのエラーリカバリを行うようにしたものであるが、コンプリーション・タイムアウトを検知して、そのエラーリカバリを行うことはできない。
この発明は、上記の点に鑑みてなされたものであり、ＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式を用いて画像データの転送を行う際に使用するリードリクエスト用のバッファを無駄に占有することなく、コンプリーション・タイムアウトを検知し、そのエラーリカバリを行えるようにすることを目的とする。

この発明は、上記の目的を達成するため、以下に示す画像形成装置およびその制御方法を提供する。
この発明による画像形成装置は、画像データを記憶する記憶手段と、上記画像データに基づいて画像形成を行う画像形成手段と、上記画像形成手段への上記画像データの転送を制御する第１の制御手段と、上記記憶手段から上記第１の制御手段への上記画像データの転送を制御する第２の制御手段とを有し、上記第２の制御手段から上記第１の制御手段への上記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置であって、以下に示すようにしたことを特徴とする。

すなわち、上記第１の制御手段に、上記第２の制御手段に対してリードリクエストを発行するリードリクエスト発行手段と、それによって発行された上記リードリクエストに対して所定時間内に上記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合に、そのコンプリーション応答に含まれている画像データを上記画像形成手段へ転送するデータ転送手段と、上記リードリクエストに対して上記所定時間内に上記コンプリーション応答を受けなかった場合に、コンプリーション・タイムアウトを検知するコンプリーション・タイムアウト検知手段と、それによって上記コンプリーション・タイムアウトが検知された場合に、上記所定時間内に受けなかった上記コンプリーション応答に対応する上記リードリクエストを退避させるリードリクエスト退避手段とを備えている。

そして、上記第１の制御手段に、上記所定時間内に受けなかった上記コンプリーション応答に対応する上記リードリクエストを保持するための専用バッファを備え、上記リードリクエスト退避手段が、上記所定時間内に受けなかった上記コンプリーション応答に対応する上記リードリクエストを上記専用バッファに退避させる。
また、上記第１の制御手段に、上記リードリクエスト発行手段による上記リードリクエストの発行時に時間の計測を開始し、その計測時間が上記所定時間を経過する前に上記コンプリーション応答を受けなかった場合に、タイムアウト信号を通知するコンプリーション・タイムアウト・タイマ手段を備え、上記コンプリーション・タイムアウト検知手段が、上記タイムアウト信号の通知を受けた場合に、上記コンプリーション・タイムアウトを検知してもよい。

この場合、上記第１の制御手段に、上記タイムアウト信号がアサートされている場合に、上記第２の制御手段からの上記コンプリーション応答の受信の有無を監視し、そのコンプリーション応答を受信した場合に、その受信したコンプリーション応答と上記退避された上記リードリクエストとが対応するものであれば、上記受信したコンプリーション応答に含まれている画像データを上記データ転送手段へ渡すコンプリーション監視手段を備えることが望ましい。そのコンプリーション監視手段が、上記受信したコンプリーション応答に含まれている画像データを上記データ転送手段へ渡した後、上記コンプリーション・タイムアウト・タイマ手段に対して上記タイムアウト信号のネゲートを要求するとよい。

この発明による制御方法は、画像データを記憶する記憶手段と、上記画像データに基づいて画像形成を行う画像形成手段と、上記画像形成手段への上記画像データの転送を制御する第１の制御手段と、上記記憶手段から上記第１の制御手段への上記画像データの転送を制御する第２の制御手段とを有し、上記第１の制御手段がリードリクエスト退避手段と専用バッファとを有し、上記第２の制御手段から上記第１の制御手段への上記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置における制御方法であって、以下に示すようにしたことを特徴とする。

すなわち、上記第１の制御手段が、上記第２の制御手段に対してリードリクエストを発行し、そのリードリクエストに対して所定時間内に上記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合には、そのコンプリーション応答に含まれている画像データを上記画像形成手段へ転送し、上記所定時間内に上記コンプリーション応答を受けなかった場合には、コンプリーション・タイムアウトを検知して、上記所定時間内に受けなかった上記コンプリーション応答に対応する上記リードリクエストを、上記リードリクエスト退避手段によって上記専用バッファに退避させて保持する。

この発明によれば、ＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式を用いて画像データの転送を行う際に使用するリードリクエスト用のバッファを無駄に占有することなく、コンプリーション・タイムアウトを検知し、そのエラーリカバリを行うことができる。
したがって、例えばインクジェットの広幅機のような機種の画像形成装置において、記憶手段（ハードディスク装置等）の転送帯域が遅いためにコンプリーション・タイムアウトが発生しても、リカバリによる性能低下も無く、正常に画像データ転送を行うことが可能となり、記憶手段の転送帯域向上のために記憶手段の個数を増やす必要が無くなり、画像形成装置の低コスト化につながる。

この発明の一実施形態である画像形成装置に使用される画像処理ＡＳＩＣの主要部の構成例を示すブロック図である。 図１のＰＣＩｅ論理層回路１４の構成例を示すブロック図である。 図２のコンプリーション監視回路２７による動作例を示すフローチャートである。 図２に示したＰＣＩｅ論理層回路１４の動作説明に供する説明図である。 従来の画像形成装置の制御系の構成例を示すブロック図である。 図５の画像処理ＡＳＩＣ３におけるコンプリーション・タイムアウトの説明に供する説明図である。 従来のＰＣＩｅ論理層回路の動作説明に供する説明図である。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１は、この発明の一実施形態である画像形成装置に使用される画像処理ＡＳＩＣの主要部の構成例を示すブロック図であり、図１と対応する部分には同一符号を付している。ここでは、説明の便宜上、この実施形態の画像形成装置を図５に示した構成の画像形成装置とし、画像処理ＡＳＩＣ３の主要部を図１に示す構成とする。

画像処理ＡＳＩＣ３は、複数のライトＤＭＡコントローラ（ＷＤＭＡＣ）１１と、複数のリードＤＭＡコントローラ（ＲＤＭＡＣ）１２と、アービタ（Ａｒｂｉｔｅｒ）１３と、ＰＣＩｅ論理層回路１４とを備えている。
複数のライトＤＭＡコントローラ１１は、スキャナ１からの画像データをメモリ６に書き込む（蓄積する）ために、メモリ６に対してアドレスおよびデータ転送の制御を行う。
複数のリードＤＭＡコントローラ１２は、メモリ６に蓄積された画像データを読み出してプロッタ２へ出力するために、メモリ６に対してアドレスおよびデータ転送の制御を行う。この複数のリードＤＭＡコントローラ１２は、データ転送手段に相当する。

アービタ１３は、複数のライトＤＭＡコントローラ１１からのライトリクエストあるいは複数のリードＤＭＡコントローラ１２からのリードリクエストをアービトレーション（調停）し、ＰＣＩｅ論理層回路１４にそれらのライトリクエスト又はリードリクエストを発行する制御を行う。
ＰＣＩｅ論理層回路１４は、ＰＣＩｅ論理層としての役割を担う。各種パケット生成、エラー検知、パワーマネージメント等の制御を行う。

図２は、図１のＰＣＩｅ論理層回路１４の構成例を示すブロック図である。なお、図中の「ユーザ回路Ｉ／Ｆ」とは、ユーザ回路を構成する図１の各ライトＤＭＡコントローラ１１、各リードＤＭＡコントローラ１２、およびアービタ１３との間のバスラインに相当する。
このＰＣＩｅ論理層回路１４は、ライト・バス（Ｗｒｉｔｅ ＢＵＳ）２１と、リード・バス（Ｒｅａｄ ＢＵＳ）２２と、Ｐｏｓｔｅｄリクエストバッファ制御回路２３と、Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４と、コンプリーション・タイムアウト・タイマ２５と、ＮＰ_ｔｅｍｐバッファ２６と、コンプリーション（Ｃｐｌ）監視回路２７と、コンプリーションバッファ制御回路２８と、ＯＲ回路２９と、送信ポート３０と、受信ポート３１とを備えている。

ライト・バス２１は、「ユーザ回路Ｉ／Ｆ」のうち、各ライトＤＭＡコントローラ１１およびアービタ１３との間のインタフェースに相当するバスラインを接続する。
リード・バス２２は、「ユーザ回路Ｉ／Ｆ」のうち、各リードＤＭＡコントローラ１２およびアービタ１３との間のインタフェースに相当するバスラインを接続する。
Ｐｏｓｔｅｄリクエストバッファ制御回路２３は、ライト・バス２１から入力されるライトリクエスト，アドレス，およびデータ（ライトデータである画像データ等）をそれぞれ内部のバッファに一旦格納した後、そのライトリクエストの発行を制御し、送信ポート３０へアドレスおよびデータと共に転送する。

Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４は、リードリクエスト発行手段，コンプリーション・タイムアウト検知手段，およびリードリクエスト退避手段としての機能を果すものであり、リード・バス２２から入力されるリードリクエストおよびアドレスをそれぞれ内部バッファに一旦格納した後、そのリードリクエストの発行を制御し、画像処理ＡＳＩＣ５との間のＰＣＩ−Ｅｘｐｒｅｓｓ Ｉ／Ｆへアドレスと共に転送する。また、後述するタイムアウト信号の通知を受け取った場合に、コンプリーション・タイムアウトを検知し、対象となるリードリクエストをＮＰ_ｔｅｍｐバッファ２６に退避させる。

コンプリーション・タイムアウト・タイマ２５は、コンプリーション・タイムアウト・タイマ手段であり、リードリクエストが発行された際に、時間の計測を開始し（タイマスタートし）、コンプリーション応答があるまで動作し続ける。そして、開始した計測時間が予め設定された所定時間を経過する前に（タイマ設定時間内に）画像処理ＡＳＩＣ５からコンプリーション応答を受けなかった場合に、タイムアウト信号の通知を行う（タイムアウト信号をアサートする）。

ＮＰ_ｔｅｍｐバッファ２６は、タイムアウト信号の通知を受け取ったＮｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４が対象となるリードリクエスト（タイマ設定時間内に受けなかったコンプリーション応答に対応するリードリクエスト）を内部バッファから退避させるための専用バッファであり、そのリードリクエストを保持できる。
コンプリーション監視回路２７は、コンプリーション監視手段であり、コンプリーション・タイムアウト・タイマ２５からのタイムアウト信号がアサートされている際に、受信ポート３１からのコンプリーション応答の受信の有無を監視し、その結果に応じた処理を行う。その処理の詳細は、図３によって後述する。

コンプリーションバッファ制御回路２８は、コンプリーション監視回路２７からのコンプリーション応答に含まれている画像データを一旦格納し、所定のタイミングでＯＲ回路２９へ出力する。このとき、その画像データを基本的には直ちに転送するが、図１に示したアービタ１３や複数のリードＤＭＡコントローラ１２を構成するユーザ回路側がデータを受信できない状態の場合にのみ、データを受信できる状態になるまで、一旦格納した画像データを保持する。
ＯＲ回路２９は、コンプリーションバッファ制御回路２８又はコンプリーション監視回路２７からの画像データをリード・バス２２経由でユーザ回路側へ転送する（渡す）。

送信ポート３０は、Ｐｏｓｔｅｄリクエストバッファ制御回路２３からのライトリクエスト，アドレス，およびデータ、あるいはＮｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４からのリードリクエストおよびアドレスをＰＣＩ−Ｅｘｐｒｅｓｓ Ｉ／Ｆ経由で画像処理ＡＳＩＣ５へ送信する。
受信ポート３１は、画像処理ＡＳＩＣ５からのコンプリーション応答を受信する。
ユーザ回路では、ＯＲ回路２９からの画像データをアービタ１３が複数のリードＤＭＡコントローラ１２へ渡す。その複数のリードＤＭＡコントローラ１２は、渡された画像データをプロッタ２へＤＭＡ転送する。

ここで、画像処理ＡＳＩＣ５によるメモリ６から画像処理ＡＳＩＣ３への画像データの転送について説明する。
画像処理ＡＳＩＣ５は、図５のＨＤＤ７に保存されている画像データを読み出してメモリ６に展開する。このとき、その画像データが符号化（圧縮）されていれば、それを復号化（伸張）する。そして、メモリ６に展開した画像データを所定ビット（所定量）ずつ読み取って内部バッファに格納する。そして、画像処理ＡＳＩＣ３からリードリクエストを受けた場合に、内部バッファに上記所定ビットの画像データが格納されていれば、その画像データを含むコンプリーション応答を画像処理ＡＳＩＣ３に対して発行する。このとき、リードリクエストに含まれているタグ（識別情報）と同じものもコンプリーション応答に含める。よって、画像処理ＡＳＩＣ５が、格納手段およびコンプリーション応答発行手段としての機能を果す。

図３は、図２のコンプリーション監視回路２７による動作例を示すフローチャートである。
このコンプリーション監視回路２７は、ステップＳ１でコンプリーション・タイムアウト・タイマ２５からのタイムアウト信号の状態をチェックし、その状態がアサートされている場合にのみステップＳ２へ進み、受信ポート３１（画像処理ＡＳＩＣ５）からのコンプリーション応答の受信の有無を監視し、そのコンプリーション応答を受信するとステップＳ３へ進んで、その受信したコンプリーション応答のタグ（Ｔａｇ）とＮＰ_ｔｅｍｐバッファ２６内に退避されたリードリクエストのタグとを比較する。

そして、ステップＳ４で両タグが一致するか否かを判断し、一致する（受信したコンプリーション応答と上記退避されたリードリクエストとが対応する）場合にはステップＳ５へ進み、受信したコンプリーション応答に含まれている画像データをそのままＯＲ回路２９およびリード・バス２２経由でユーザ回路側へ転送した後、ステップＳ６でコンプリーション・タイムアウト・タイマ２５に対してタイムアウト信号のネゲートを要求する。一方、ステップＳ４で上記両タグが一致しなければステップＳ７へ進み、通常通りコンプリーションバッファ制御回路２８へ受信したコンプリーション応答に含まれている画像データを転送する。

図４は、図２に示したＰＣＩｅ論理層回路１４の動作説明に供する説明図である。
図７による従来例でも説明したように、ＰＣＩｅの規格の場合、例えば図４の（ａ）に示す４つのリードリクエスト「ＭＲｄ１」〜「ＭＲｄ４」が順次発行される場合、同図の（ｂ）に示すように、その各リードリクエスト「ＭＲｄ１」〜「ＭＲｄ４」およびそれらに対するコンプリーション応答分のバッファの領域に空きがある場合に、その領域を確保することにより、それらのリードリクエストを発行することができる。

ここで、リードリクエスト「ＭＲｄ１」の発行時にコンプリーション・タイムアウトとなる動作を考えたときに、従来は、図７の（ｃ）に示したように、そのタイムアウト発生まではリードリクエスト「ＭＲｄ１」およびそれに対応するコンプリーション応答「Ｃｐｌ１」用のバッファが占有され、開放されなかった。

しかし、この実施形態における図２に示したＰＣＩｅ論理層回路１４では、リードリクエスト「ＭＲｄ１」の発行時にコンプリーション・タイムアウトが発生した場合、Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４が、コンプリーション・タイムアウトを検知し、図４の（ｃ）に示すように、リードリクエスト「ＭＲｄ１」をＮＰ_ｔｅｍｐバッファ（テンポラリバッファ）２６に退避させるため、自身が備えている内部バッファ「ＴＸ Ｎｏｎ−Ｐｏｓｔｅｄヘッダバッファ」の領域がタイムアウトしたリードリクエストに占有されず、開放される。
そのため、従来占有されていたリードリクエスト分の発行能力が劣化せずに済む。

このように、画像処理ＡＳＩＣ３内のＰＣＩｅ論理層回路１４が、画像処理ＡＳＩＣ５に対してリードリクエストを発行し、そのリードリクエストに対して所定時間内に画像処理ＡＳＩＣ５から所定量の画像データを含むコンプリーション応答を受けなかった場合に、コンプリーション・タイムアウトを検知して、上記所定時間内に受けなかった上記コンプリーション応答に対応する上記リードリクエストを退避させることにより、以下に示す効果を得ることができる。

すなわち、ＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式を用いて画像データの転送を行う際に使用するリードリクエスト用のバッファ（ＰＣＩｅ論理層回路１４のＮｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４の内部バッファ）を無駄に占有することなく、コンプリーション・タイムアウトを検知し、そのエラーリカバリを行うことができる。
したがって、この実施形態の画像形成装置が、例えばインクジェットの広幅機のような印刷中にヘッドを停止できるような機種の画像形成装置であれば、ＨＤＤ７の転送帯域が遅いためにコンプリーション・タイムアウトが発生しても、リカバリによる性能低下も無く、正常に画像データ転送を行うことが可能となり、ＨＤＤ７の転送帯域向上のためにＨＤＤ７の個数を増やす必要が無くなる。よって、画像形成装置の低コスト化につながる。

さらに、以下の（１）〜（４）に示す作用効果を得ることもできる。
（１）画像処理ＡＳＩＣ３内のＰＣＩｅ論理層回路１４に、上記所定時間内に受けなかったコンプリーション応答に対応するリードリクエストを保持するためのＮＰ_ｔｅｍｐバッファ２６を備え、ＰＣＩｅ論理層回路１４内のＮｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４が、上記所定時間内に受けなかったコンプリーション応答に対応するリードリクエストをＮＰ_ｔｅｍｐバッファ２６に退避させることにより、そのリードリクエストを確実に保持できるため、コンプリーション・タイムアウトのエラーリカバリを確実に行うことができる。

（２）ＰＣＩｅ論理層回路１４に、Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４によるリードリクエストの発行時に時間の計測を開始し、その計測時間が上記所定時間を経過する前にコンプリーション応答を受けなかった場合に、タイムアウト信号を通知するコンプリーション・タイムアウト・タイマ２５を備え、Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４が、上記タイムアウト信号の通知を受けた場合に、コンプリーション・タイムアウトを検知することにより、コンプリーション・タイムアウトを最適なタイミングで確実に検知することができる。

（３）ＰＣＩｅ論理層回路１４に、上記タイムアウト信号がアサートされている場合に、画像処理ＡＳＩＣ５からのコンプリーション応答の受信の有無を監視し、そのコンプリーション応答を受信した場合に、その受信したコンプリーション応答と上記退避されたリードリクエストとが対応するものであれば、上記受信したコンプリーション応答に含まれている画像データをユーザ回路側へ渡すコンプリーション監視回路２７を備えることにより、上記退避されたリードリクエストに対応するコンプリーション応答に含まれている画像データを確実にプロッタ２へ転送することができる。

（４）コンプリーション監視回路２７が、受信したコンプリーション応答に含まれている画像データをユーザ回路側へ渡した後、コンプリーション・タイムアウト・タイマ２５に対してタイムアウト信号のネゲートを要求することにより、コンプリーション・タイムアウト・タイマ２５が上記タイムアウト信号をネゲート（出力停止）することができる。そのため、Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路２４では、コンプリーション・タイムアウトの検知を解除し、次のコンプリーション・タイムアウトの検知に備えることができる。

なお、この発明を半導体メモリ，ＨＤＤ，スキャナを備えた画像形成装置に適用した実施形態について説明したが、この発明はこれに限らない。
例えば、スキャナ以外の画像読取手段を備えてもよいし、画像読取手段を備えていないプリンタのような画像形成装置にこの発明を適用することもできる。また、ＨＤＤの代わりに光ディスク等の他の大容量記憶装置を備えてもよいし、大容量記憶装置を備えず、半導体メモリとして大容量のフラッシュメモリ等の他のメモリを用いた画像形成装置にこの発明を適用することもできる。

以上の説明から明らかなように、この発明によれば、ＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式を用いて画像データの転送を行う際に使用するリードリクエスト用のバッファを無駄に占有することなく、コンプリーション・タイムアウトを検知し、そのエラーリカバリを行うことができる。したがって、低コストの画像形成装置およびその制御方法を提供することができる。

２：プロッタ ３，５：画像処理ＡＳＩＣ ４：エンジンＣＰＵ ６：メモリ
７：ＨＤＤ １１：ライトＤＭＡコントローラ １２：リードＤＭＡコントローラ
１３：アービタ １４：ＰＣＩｅ論理層回路 ２１：ライト・バス
２２：リード・バス ２３：Ｐｏｓｔｅｄリクエストバッファ制御回路
２４：Ｎｏｎ−Ｐｏｓｔｅｄリクエストバッファ制御回路
２５：コンプリーション・タイムアウト・タイマ ２６：ＮＰ_ｔｅｍｐバッファ
２７：コンプリーション監視回路 ２８：コンプリーションバッファ制御回路
２９：ＯＲ回路 ３０：送信ポート ３１：受信ポート

特開２００９−１４０２４６号公報

Claims (8)

1. 画像データを記憶する記憶手段と、前記画像データに基づいて画像形成を行う画像形成手段と、前記画像形成手段への前記画像データの転送を制御する第１の制御手段と、前記記憶手段から前記第１の制御手段への前記画像データの転送を制御する第２の制御手段とを有し、前記第２の制御手段から前記第１の制御手段への前記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置であって、
   前記第１の制御手段は、前記第２の制御手段に対してリードリクエストを発行するリードリクエスト発行手段と、該リードリクエスト発行手段によって発行された前記リードリクエストに対して所定時間内に前記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合に、そのコンプリーション応答に含まれている画像データを前記画像形成手段へ転送するデータ転送手段と、前記リードリクエストに対して前記所定時間内に前記コンプリーション応答を受けなかった場合に、コンプリーション・タイムアウトを検知するコンプリーション・タイムアウト検知手段と、該コンプリーション・タイムアウト検知手段によって前記コンプリーション・タイムアウトが検知された場合に、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを退避させるリードリクエスト退避手段とを有し、
   前記第１の制御手段は、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを保持するための専用バッファを有し、
   前記リードリクエスト退避手段は、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを前記専用バッファに退避させることを特徴とする画像形成装置。
2. 画像データを記憶する記憶手段と、前記画像データに基づいて画像形成を行う画像形成手段と、前記画像形成手段への前記画像データの転送を制御する第１の制御手段と、前記記憶手段から前記第１の制御手段への前記画像データの転送を制御する第２の制御手段とを有し、前記第２の制御手段から前記第１の制御手段への前記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置であって、
   前記第１の制御手段は、前記第２の制御手段に対してリードリクエストを発行するリードリクエスト発行手段と、該リードリクエスト発行手段によって発行された前記リードリクエストに対して所定時間内に前記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合に、そのコンプリーション応答に含まれている画像データを前記画像形成手段へ転送するデータ転送手段と、前記リードリクエストに対して前記所定時間内に前記コンプリーション応答を受けなかった場合に、コンプリーション・タイムアウトを検知するコンプリーション・タイムアウト検知手段と、該コンプリーション・タイムアウト検知手段によって前記コンプリーション・タイムアウトが検知された場合に、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを退避させるリードリクエスト退避手段とを有し、
   前記第１の制御手段は、前記リードリクエスト発行手段による前記リードリクエストの発行時に時間の計測を開始し、その計測時間が前記所定時間を経過する前に前記コンプリーション応答を受けなかった場合に、タイムアウト信号を通知するコンプリーション・タイムアウト・タイマ手段を有し、
   前記コンプリーション・タイムアウト検知手段は、前記タイムアウト信号の通知を受けた場合に、前記コンプリーション・タイムアウトを検知することを特徴とする画像形成装置。
3. 前記第１の制御手段は、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを保持するための専用バッファを有し、
   前記リードリクエスト退避手段は、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを前記専用バッファに退避させることを特徴とする請求項２に記載の画像形成装置。
4. 前記第１の制御手段は、前記タイムアウト信号がアサートされている場合に、前記第２の制御手段からの前記コンプリーション応答の受信の有無を監視し、そのコンプリーション応答を受信した場合に、その受信したコンプリーション応答と前記退避された前記リードリクエストとが対応するものであれば、前記受信したコンプリーション応答に含まれている画像データを前記データ転送手段へ渡すコンプリーション監視手段を有することを特徴とする請求項２又は３に記載の画像形成装置。
5. 前記第１の制御手段の前記コンプリーション監視手段は、前記受信したコンプリーション応答に含まれている画像データを前記データ転送手段へ渡した後、前記コンプリーション・タイムアウト・タイマ手段に対して前記タイムアウト信号のネゲートを要求することを特徴とする請求項４に記載の画像形成装置。
6. 画像データを記憶する記憶手段と、前記画像データに基づいて画像形成を行う画像形成手段と、前記画像形成手段への前記画像データの転送を制御する第１の制御手段と、前記記憶手段から前記第１の制御手段への前記画像データの転送を制御する第２の制御手段とを有し、前記第２の制御手段から前記第１の制御手段への前記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置であって、
   前記第１の制御手段は、前記第２の制御手段に対してリードリクエストを発行するリードリクエスト発行手段と、該リードリクエスト発行手段によって発行された前記リードリクエストに対して所定時間内に前記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合に、そのコンプリーション応答に含まれている画像データを前記画像形成手段へ転送するデータ転送手段と、前記リードリクエストに対して前記所定時間内に前記コンプリーション応答を受けなかった場合に、コンプリーション・タイムアウトを検知するコンプリーション・タイムアウト検知手段と、該コンプリーション・タイムアウト検知手段によって前記コンプリーション・タイムアウトが検知された場合に、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを退避させるリードリクエスト退避手段とを有し、
   前記第２の制御手段は、前記記憶手段に記憶されている画像データを前記所定量ずつ読み取って内部バッファに格納する格納手段と、前記第１の制御手段から前記リードリクエストを受けた場合に、前記内部バッファに前記所定量の画像データが格納されていれば、その画像データを含むコンプリーション応答を前記第１の制御手段に対して発行するコンプリーション応答発行手段とを有することを特徴とする画像形成装置。
7. 前記記憶手段は、半導体メモリと、ハードディスク装置とからなり、
   前記第２の制御手段の前記格納手段は、前記ハードディスク装置に保存されている画像データを読み出して前記半導体メモリに展開し、その展開した画像データを前記所定量ずつ読み取って前記内部バッファに格納することを特徴とする請求項６に記載の画像形成装置。
8. 画像データを記憶する記憶手段と、前記画像データに基づいて画像形成を行う画像形成手段と、前記画像形成手段への前記画像データの転送を制御する第１の制御手段と、前記記憶手段から前記第１の制御手段への前記画像データの転送を制御する第２の制御手段とを有し、前記第１の制御手段がリードリクエスト退避手段と専用バッファとを有し、前記第２の制御手段から前記第１の制御手段への前記画像データの転送をＰＣＩ−Ｅｘｐｒｅｓｓ規格の伝送方式によって行う画像形成装置における制御方法であって、
   前記第１の制御手段が、前記第２の制御手段に対してリードリクエストを発行し、そのリードリクエストに対して所定時間内に前記第２の制御手段から所定量の画像データを含むコンプリーション応答を受けた場合には、そのコンプリーション応答に含まれている画像データを前記画像形成手段へ転送し、前記所定時間内に前記コンプリーション応答を受けなかった場合には、コンプリーション・タイムアウトを検知して、前記所定時間内に受けなかった前記コンプリーション応答に対応する前記リードリクエストを、前記リードリクエスト退避手段によって前記専用バッファに退避させて保持することを特徴とする制御方法。

Images