CN1540539A - 中断信号控制系统与控制方法 - Google Patents

Abstract

本发明涉及一种中断信号控制系统与控制方法，该中断信号控制系统包含：一第一输出输入中断控制装置；一第二输出输入中断控制装置以及一中断控制装置总线，而该中断信号控制方法包含下列步骤：根据电连接于南桥芯片上的该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；根据电连接于北桥芯片上的该第二外围装置所发出的一第二中断信号的触发而产生一中断控制装置总线上的第三中断信号；以及通过中断控制装置总线传送第三中断信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态。

Description

中断信号控制系统与控制方法

技术领域

本发明涉及一种中断信号控制系统与控制方法，尤指设置与应用于一计算机系统中的中断信号控制系统与控制方法。

背景技术

省电机制在计算机系统的运用上相当广泛，而应用于中央处理器(CPU)上的省电模式则被分成相当多的层级与种类(例如先进组态与电力接口(Advanced Configuration and Power Interface，简称ACPI)规格中所定义的C1、C2与C3等模式)，但其目的不外乎是用以减少能源消耗并提供较低温稳定的电路操作环境。而在一般的结构下(请参见图1所示的常用计算机系统结构示意图)，计算机系统的中央处理器(CPU)1由省电模式中恢复到正常运作的机制是由芯片组中的南桥芯片(South Bridge，简称SB)2所管理。以下步骤是简单地说明计算机系统中的中央处理器(CPU)1如何进入C2或C3省电模式以及由C2或C3省电模式再恢复正常工作的步骤如下：

1.当计算机系统的操作系统(Operating System，简称OS)要进入省电模式时，中央处理器1便发布一个省电模式指令(Sleep Command)到南桥芯片2。

2.当南桥芯片2中的停止时钟控制模块(STPCLK control module)20收到该省电模式指令时，立即产生(assert)一停止时钟信号(STPCLK#)并通过一停止时钟信号接脚21传到中央处理器1。

3.当该停止时钟信号(STPCLK#)产生时，中央处理器1就通过中央处理器1、北桥芯片(North Bridge，简称NB)3及南桥芯片2间的数据总线传送一停止许可特殊指令(STPGNT)到南桥芯片2。

4.当南桥芯片2接收到该停止许可特殊指令(STPGNT)时，中央处理器1连同整个计算机系统就会都进入到省电模式。

5.当第一外围装置4通过一中断信号接脚40发出中断信号(interrupt)到南桥芯片2时，由南桥芯片2中的中断控制装置22接收，再由中断控制装置22发出一唤醒信号以触发该停止时钟控制模块(STPCLK control module)20以解除(de-assert)所产生的停止时钟信号(STPCLK#)。

6.当该停止时钟信号接脚21上的停止时钟信号(STPCLK#)被解除了，中央处理器1便可连同整个计算机系统从省电模式恢复到正常工作模式。

但为了根据外围装置数目的不断增加以及提升系统整体效能，计算机系统结构的设计不断产生改变。请参见图2所示，是具有多个输出/输入先进可编程中断控制器(Input Output Advanced Programmable Interrupt Controller，简称IO APIC)的新一代计算机系统结构示意图，其与常用一般计算机系统结构的不同处在于北桥芯片3上更增设如计算机外围连结总线桥接装置(PCI to PCIBridge)5的桥接装置，藉以连接新增的外围装置(如图中所示的第二外围装置6)以及提高系统效能。而其中第一输出输入先进可编程中断控制器(IOAPIC)25是位于南桥芯片2中，至于第二输出输入先进可编程中断控制器(IOAPIC)50则设置于如图所示的计算机外围连结总线桥接装置(PCI to PCIBridge)5的桥接装置中。

但如此一来，新增的外围装置6产生的中断信号(interrupt)通过中断信号接脚60送至计算机外设连结总线桥接装置(PCI to PCI Bridge)5中的第二输出输入先进可编程中断控制器(IO APIC)50，但第二输出输入先进可编程中断控制器(IO APIC)50并不像南桥芯片(SB)2中的第一输出输入先进可编程中断控制器(IO APIC)25是连接至该停止时钟控制模块(STPCLK Control module)20上，进而具有可与中央处理器(CPU)1进行省电模式/正常工作模式等状态切换的控制机制与控制接脚(例如图中的停止时钟信号接脚21)，因此在此新一代系统状态下，连接在计算机外设连接总线桥接装置(PCI to PCI Bridge)5上的第二外围装置6并无法有效地将计算机系统由省电模式唤醒恢复到正常工作模式。而如何有效解决以上常用手段的问题，是本发明的主要目的。

发明内容

本发明涉及一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而该中断信号控制系统包含：一第一输出输入中断控制装置，电连接于该第一外围装置与该南桥芯片，是根据该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；一第二输出输入中断控制装置，电连接于该第二外围装置与该北桥芯片，是根据该第二外围装置所发出的一第二中断信号的触发而产生中断控制装置总线上的一第三中断信号；以及一中断控制装置总线，信号连接于该第一输出输入中断控制装置与该第二输出输入中断控制装置，是用以传送该第三中断信号，而本发明的特征在于该第一输出入中断控制装置可根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。

根据上述构想，本发明所述的中断信号控制系统，其中该第一输出输入中断控制装置为一输出输入先进可编程中断控制装置，整合于该南桥芯片中。

根据上述构想，本发明所述的中断信号控制系统，其所设置于该计算机系统中更包含一计算机外设连接总线桥接装置(PCI to PCI Bridge)，电连接于该北桥芯片与第二外围装置。

根据上述构想，本发明所述的中断信号控制系统，其中该第二输出输入中断控制装置为一输出输入先进可编程中断控制装置，整合于该总线桥接芯片中。

根据上述构想，本发明所述的中断信号控制系统，其中该中断控制装置总线为一先进可编程中断控制装置总线。

根据上述构想，本发明所述的中断信号控制系统，其中该第一输出输入中断控制装置是监听传送在该中断控制装置总线上的该第三中断信号，进而根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。

根据上述构想，本发明所述的中断信号控制系统，其中该第一中断控制信号是由该第一外围装置以一信号接脚传递至该第一输出输入中断控制装置。

根据上述构想，本发明所述的中断信号控制系统，其中该第二中断控制信号是由该第二外围装置以一信号接脚传递至该第二输出输入中断控制装置。

本发明的另一方面是为一种中断信号控制方法，应用于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而该中断信号控制方法包含下列步骤：根据电连于该南桥芯片的该第一外围装置所发出的一第一中断信号而相对应产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；根据电连接于该北桥芯片的该第二外围装置所发出的一第二中断信号所产生的第三中断信号至该南桥芯片，使该南桥芯片解除该中央处理器的省电状态。

根据上述构想，本发明所述的中断信号控制方法，其中转传该第三中断信号的动作是通过一中断控制装置总线完成，该中断控制装置总线电连接于该南桥芯片与一总线桥接芯片，该总线桥接芯片电连接于该北桥芯片与该第二外围装置之间。

根据上述构想，本发明所述的中断信号控制方法，其中根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态的动作是由整合于该南桥芯片中的一输出输入先进可编程中断控制装置所完成，该输出输入先进可编程中断控制装置是电连接于该中断控制装置总线上，是用以监听该中断控制装置总线是否传送有该第三中断信号。

本发明的另一方面是一种设置于计算机系统中的中断信号控制装置，该计算机系统具有一中央处理器、一停止时钟控制模块、一中断控制装置总线、一第一外围装置以及一第二外围装置，该中断信号控制装置是电连接于该停止时钟控制模块、该中断控制装置总线以及该第一外围装置，而该中断信号控制装置的特征在于可分别根据该第一外围装置所发出的一第一中断信号或该中断控制装置总线上所传送的第三中断信号，进而使该停止时钟控制模块解除该中央处理器的省电状态。

根据上述构想，本发明所述的中断信号控制装置，其中该中断信号控制装置为一输出输入先进可编程中断控制装置，整合于该计算机系统的一南桥芯片上。

根据上述构想，本发明所述的中断信号控制装置，其中该电状态控制装置整合于该计算机系统的该南桥芯片上，以一信号接脚电连接中央处理器。

根据上述构想，本发明所述的中断信号控制装置，其中该中断控制装置总线为一先进可编程中断控制装置总线。

附图说明

本发明藉由下列附图及详细说明，得以更深入的了解：

图l：是公知计算机系统结构示意图。

图2：是具有多个输出输入先进可编程中断控制器的计算机系统结构示意图。

图3：是本发明为改善公用缺陷所发展出来的一较佳实施例功能方块示意图。

图4：是本发明为改善公用缺陷所发展出来的一较佳方法功能方块示意图。

其中，附图标记说明如下：

1中央处理器                      2南桥芯片

3北桥芯片                        4第一外围装置

20停止时钟控制模块               21停止时钟信号接脚

22中断控制装置                   40中断信号接脚

25第一输出输入先进中断控制装置

5计算机外设连接总线桥接装置

50第二输出输入先进中断控制装置

6第二外围装置                    60中断信号接脚

11中央处理器                     13南桥芯片

12北桥芯片                       14第一外围装置

15计算机外设连接总线桥接装置

16第二外围装置                   17中断控制装置总线

131第一输出输入先进中断控制装置

151第二输出输入先进中断控制装置

132停止时钟控制模块              140中断信号接脚

160中断信号接脚

具体实施方式

请参见图3，是本发明为改善公用缺陷所发展出来的一较佳实施例功能方块示意图，本发明主要是为一种中断信号控制系统，其可设置于计算机系统中，该计算机系统包含如图中所示的中央处理器11、北桥芯片12、南桥芯片13、第一外围装置14、一第二外围装置16，而本发明的中断信号控制系统主要包含有第一输出输入先进可编程中断控制装置131、第二输出输入先进可编程中断控制装置151以及一中断控制装置总线17。而本发明的特征在于该第一输出输入先进可编程中断控制装置131除在接受第一外围装置14中断信号时对中断控制装置总线17发出中断信号外，也加入随时监听该中断控制装置总线17上其它的中断信号的功能。

当操作系统对计算机系统发出进入省电模式的要求时，中央处理器11发布一个省电模式指令(Sleep Command)到南桥芯片13，南桥芯片13产生(assert)一停止时钟信号(STPCLK#)传到中央处理器(CPU)11，中央处理器11根据该停止许可特殊指令(STPGNT)传送停止许可特殊指令(STPGNT)至南桥后，系统就进入C2或C3的省电状态。

当中央处理器11处于C2或C3的省电模式而第一外围装置14通过该中断信号接脚140发出该中断信号(interrupt)到第一输出输入先进可编程中断控制装置131，用以通知该南桥芯片13中的该停止时钟控制模块(STPCLKcontrol module)132，进而触发该停止时钟控制模块(STPCLK controlmodule)132来解除(de-assert)所产生的停止时钟信号(STPCLK#)。而再第一输出输入先进可编程中断控制装置13 1通知停止时钟控制模块(STPCLK controlmodule)132的同时也对中断控制装置总线17发出一中断信号。

如此一来，当中央处理器11处于C2或C3的省电模式而第二外围装置16通过该中断信号接脚160发出该中断信号(interrupt)到计算机外围连结总线桥接装置(PCI to PCI Bridge)15时，计算机外围连结总线桥接装置(PCI to PCIBridge)15中的第二输出输入先进可编程中断控制器(IO APIC)151接收到该中断信号后，对中断控制装置总线17发出一第三中断信号通过触发该第一输出输入先进可编程中断控制装置131，用以通知该南桥芯片13中的该停止时钟控制模块(STPCLK control module)132，进而触发该停止时钟控制模块(STPCLK control module)132来解除(de-assert)所产生的停止时钟信号(STPCLK#)。因此，于本发明的较佳实施例中，即使是连接在计算机外围连结总线桥接装置(PCI to PCI Bridge)15上的第二外围装置16，仍可有效地将中央处理器及计算机系统由省电模式唤醒恢复到正常工作模式，进而可有效地解决公用手段的问题，达到本发明的主要目的。

上述方法的流程请参见图4a、图4b、图4c，其是本发明系统流程示意图。图4a当该第一外围装置发出中断信号，则该第一输出输入先进可编程中断控制装置送出该第一唤醒信号至南桥芯片。图4b当该第二外围装置发出中断信号，则该第二输出输入先进可编程中断控制装置送出该第三中断信号至该中断控制装置总线。图4c当该第一输出输入先进可编程中断控制装置察觉到该中断控制装置总线有第三中断信号，该第一输出输入先进可编程中断控制装置送出该第一唤醒信号至南桥芯片。

综上所述，本发明在此新一代系统状态下，仍可有效地利用连接在计算机外设连接总线桥接装置15上的第二外围装置16来将计算机系统由省电模式唤醒恢复到正常工作模式，成功地解决以上公用手段的问题，达成本发明的主要目的。凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请专利范围内。

Claims (10)

1.一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而其中该中断信号控制系统包含：

一第一输出输入中断控制装置，电连接于该第一外围装置与该南桥芯片，是根据该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；

一第二输出输入中断控制装置，电连接于该第二外围装置与该北桥芯片，是根据该第二外围装置所发出的一第二中断信号的触发而产生一第三中断信号；以及

一中断控制装置总线，信号连接于该第一输出输入中断控制装置与该第二输出输入中断控制装置，是用以传送该第三中断信号，而本发明的特征在于该第一输出输入中断控制装置可根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。

2.如权利要求1所述的中断信号控制系统，其中该第一输出输入中断控制装置为一输出输入先进可程序中断控制装置，整合于该南桥芯片中。

3.如权利要求1所述的中断信号控制系统，其所设置于该计算机系统中更包含一总线桥接芯片，电连接于该北桥芯片与第二外围装置，其中该总线桥接芯片，为一计算机外设连接总线桥接装置，该第二输出输入中断控制装置为一输出输入先进可编程中断控制装置，整合于该总线桥接芯片中。

4.如权利要求1所述的中断信号控制系统，其中该中断控制装置总线为一先进可编程中断控制装置总线。

5.如权利要求1所述的中断信号控制系统，其中该第一输出输入中断控制装置是监听传送在该中断控制装置总线上的该第三中断信号，进而根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。

6.如权利要求1所述的中断信号控制系统，其中该第一中断控制信号是由该第一外围装置以一信号接脚传递至该第一输出输入中断控制装置，该第二中断控制信号是由该第二外围装置以一信号接脚传递至该第二输出输入中断控制装置。

7.一种中断信号控制方法，应用于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而其中该中断信号控制方法包含下列步骤：

根据电连于该南桥芯片的该第一外围装置所发出的一第一中断信号而相对应产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；

根据电连接于该北桥芯片的该第二外围装置所发出的一第二中断信号而相对应产生一第三中断信号；以及

转传该第三中断信号至该南桥芯片，并根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态。

8.如权利要求7所述的中断信号控制方法，其中转传该第三中断信号的动作是通过一中断控制装置总线完成，该中断控制装置总线电连接于该南桥芯片与一总线桥接芯片，该总线桥接芯片电连接于该北桥芯片与该第二外围装置之间，其中根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态的动作是由整合于该南桥芯片中的一输出输入先进可编程中断控制装置所完成，该输出输入先进可编程中断控制装置是电连接于该中断控制装置总线上，是用以监听该中断控制装置总线是否传送有该第三中断信号。

9.一种中断信号控制装置，设置于一计算机系统中，该计算机系统具有一中央处理器、一停止时钟控制模块、一中断控制装置总线、一第一外围装置以及一第二外围装置，该中断信号控制装置是电连接于该停止时钟控制模块、该中断控制装置总线以及该第一外围装置，而该中断信号控制装置的特征在于可分别根据该第一外围装置所发出的一第一中断信号或该中断控制装置总线上所传送的该第二外围装置所发出的一第二中断信号所触发产生的一第三中断信号，进而使该停止时钟控制模块解除该中央处理器的省电状态。

10.如权利要求9所述的中断信号控制装置，其中该中断信号控制装置为一输出输入先进可编程中断控制装置，整合于该计算机系统的一南桥芯片上，其中该省电状态控制装置整合于该计算机系统的该南桥芯片上，电连接中央处理器以一信号接脚，其中该中断控制装置总线为一先进可编程中断控制装置总线。

Images