CN100452005C - 中断信号控制系统与控制方法 - Google Patents
中断信号控制系统与控制方法 Download PDFInfo
- Publication number
- CN100452005C CN100452005C CNB2003101043415A CN200310104341A CN100452005C CN 100452005 C CN100452005 C CN 100452005C CN B2003101043415 A CNB2003101043415 A CN B2003101043415A CN 200310104341 A CN200310104341 A CN 200310104341A CN 100452005 C CN100452005 C CN 100452005C
- Authority
- CN
- China
- Prior art keywords
- look
- control device
- interrupt control
- bridge chip
- south bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 65
- 238000012545 processing Methods 0.000 claims abstract description 43
- 230000009471 action Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 230000037007 arousal Effects 0.000 abstract 1
- 101100016034 Nicotiana tabacum APIC gene Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 239000000725 suspension Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
- Power Sources (AREA)
Abstract
本发明涉及一种中断信号控制系统与控制方法，该中断信号控制系统包含：一第一输入输出中断控制装置；一第二输入输出中断控制装置以及一中断控制装置总线，而该中断信号控制方法包含下列步骤：根据电连接于南桥芯片上的该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；根据电连接于北桥芯片上的该第二外围装置所发出的一第二中断信号的触发而产生一中断控制装置总线上的第三中断信号；以及通过中断控制装置总线传送第三中断信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态。
Description
技术领域
本发明涉及一种中断信号控制系统与控制方法，尤指设置与应用于一计算机系统中的中断信号控制系统与控制方法。
背景技术
省电机制在计算机系统的运用上相当广泛，而应用于中央处理器(CPU)上的省电模式则被分成相当多的层级与种类(例如高级组态与电力接口(Advanced Configuration and Power Interface，简称ACPI)规格中所定义的C1、C2与C3等模式)，但其目的不外乎是用以减少能源消耗并提供较低温稳定的电路操作环境。而在一般的结构下(请参见图1所示的常用计算机系统结构示意图)，计算机系统的中央处理器(CPU)1由省电模式中恢复到正常运作的机制是由芯片组中的南桥芯片(South Bridge，简称SB)2所管理。以下步骤是简单地说明计算机系统中的中央处理器(CPU)1如何进入C2或C3省电模式以及由C2或C3省电模式再恢复正常工作的步骤如下：
1.当计算机系统的操作系统(Operating System，简称OS)要进入省电模式时，中央处理器1便发布一个省电模式指令(Sleep Command)到南桥芯片2。
2.当南桥芯片2中的停止时钟控制模块(STPCLK control module)20收到该省电模式指令时，立即产生(assert)一停止时钟信号(STPCLK#)并通过一停止时钟信号接脚21传到中央处理器1。
3.当该停止时钟信号(STPCLK#)产生时，中央处理器1就通过中央处理器1、北桥芯片(North Bridge，简称NB)3及南桥芯片2间的数据总线传送一停止许可特殊指令(STPGNT)到南桥芯片2。
4.当南桥芯片2接收到该停止许可特殊指令(STPGNT)时，中央处理器1连同整个计算机系统就会都进入到省电模式。
5.当第一外围装置4通过一中断信号接脚40发出中断信号(interrupt)到南桥芯片2时，由南桥芯片2中的中断控制装置22接收，再由中断控制装置22发出一唤醒信号以触发该停止时钟控制模块(STPCLK controlmodule)20以解除(de-assert)所产生的停止时钟信号(STPCLK#)。
6.当该停止时钟信号接脚21上的停止时钟信号(STPCLK#)被解除了，中央处理器1便可连同整个计算机系统从省电模式恢复到正常工作模式。
但为了根据外围装置数目的不断增加以及提升系统整体效能，计算机系统结构的设计不断产生改变。请参见图2所示，是具有多个输入/输出高级可编程中断控制器(Input Output Advanced Programmable Interrupt Controller，简称IO APIC)的新一代计算机系统结构示意图，其与常用一般计算机系统结构的不同处在于北桥芯片3上更增设如计算机外围连结总线桥接装置(PCIto PCI Bridge)5的桥接装置，藉以连接新增的外围装置(如图中所示的第二外围装置6)以及提高系统效能。而其中第一输入输出高级可编程中断控制器(IO APIC)25是位于南桥芯片2中，至于第二输入输出高级可编程中断控制器(IO APIC)50则设置于如图所示的计算机外围连结总线桥接装置(PCIto PCI Bridge)5的桥接装置中。
但如此一来，新增的外围装置6产生的中断信号(interrupt)通过中断信号接脚60送至计算机外设连结总线桥接装置(PCI to PCI Bridge)5中的第二输入输出高级可编程中断控制器(IO APIC)50，但第二输入输出高级可编程中断控制器(IO APIC)50并不像南桥芯片(SB)2中的第一输入输出高级可编程中断控制器(IO APIC)25是连接至该停止时钟控制模块(STPCLK Control module)20上，进而具有可与中央处理器(CPU)1进行省电模式/正常工作模式等状态切换的控制机制与控制接脚(例如图中的停止时钟信号接脚21)，因此在此新一代系统状态下，连接在计算机外设连接总线桥接装置(PCI to PCI Bridge)5上的第二外围装置6并无法有效地将计算机系统由省电模式唤醒恢复到正常工作模式。而如何有效解决以上常用手段的问题，是本发明的主要目的。
发明内容
本发明涉及一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而该中断信号控制系统包含：一第一输入输出中断控制装置，电连接于该第一外围装置与该南桥芯片，是根据该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；一第二输入输出中断控制装置，电连接于该第二外围装置与该北桥芯片，是根据该第二外围装置所发出的一第二中断信号的触发而产生中断控制装置总线上的一第三中断信号；以及一中断控制装置总线，信号连接于该第一输入输出中断控制装置与该第二输入输出中断控制装置，是用以传送该第三中断信号，而本发明的特征在于该第一输出入中断控制装置可根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。
根据上述构想，本发明所述的中断信号控制系统，其中该第一输入输出中断控制装置为一输入输出高级可编程中断控制装置，整合于该南桥芯片中。
根据上述构想，本发明所述的中断信号控制系统，其中该计算机系统中还包含一计算机外设连接总线桥接装置(PCI to PCI Bridge)，设置在该计算机系统中并电连接于该北桥芯片与第二外围装置。
根据上述构想，本发明所述的中断信号控制系统，其中该第二输入输出中断控制装置为一输入输出高级可编程中断控制装置，整合于该总线桥接芯片中。
根据上述构想，本发明所述的中断信号控制系统，其中该中断控制装置总线为一高级可编程中断控制装置总线。
根据上述构想，本发明所述的中断信号控制系统，其中该第一输入输出中断控制装置是监听传送在该中断控制装置总线上的该第三中断信号，进而根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。
根据上述构想，本发明所述的中断信号控制系统，其中该第一中断控制信号是由该第一外围装置以一信号接脚传递至该第一输入输出中断控制装置。
根据上述构想，本发明所述的中断信号控制系统，其中该第二中断控制信号是由该第二外围装置以一信号接脚传递至该第二输入输出中断控制装置。
本发明的另一方面是为一种中断信号控制方法，应用于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而该中断信号控制方法包含下列步骤：根据电连于该南桥芯片的该第一外围装置所发出的一第一中断信号而相对应产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；根据电连接于该北桥芯片的该第二外围装置所发出的一第二中断信号所产生的第三中断信号至该南桥芯片，使该南桥芯片解除该中央处理器的省电状态。
根据上述构想，本发明所述的中断信号控制方法，其中转传该第三中断信号的动作是通过一中断控制装置总线完成，该中断控制装置总线电连接于该南桥芯片与一总线桥接芯片，该总线桥接芯片电连接于该北桥芯片与该第二外围装置之间。
根据上述构想，本发明所述的中断信号控制方法，其中根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态的动作是由整合于该南桥芯片中的一输入输出高级可编程中断控制装置所完成，该输入输出高级可编程中断控制装置是电连接于该中断控制装置总线上，是用以监听该中断控制装置总线是否传送有该第三中断信号。
本发明的另一方面是一种设置于计算机系统中的中断信号控制装置，该计算机系统具有一中央处理器、一停止时钟控制模块、一中断控制装置总线、一第一外围装置以及一第二外围装置，该中断信号控制装置是电连接于该停止时钟控制模块、该中断控制装置总线以及该第一外围装置，而该中断信号控制装置的特征在于可分别根据该第一外围装置所发出的一第一中断信号或该中断控制装置总线上所传送的第三中断信号，进而使该停止时钟控制模块解除该中央处理器的省电状态。
根据上述构想，本发明所述的中断信号控制装置，其中该中断信号控制装置为一输入输出高级可编程中断控制装置，整合于该计算机系统的一南桥芯片上。
根据上述构想，本发明所述的中断信号控制装置，其中该停止时钟控制模块整合于该计算机系统的该南桥芯片上，并以一信号接脚电连接中央处理器。
根据上述构想，本发明所述的中断信号控制装置，其中该中断控制装置总线为一高级可编程中断控制装置总线。
附图说明
本发明藉由下列附图及详细说明，得以更深入的了解：
图1：是公知计算机系统结构示意图。
图2：是具有多个输入输出高级可编程中断控制器的计算机系统结构示意图。
图3：是本发明为改善公用缺陷所发展出来的一较佳实施例功能方块示意图。
图4：是本发明为改善公用缺陷所发展出来的一较佳方法功能方块示意带图。
其中，附图标记说明如下：
1中央处理器 2南桥芯片
3北桥芯片 4第一外围装置
20停止时钟控制模块 21停止时钟信号接脚
22中断控制装置 40中断信号接脚
25第一输入输出高级中断控制装置
5计算机外设连接总线桥接装置
50第二输入输出高级中断控制装置
6第二外围装置 60中断信号接脚
11中央处理器 13南桥芯片
12北桥芯片 14第一外围装置
15计算机外设连接总线桥接装置
16第二外围装置 17中断控制装置总线
131第一输入输出高级中断控制装置
151第二输入输出高级中断控制装置
132停止时钟控制模块 140中断信号接脚
160中断信号接脚
具体实施方式
请参见图3，是本发明为改善公用缺陷所发展出来的一较佳实施例功能方块示意图，本发明主要是为一种中断信号控制系统，其可设置于计算机系统中，该计算机系统包含如图中所示的中央处理器11、北桥芯片12、南桥芯片13、第一外围装置114、一第二外围装置16，而本发明的中断信号控制系统主要包含有第一输入输出高级可编程中断控制装置131、第二输入输出高级可编程中断控制装置151以及一中断控制装置总线17。而本发明的特征在于该第一输入输出高级可编程中断控制装置131除在接受第一外围装置14中断信号时对中断控制装置总线17发出中断信号外，也加入随时监听该中断控制装置总线17上其它的中断信号的功能。
当操作系统对计算机系统发出进入省电模式的要求时，中央处理器11发布一个省电模式指令(Sleep Command)到南桥芯片13，南桥芯片13产生(assert)一停止时钟信号(STPCLK#)传到中央处理器(CPU)11，中央处理器11根据该停止许可特殊指令(STPGNT)传送停止许可特殊指令(STPGNT)至南桥后，系统就进入C2或C3的省电状态。
当中央处理器11处于C2或C3的省电模式而第一外围装置14通过该中断信号接脚140发出该中断信号(interrupt)到第一输入输出高级可编程中断控制装置131，用以通知该南桥芯片13中的该停止时钟控制模块(STPCLKcontrol module)132，进而触发该停止时钟控制模块(STPCLK control module)132来解除(de-assed)所产生的停止时钟信号(STPCLK#)。而再第一输入输出高级可编程中断控制装置131通知停止时钟控制模块(STPCLKcontrol module)132的同时也对中断控制装置总线17发出一中断信号。
如此一来，当中央处理器11处于C2或C3的省电模式而第二外围装置16通过该中断信号接脚160发出该中断信号(interrupt)到计算机外围连结总线桥接装置(PCI to PCI Bridge)15时，计算机外围连结总线桥接装置(PCIto PCI Bridge)15中的第二输入输出高级可编程中断控制器(IO APIC)151接收到该中断信号后，对中断控制装置总线17发出一第三中断信号通过触发该第一输入输出高级可编程中断控制装置131，用以通知该南桥芯片13中的该停止时钟控制模块(STPCLK control module)132，进而触发该停止时钟控制模块(STPCLK control module)132来解除(de-assed)所产生的停止时钟信号(STPCLK#)。因此，于本发明的较佳实施例中，即使是连接在计算机外围连结总线桥接装置(PCI to PCI Bridge)15上的第二外围装置16，仍可有效地将中央处理器及计算机系统由省电模式唤醒恢复到正常工作模式，进而可有效地解决公用手段的问题，达到本发明的主要目的。
上述方法的流程请参见图4a、图4b、图4c，其是本发明系统流程示意图。图4a当该第一外围装置发出中断信号，则该第一输入输出高级可编程中断控制装置送出该第一唤醒信号至南桥芯片。图4b当该第二外围装置发出中断信号，则该第二输入输出高级可编程中断控制装置送出该第三中断信号至该中断控制装置总线。图4c当该第一输入输出高级可编程中断控制装置察觉到该中断控制装置总线有第三中断信号，该第一输入输出高级可编程中断控制装置送出该第一唤醒信号至南桥芯片。
综上所述，本发明在此新一代系统状态下，仍可有效地利用连接在计算机外设连接总线桥接装置15上的第二外围装置16来将计算机系统由省电模式唤醒恢复到正常工作模式，成功地解决以上公用手段的问题，达成本发明的主要目的。凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请专利范围内。
Claims (10)
1.一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而其中该中断信号控制系统包含：
一第一输入输出中断控制装置，电连接于该第一外围装置与该南桥芯片，是根据该第一外围装置所发出的一第一中断信号的触发而产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；
一第二输入输出中断控制装置，电连接于该第二外围装置与该北桥芯片，是根据该第二外围装置所发出的一第二中断信号的触发而产生一第三中断信号；以及
一中断控制装置总线，信号连接于该第一输入输出中断控制装置与该第二输入输出中断控制装置，是用以传送该第三中断信号，而本发明的特征在于该第一输入输出中断控制装置可根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。
2.如权利要求1所述的中断信号控制系统，其中该第一输入输出中断控制装置为一输入输出高级可编程中断控制装置，整合于该南桥芯片中。
3.如权利要求1所述的中断信号控制系统，其中该计算机系统中还包含一总线桥接芯片，设置在该计算机系统中并电连接于该北桥芯片与第二外围装置，其中该总线桥接芯片，为一计算机外设连接总线桥接装置，该第二输入输出中断控制装置为一输入输出高级可编程中断控制装置，整合于该总线桥接芯片中。
4.如权利要求1所述的中断信号控制系统，其中该中断控制装置总线为一高级可编程中断控制装置总线。
5.如权利要求1所述的中断信号控制系统，其中该第一输入输出中断控制装置是监听传送在该中断控制装置总线上的该第三中断信号，进而根据该第三中断信号的触发而使得该南桥芯片解除该中央处理器的省电状态。
6.如权利要求1所述的中断信号控制系统，其中该第一中断控制信号是由该第一外围装置以一信号接脚传递至该第一输入输出中断控制装置，该第二中断控制信号是由该第二外围装置以一信号接脚传递至该第二输入输出中断控制装置。
7.一种中断信号控制方法，应用于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而其中该中断信号控制方法包含下列步骤：
根据电连于该南桥芯片的该第一外围装置所发出的一第一中断信号而相对应产生一第一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；
根据电连接于该北桥芯片的该第二外围装置所发出的一第二中断信号而相对应产生一第三中断信号；以及
转传该第三中断信号至该南桥芯片，并根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态。
8.如权利要求7所述的中断信号控制方法，其中转传该第三中断信号的动作是通过一中断控制装置总线完成，该中断控制装置总线电连接于该南桥芯片与一总线桥接芯片，该总线桥接芯片电连接于该北桥芯片与该第二外围装置之间，其中根据该第三中断信号而使该南桥芯片解除该中央处理器的省电状态的动作是由整合于该南桥芯片中的一输入输出高级可编程中断控制装置所完成，该输入输出高级可编程中断控制装置是电连接于该中断控制装置总线上，是用以监听该中断控制装置总线是否传送有该第三中断信号。
9.一种中断信号控制装置，设置于一计算机系统中，该计算机系统具有一中央处理器、一停止时钟控制模块、一中断控制装置总线、一第一外围装置以及一第二外围装置，该中断信号控制装置是电连接于该停止时钟控制模块、该中断控制装置总线以及该第一外围装置，而该中断信号控制装置的特征在于可分别根据该第一外围装置所发出的一第一中断信号，或由该第二外围装置所发出的一第二中断信号所触发产生并由该中断控制装置总线所传送的一第三中断信号，进而使该停止时钟控制模块解除该中央处理器的省电状态。
10.如权利要求9所述的中断信号控制装置，其中该中断信号控制装置为一输入输出高级可编程中断控制装置，整合于该计算机系统的一南桥芯片上，其中该停止时钟控制模块整合于该计算机系统的该南桥芯片上，并以一信号接脚电连接中央处理器，其中该中断控制装置总线为一高级可编程中断控制装置总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101043415A CN100452005C (zh) | 2003-10-28 | 2003-10-28 | 中断信号控制系统与控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101043415A CN100452005C (zh) | 2003-10-28 | 2003-10-28 | 中断信号控制系统与控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1540539A CN1540539A (zh) | 2004-10-27 |
| CN100452005C true CN100452005C (zh) | 2009-01-14 |
Family
ID=34333523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101043415A Expired - Lifetime CN100452005C (zh) | 2003-10-28 | 2003-10-28 | 中断信号控制系统与控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100452005C (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361104C (zh) * | 2005-04-08 | 2008-01-09 | 英业达股份有限公司 | 中断共享机制下的自定中断信号响应处理方法及系统 |
| CN100349148C (zh) * | 2005-05-09 | 2007-11-14 | 威盛电子股份有限公司 | 应用于计算机系统中的核心逻辑芯片 |
| CN100410846C (zh) * | 2005-09-22 | 2008-08-13 | 联想(北京)有限公司 | 笔记本电脑实时时钟唤醒的实现方法 |
| CN100380282C (zh) * | 2006-03-02 | 2008-04-09 | 威盛电子股份有限公司 | 中央处理单元的节省电源方法及系统 |
| CN100390708C (zh) * | 2006-04-26 | 2008-05-28 | 威盛电子股份有限公司 | 非支持超传输处理器的计算机系统及超传输总线控制方法 |
| US7730337B2 (en) | 2007-01-24 | 2010-06-01 | Via Technologies, Inc. | Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state |
| CN100426273C (zh) * | 2007-05-31 | 2008-10-15 | 威盛电子股份有限公司 | 存储器存取装置及其方法 |
| TWI547784B (zh) * | 2011-04-22 | 2016-09-01 | 緯創資通股份有限公司 | 動態調整匯流排時脈的方法及其裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511200A (en) * | 1993-12-01 | 1996-04-23 | Intel Corporation | Method and apparatus for providing an enhanced programmable priority interrupt controller |
| US5987538A (en) * | 1997-08-15 | 1999-11-16 | Compaq Computer Corporation | Apparatus for initiating generation of an inter-processor interrupt by a peripheral device not directly connected to any of the multi-processor local interrupt controllers |
| US6029223A (en) * | 1996-08-02 | 2000-02-22 | Micron Electronics, Inc. | Advanced programmable interrupt controller |
| CN1252546A (zh) * | 1998-10-23 | 2000-05-10 | 宏碁电脑股份有限公司 | 电脑装置及其由省电模式进入运作模式的方法 |
| US6065122A (en) * | 1998-03-13 | 2000-05-16 | Compaq Computer Corporation | Smart battery power management in a computer system |
| US20020083349A1 (en) * | 2000-12-21 | 2002-06-27 | Khatri Mukund Purshottam | System and method for handling numerous power management signals |
-
2003
- 2003-10-28 CN CNB2003101043415A patent/CN100452005C/zh not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511200A (en) * | 1993-12-01 | 1996-04-23 | Intel Corporation | Method and apparatus for providing an enhanced programmable priority interrupt controller |
| US6029223A (en) * | 1996-08-02 | 2000-02-22 | Micron Electronics, Inc. | Advanced programmable interrupt controller |
| US5987538A (en) * | 1997-08-15 | 1999-11-16 | Compaq Computer Corporation | Apparatus for initiating generation of an inter-processor interrupt by a peripheral device not directly connected to any of the multi-processor local interrupt controllers |
| US6065122A (en) * | 1998-03-13 | 2000-05-16 | Compaq Computer Corporation | Smart battery power management in a computer system |
| CN1252546A (zh) * | 1998-10-23 | 2000-05-10 | 宏碁电脑股份有限公司 | 电脑装置及其由省电模式进入运作模式的方法 |
| US20020083349A1 (en) * | 2000-12-21 | 2002-06-27 | Khatri Mukund Purshottam | System and method for handling numerous power management signals |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1540539A (zh) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330926B2 (en) | Interruption control system | |
| CN1331065C (zh) | 用于多线程处理机功率方式转变的方法和设备 | |
| CN100458651C (zh) | 基于处理器的系统的热管理方法和系统 | |
| CN102566739A (zh) | 多核处理器系统及其动态电源管理方法与控制装置 | |
| CN101581964B (zh) | 计算机系统及外围设备驱动方法 | |
| CN103645794A (zh) | 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法 | |
| CN110399034B (zh) | 一种SoC系统的功耗优化方法及终端 | |
| CN107678532A (zh) | 一种低功耗soc唤醒模块及低功耗soc | |
| CN100452005C (zh) | 中断信号控制系统与控制方法 | |
| CN106681472A (zh) | 异构多核处理器功耗控制装置及其功耗控制方法 | |
| CN105487638B (zh) | 电子电路系统及其降低功耗的方法 | |
| CN112306209A (zh) | 一种服务器用分离式冗余电源供电电路及其控制方法 | |
| CN102393257A (zh) | 无线温度传感器与电力设备温度在线监测系统 | |
| CN105183509A (zh) | 一种实现软关机后关闭系统电源的装置和方法 | |
| CN102445981B (zh) | 数据传输系统以及数据传输方法 | |
| CN1780348B (zh) | 一种通信系统电源控制方法和系统 | |
| CN1266569C (zh) | 中断信号控制方法 | |
| US7363408B2 (en) | Interruption control system and method | |
| US7206883B2 (en) | Interruption control system and method | |
| CN200986699Y (zh) | 多处理器的开机切换电路 | |
| CN102681650A (zh) | 一种电源控制节能方法及其对应的存储系统 | |
| CN113254216B (zh) | 边缘计算模组及其功耗控制方法 | |
| CN100442261C (zh) | 中断信号控制系统与控制方法 | |
| CN108628793B (zh) | Spi通信电路及方法 | |
| CN102467218A (zh) | 电源关闭处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090114 |