CN1811664A - 高速外围部件互连接口链接电源状态转换系统及其方法 - Google Patents

高速外围部件互连接口链接电源状态转换系统及其方法 Download PDF

Info

Publication number
CN1811664A
CN1811664A CNA2006100198696A CN200610019869A CN1811664A CN 1811664 A CN1811664 A CN 1811664A CN A2006100198696 A CNA2006100198696 A CN A2006100198696A CN 200610019869 A CN200610019869 A CN 200610019869A CN 1811664 A CN1811664 A CN 1811664A
Authority
CN
China
Prior art keywords
power supply
link
upstream component
downstream components
supply state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100198696A
Other languages
English (en)
Other versions
CN100390707C (zh
Inventor
曾纹郁
郑渊综
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1811664A publication Critical patent/CN1811664A/zh
Application granted granted Critical
Publication of CN100390707C publication Critical patent/CN100390707C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)
  • Electrotherapy Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

高速外围部件互连接口链接电源状态转换系统及其方法。高速外围部件互连接口链接电源状态转换系统包括一上游组件、一下游组件及链接。首先，上游组件输出配置要求至下游组件，以改变下游组件的组件电源状态，此时链接位于第一链接电源状态。接着，下游组件输出电源送入信号至上游组件。之后，上游组件对应电源送入信号输出电源要求响应信号至下游组件，并开始计数。若上游组件计数结束，仍未检测到与下游组件之间的链接进入电气闲置，则下游组件输出电源送入信号。

Description

高速外围部件互连接口链接电源状态转换系统及其方法
技术领域
本发明有关于一种电源状态转换系统及其方法，且特别是有关于一种高速外围部件互连接口(PCI Express)链接电源状态转换系统及其方法。
背景技术
随着时间的巨轮不断向前迈进，在个人计算机原为主流的外围部件互连接口(Peripheral Component Interconnect，PCI)，在未来的处理器与输出/输入组件需要更高的传输带宽，已渐渐超出PCI的范围。业界因此推出新一代的PCI Express，以做为未来各种运算平台的标准区域输入/输出总线。其最大特色为效能的提升，单向传输速率即可达2.5GHz，更可藉扩增通道(lane)增加传输速率，例如使用4信道即可使传输速度提升4倍。
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)，定义组件于各个情况下的电源状态，称为组件电源状态(device powerstates，D-states)。而PCI Express更进一步的定义组件间的链接的电源状态，称为链接电源状态(link power states，L-states)。且各个链接电源状态与组件电源状态亦有相对应的关系。
组件电源状态D0表示组件于正常工作的状态下。组件于组件电源状态D0时，此时组件之间的链接处于链接电源状态L0、L0s或L1。
组件电源状态D1及D2并未明显地定义出，但概括而言，组件电源状态D1较D2节电较少，但可保持更多组件的状态。组件电源状态D1及D2对应至链接电源状态L1。
组件电源状态D3表示关机状态，包括有D3cold与D3hot状态。当组件于D3cold状态时，表示主电源未提供至组件。当组件于D3hot状态时，表示主电源仍提供至组件。当组件的电源状态于D3cold状态，若有辅助电源(auxiliary power)提供给组件，则组件之间的链接对应至链接电源状态L2；若无电源提供给组件，则组件之间的链接对应至链接电源状态L3。组件电源状态D3hot对应至链接电源状态L1或L2/L3准备。
链接电源状态L0为组件之间的链接于正常工作状态的电源状态。链接电源状态L0s于组件之间的链接传输数据时，若有短暂的数据传输的闲置时段，可进入链接电源状态L0s以减少功率的耗损。
组件之间的链接于链接电源状态L1时，组件于暂停无工作要求的状态下，而会减低组件之间的链接电力的需求。此时，并无时钟信号的触发，及锁相回路电路(Phase Locked Loop，PLL)亦暂停使用。
链接电源状态L2与L3为关机状态，差别在于链接电源状态L2有辅助电源的存在，而链接电源状态L3无辅助电源。
在PCI Express的规格下，有硬件机制的主动状态电源管理(ActiveState Power Management，ASPM)以处理链接电源状态L0s进入链接电源状态L1的换转。
此外，PCI Express也有软件控制的电源管理机制(programmed PowerManagement，PPM)。但利用软件使上游组件与下游组件之间的链接于链接电源状态L0转变为链接电源状态L1时，上游组件发出命令使下游组件进入非组件电源状态D0的电源状态，却往往容易因为信号传递不良，而发生系统死机的情况。
发明内容
本发明提供一种PCI Express链接电源管理系统及其链接电源状态转换方法，使组件之间的链接进入链接电源状态L1而可节电，且避免造成系统死机。
本发明提出一种PCI Express的链接电源状态转换方法，用于一上游组件及一下游组件之间的链接，上游组件及下游组件各自包括一交易层，一数据链接层及一实体层。首先，上游组件输出一配置要求至下游组件，以改变下游组件的组件电源状态。接着，下游组件输出一电源送入信号至上游组件。之后，上游组件对应电源送入信号输出一电源要求响应信号至下游组件，并开始计数。若上游组件计数结束后，链接尚未进入电气闲置，则下游组件再次输出电源送入信号。
本发明提出一种PCI Express链接电源管理系统。PCI Express链接电源管理系统包括上游组件、下游组件及链接。上游组件输出配置要求至下游组件，以改变下游组件的组件电源状态。下游组件接收配置要求后，输出电源送入信号至上游组件。上游组件对应电源送入信号输出电源要求响应信号至下游组件并开始计数。链接电连接到上游组件与下游组件之间，上游组件与下游组件通过链接相互传输数据。若上游组件计数结束，链接尚未进入电气闲置，则下游组件输出电源送入信号至上游组件。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下。
附图说明
图1表示图于依本发明提出较佳实施例的PCI Express链接电源状态转换系统的方块图。
图2表示依照本发明一较佳实施例的PCI Express链接电源状态转换方法流程图。
主要组件符号说明
110：上游组件
120：下游组件
111、121：交易层
112、122：数据链接层
113、123：实体层
130：链接
具体实施方式
请参照图1，其表示依照本发明一较佳实施例的PCI Express链接电源状态转换系统的方块图。
本发明PCI Express的链接电源状态转换系统包含有：一上游组件110，一下游组件120，以及一链接130。其中链接130电连接到上游组件110与下游组件130之间。
上游组件110包括有：交易层111(Transaction Layer，TL)、数据链接层112(Data Link Layer，DLL)及实体层113(Physical Layer，PHY)。
交易层111产生数据包(data packet)至数据链接层112，或接收数据链接层112传输而来的数据包，亦管理与组件之间的流量控制(flow control)。而交易层接收或产生的数据包称为交易层包(Transaction Layer Packets，TLPs)。
数据链接层112与实体层113之间传输的数据包为数据链接层包(DataLink Layer Packets，DLLPs)。数据链接层112接收数据链接层包后提供交易层包至交易层111，或接收交易层111输出的交易层包以输出数据链接层包至实体层113。而数据链接层在做以上操作时，更可检错以稳定传输包。
实体层113负责在上游组件110与下游组件120之间的链接(Link)传送包。实体层113自下游组件120接收包后，转为数据链接层包输至数据链接层112。实体层113亦接收数据链接层112的数据链接层包后，通过与下游组件120的链接传送包至组件120。
而下游组件120与上游组件110很类似，包括有：交易层121、数据链接层122及实体层123。各层的操作亦如上述，于此不再重述。
请参照图2，其表示依照本发明一较佳实施例的PCI Express链接电源状态转换方法流程图200。
首先，上游组件110的电源管理输出一配置要求至下游组件120(步骤202)，以改变下游组件120的组件电源状态，例如为组件电源状态D1、D2或D3hot。此时，上游组件110与下游组件120之间的链接130于第一链接电源状态。
其中第一链接电源状态为一正常工作状态，例如为链接电源状态L0。配置要求(configuration request)为交易层包。上游组件110例如为根联合体(Root Complex)。下游组件120为端点(Endpoint)，例如为显示卡。
接着，下游组件120对应上游组件110的配置要求(configurationrequest)，暂停产生交易层包TLP(步骤210)。之后，下游组件120等待并接收上游组件110对于下游组件120之前所制造的交易层包所产生的响应信号(步骤211)。接着，下游组件120停止产生除了一电源送入信号PM_Enter_L1的数据链接层包之外的其它数据链接层包DLLP(步骤212)。之后，下游组件120输出电源送入信号PM_Enter_L1至上游组件110(步骤213)。而后，下游组件120则检测是否收到响应要求PM_Request_Ack信号(步骤214)。
其中响应要求PM_Request_Ack信号是由上游组件110所发出告知收到电源送入信号PM_Enter_L1的响应信号。
接着，上游组件110判断是否收到电源送入信号PM_Enter_L1(步骤203)。当上游组件110收到电源送入信号PM_Enter_L1后，上游组件110停止产生交易层包TLP(步骤204)。之后上游组件110等待接收其之前产生的交易层包的响应信号(步骤205)。接着，上游组件110停止产生除了电源要求响应信号PM_Request_Ack之外的数据链接层包DLLP(步骤206)。
之后，上游组件110输出电源要求响应信号PM_Request_Ack至下游组件120(步骤207)并开始计数时间。当下游组件120收到电源要求响应信号PM_Request_Ack后，则使得链接130进入电气闲置(Electrical Idle)(步骤215)。
当计数时间计数结束前，链接130已经进入电气闲置，则实体层的操作会停止，因此数据传输也会停止，使得链接130进入一第二链接电源状态(步骤209)。若计数时间计数结束后，链接130尚未进入电气闲置，则使得下游组件120再次发送电源送入信号PM_Enter_L1(回到步骤213)。其中第二链接状态例如为L1链接电源状态。
由上述说明可以得知，在本发明中，下游组件120会一直输出电源送入信号PM_Enter_L1到上游组件110中，直到下游组件120收到电源要求响应信号PM_Request_Ack信号为止。
由上述说明可以得知，若下游组件120确实接收到上游组件110输出的电源要求响应信号PM_Request_Ack，使链接130进入电气闲置。若下游组件120未收到电源要求响应信号PM_Request_Ack，则无法使链接130进入电气闲置。
本发明于上游组件110端加入一计数时间，当上游组件110输出电源要求响应信号PM_Request_Ack后就开始计数，如果在计数结束后，下游组件120并未收到电源要求响应信号PM_Request_Ack，则使得下游组件再次输出电源送入信号PM_Enter_L1，如此可避免系统一直等待电源要求响应信号PM_Request_Ack而造成的死机。
由上述的说明可以得知，利用本发明可以避免上游组件110未收到电源送入信号PM_Enter_L1或者下游组件120未收到电源要求响应信号PM_Request_Ack而使得系统过度等待的情形发生。
于步骤207中，电气闲置的计数时间为可编程的。本发明中，计数时间可设置为32个周期、64个周期或持续等待电气闲置。
本发明上述实施例所公开的PCI Express链接电源状态转换系统及其链接电源状态转换方法，于改变链接电源状态时，以计数的方式使组件之间的链接确实进入链接电源状态L1，如此可达到节电的目的之外，更可避免转换电源状态而造成系统死机。
综上所述，本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (20)

1.一种链接电源状态转换方法，用于一链接，该链接连接到一上游组件及一下游组件之间，该方法包括：
该上游组件输出一配置要求至该下游组件，以改变该下游组件的组件电源状态，其中该链接于一第一链接电源状态；
该下游组件输出一电源送入信号至该上游组件；
该上游组件对应该电源送入信号输出一电源要求响应信号至该下游组件并开始计数时间；以及
若该上游组件计数结束，该链接尚未进入电气闲置，则使得该下游组件再次输出该电源送入信号。
2.如权利要求1所述的电源状态转换方法，其中还包括：
该下游组件对应该上游组件的该配置要求，暂停产生交易层包；
该下游组件等待接收该上游组件之前产生的交易层包的一响应信号；以及
该下游组件停止产生数据链接层包。
3.如权利要求1所述的电源状态转换方法，其中还包括：
该上游组件接收该电源送入信号后，停止产生交易层包；
该上游组件等待接收该下游组件之前产生的交易层包的一响应信号；及
该上游组件停止产生数据链接层包。
4.如权利要求1所述的电源状态转换方法，其中该配置要求为交易层包，该电源送入信号为数据链接层包，而该电源要求响应信号为数据链接层包。
5.如权利要求1所述的电源状态转换方法，其中该第一链接电源状态为链接电源状态L0。
6.如权利要求1所述的电源状态转换方法，还包括：
若该上游组件计数结束前，该链接进入电气闲置，则该上游组件停止数据传输，使该链接进入一第二链接电源状态。
7.如权利要求8所述的电源状态转换方法，其中该第二链接电源状态为链接电源状态L1。
8.如权利要求1所述的电源状态转换方法，其中该计数时间为32个周期、64个周期或持续等待该电源要求响应信号。
9.如权利要求1所述的电源状态转换方法，其中该方法应用于一高速外围部件互连接口链接中。
10.一种链接电源管理系统，包括：
一上游组件，输出一配置要求至该下游组件，以改变该下游组件的组件电源状态；
一下游组件，接收该配置要求后，输出一电源送入信号至该上游组件；以及
一链接，连接到该上游组件与该下游组件之间，该上游组件与该下游组件通过该链接相互传输数据，该上游组件输出该配置要求时，该链接于一第一链接电源状态以正常传输数据；
其中，该上游组件设置有一计数时间，当该上游组件对应该电源送入信号而输出一电源要求响应信号至该下游组件后，则开始计数，若该上游组件计数结束后，该链接尚未进入电气闲置，则该下游组件输出该电源送入信号至该上游组件。
11.如权利要求10所述的链接电源管理系统，其中该上游组件以及该下游组件分别包含有：一交易层，一数据链接层，以及一实体层。
12.如权利要求11所述的链接电源管理系统，其中该配置要求为交易层包，该电源送入信号为数据链接层包，该电源要求响应信号为数据链接层包。
13.如权利要求11所述的链接电源管理系统，其中当该下游组件收到该配置要求，该交易层停止产生交易层包，该数据链接层停止产生数据链接层包。
14.如权利要求11所述的链接电源管理系统，其中当该上游组件收到该电源送入信号，该交易层停止产生交易层包，该数据链接层停止产生数据链接层包。
15.如权利要求10所述的链接电源管理系统，其中该第一链接电源状态为链接电源状态L0。
16.如权利要求10所述的链接电源管理系统，其中若该上游组件计数结束前，该链接进入电气闲置，则该上游组件停止数据传输，并使得则该链接进入一第二链接电源状态以停止数据传输。
17.如权利要求16所述的链接电源管理系统，其中该第二链接电源状态为链接电源状态L1。
18.如权利要求10所述的链接电源管理系统，其中该上游组件为一根联合体，该下游组件为一端点(Endpoint)。
19.如权利要求10所述的链接电源管理系统，其中该计数时间为32个周期、64个周期或持续等待该电源要求响应信号。
20.如权利要求10所述的链接电源管理系统，其中该系统为高速外围部件互连接口链接系统。
CNB2006100198696A 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法 Active CN100390707C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68331305P 2005-05-23 2005-05-23
US60/683,313 2005-05-23

Publications (2)

Publication Number Publication Date
CN1811664A true CN1811664A (zh) 2006-08-02
CN100390707C CN100390707C (zh) 2008-05-28

Family

ID=36742711

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB2005101254383A Active CN100373297C (zh) 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CNB2005101254383A Active CN100373297C (zh) 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Country Status (3)

Country Link
US (6) US20060265611A1 (zh)
CN (5) CN100373297C (zh)
TW (5) TWI311705B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069711B2 (en) * 2006-06-30 2018-09-04 Intel Corporation System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption
KR100954819B1 (ko) * 2007-01-22 2010-04-28 이노베이티브 소닉 리미티드 무선통신시스템에서 다중입력다중출력（ｍｉｍｏ）프로세스를 개선하는 방법 및 장치
KR20080074754A (ko) * 2007-02-08 2008-08-13 이노베이티브 소닉 리미티드 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치
CN101123511B (zh) * 2007-09-21 2010-06-02 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
US9146892B2 (en) 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
KR101464741B1 (ko) * 2007-12-12 2014-11-24 엘지전자 주식회사 전원관리 제어 장치 및 방법
JP5096905B2 (ja) * 2007-12-20 2012-12-12 株式会社日立製作所 サーバ装置及びそのリンク回復処理方法
US8706924B2 (en) * 2008-08-14 2014-04-22 Via Technologies, Inc. PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
US9294219B2 (en) * 2008-09-30 2016-03-22 Qualcomm Incorporated Techniques for supporting relay operation in wireless communication systems
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
US9203564B2 (en) * 2008-10-20 2015-12-01 Qualcomm Incorporated Data transmission via a relay station in a wireless communication system
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8601296B2 (en) 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
CN101526846B (zh) * 2009-04-29 2011-12-07 成都市华为赛门铁克科技有限公司 Pcie系统及其控制方法
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8312187B2 (en) * 2009-09-18 2012-11-13 Oracle America, Inc. Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
CN102075342A (zh) * 2009-11-23 2011-05-25 智微科技股份有限公司 网络装置及其控制方法
CN102082671A (zh) * 2009-11-30 2011-06-01 智微科技股份有限公司 网络装置及其控制方法
US20110145655A1 (en) * 2009-12-11 2011-06-16 Mike Erickson Input/output hub to input/output device communication
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
RU2617549C2 (ru) * 2011-07-06 2017-04-25 Телефонактиеболагет Л М Эрикссон(Пабл) Способ управления обменами транзакциями между двумя интегральными схемами
EP2685760B1 (en) 2011-07-27 2018-04-04 Huawei Technologies Co., Ltd. Device, link energy management method and link energy management system for peripheral component interconnect (pci) express
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
US9256268B2 (en) * 2012-04-24 2016-02-09 Intel Corporation Adaptive low-power link-state entry policy for active interconnect link power management
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
CN103076868B (zh) * 2013-01-06 2015-08-26 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
US10216814B2 (en) 2013-05-17 2019-02-26 Oracle International Corporation Supporting combination of flow based ETL and entity relationship based ETL
US9507838B2 (en) * 2013-05-17 2016-11-29 Oracle International Corporation Use of projector and selector component types for ETL map design
GB201309336D0 (en) 2013-05-23 2013-07-10 Protia As Proton conducing ceramic membrage
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9535490B2 (en) 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
KR102714198B1 (ko) * 2016-10-31 2024-10-10 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US11054887B2 (en) * 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
CN108924008A (zh) * 2018-07-10 2018-11-30 郑州云海信息技术有限公司 一种双控制器数据通信方法、装置、设备及可读存储介质
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US10855600B2 (en) * 2018-11-13 2020-12-01 Intel Corporation System, apparatus and method for traffic shaping of data communication via an interconnect
US11073894B2 (en) * 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
TWI751501B (zh) * 2020-02-25 2022-01-01 宏碁股份有限公司 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
US20220066531A1 (en) * 2020-08-27 2022-03-03 Realtek Semiconductor Corp. Docking station for power management
US11763040B2 (en) * 2021-04-07 2023-09-19 Western Digital Technologies, Inc. Enhanced D3-cold and faster recovery

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer
US4872110A (en) * 1987-09-03 1989-10-03 Bull Hn Information Systems Inc. Storage of input/output command timeout and acknowledge responses
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
DE69507360T2 (de) * 1994-04-06 1999-06-17 Advanced Micro Devices, Inc., Sunnyvale, Calif. Parallelschlussschnittstellenschaltkreise in Rechnersystemen
US5974558A (en) * 1994-09-02 1999-10-26 Packard Bell Nec Resume on pen contact
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
GB2326065B (en) * 1997-06-05 2002-05-29 Mentor Graphics Corp A scalable processor independent on-chip bus
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US6076128A (en) * 1998-01-28 2000-06-13 International Business Machines Corp. Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses
KR100490934B1 (ko) * 1999-08-25 2005-05-27 시게이트 테크놀로지 엘엘씨 디스크 드라이브의 지능형 파워 관리
US6694390B1 (en) * 2000-09-11 2004-02-17 Intel Corporation Managing bus transaction dependencies
US7287096B2 (en) * 2001-05-19 2007-10-23 Texas Instruments Incorporated Method for robust, flexible reconfiguration of transceive parameters for communication systems
US20030123486A1 (en) * 2001-12-31 2003-07-03 Globespanvirata Incorporated System and method for utilizing power management functionality between DSL peers
US7047428B2 (en) * 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
US6959395B2 (en) * 2002-06-26 2005-10-25 Broadcom Corporation Method and apparatus for the conditional enablement of PCI power management
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7350087B2 (en) * 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US7185212B2 (en) * 2003-07-21 2007-02-27 Silicon Integrated Systems Corp. Method for PCI express power management using a PCI PM mechanism in a computer system
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
CN1246751C (zh) * 2003-09-09 2006-03-22 威盛电子股份有限公司 具有电源管理的计算机系统及其方法
US7320080B2 (en) * 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7337338B2 (en) * 2004-01-16 2008-02-26 Dell Products L.P. Information handling system capable of operation in reduced power states
CN100527725C (zh) * 2004-03-05 2009-08-12 威盛电子股份有限公司 调整网络接口的电源消耗的方法
US7383457B1 (en) * 2005-03-23 2008-06-03 Apple Inc. Adaptive power-reduction mode
US7469366B1 (en) * 2005-12-13 2008-12-23 Nvidia Corporation Measurement of health statistics for a high-speed interface

Also Published As

Publication number Publication date
TWI325536B (en) 2010-06-01
TW200641595A (en) 2006-12-01
US7647517B2 (en) 2010-01-12
TWI308695B (en) 2009-04-11
US20060262839A1 (en) 2006-11-23
US20100115311A1 (en) 2010-05-06
CN100353285C (zh) 2007-12-05
US7721031B2 (en) 2010-05-18
US20060271649A1 (en) 2006-11-30
US20060265611A1 (en) 2006-11-23
US20060271651A1 (en) 2006-11-30
CN100373297C (zh) 2008-03-05
TWI298839B (en) 2008-07-11
TWI295769B (en) 2008-04-11
CN1763694A (zh) 2006-04-26
TW200641620A (en) 2006-12-01
TW200641617A (en) 2006-12-01
TW200641596A (en) 2006-12-01
CN100390707C (zh) 2008-05-28
CN1766799A (zh) 2006-05-03
TWI311705B (en) 2009-07-01
CN100407107C (zh) 2008-07-30
US20060265612A1 (en) 2006-11-23
US7607029B2 (en) 2009-10-20
TW200641623A (en) 2006-12-01
CN100373298C (zh) 2008-03-05
CN1763696A (zh) 2006-04-26
CN1841269A (zh) 2006-10-04
US7849340B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
CN1811664A (zh) 高速外围部件互连接口链接电源状态转换系统及其方法
JP5933115B2 (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
US8638783B2 (en) Optimized link training and management mechanism
CN102819512A (zh) 一种基于spi的全双工通信装置及其方法
TW200919194A (en) Methodology and circuit for interleaving and serializing/deserializing LCD, camera, keypad and GPIO data across a serial stream
CN1740998A (zh) I2c总线中主器件复位的实现方法、复位装置及其设备
Navaneethan et al. Industrial Application of the Serial Peripheral Interface Protocol on Field Programmable Gate Arrays
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN1619467A (zh) 计算机系统及电源管理状态切换方法
CN1571283A (zh) 可快速唤醒的无线信号接收装置及其方法
CN1928771A (zh) 时钟/数据恢复电路的频率的调整方法与其装置
CN1885747A (zh) 通过通用串行总线通道进行传输的装置及方法
CN1278204C (zh) 电源管理状态控制方法
CN114356816B (zh) 一种异步传输装置
CN110309085B (zh) 基于fpga的一体化i2c接口验证控制器设计方法
CN2512032Y (zh) 公共嵌入式高性能微处理系统模块
CN2567678Y (zh) 低速率装置与高速率装置间的同步介面电路
Kościelnik et al. Designing asynchronous analog-to-digital converter with I 2 C interface
CN1547127A (zh) 中断信号控制系统与控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant