TWI325536B - Pci express transitioning link power state system and mehtod thereof - Google Patents
Pci express transitioning link power state system and mehtod thereof Download PDFInfo
- Publication number
- TWI325536B TWI325536B TW095102706A TW95102706A TWI325536B TW I325536 B TWI325536 B TW I325536B TW 095102706 A TW095102706 A TW 095102706A TW 95102706 A TW95102706 A TW 95102706A TW I325536 B TWI325536 B TW I325536B
- Authority
- TW
- Taiwan
- Prior art keywords
- link
- component
- power
- upstream
- downstream
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/14—Multichannel or multilink protocols
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Information Transfer Systems (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Electrotherapy Devices (AREA)
Description
1325536
* 三達編號:TW2342PA • 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種電源狀態轉換系統及其方法, 且特別是有關於一種PCI Express鏈結電源狀態轉換系 統及其方法。 【先前技術】 隨著時間的巨輪不斷向前邁進,在個人電腦原為主 φ 流的周邊零件連接介面(Peripheral Component Interconnect,PCI),在未來的處理器與輸出/輸入元件 需要更高的傳輸頻寬,已漸漸超出PCI的範圍。業界因 此推出新一代的PC I Express,以做為未來各種運算平台 的標準區域輸入/輸出匯流排。其最大特色係為效能的提 升,單向傳輸速率即可達2. 5GHz,更可藉擴增通道(lane) 增加傳輸速率,例如使用4通道即可使傳輸速度提升4 倍。 癱 咼級配置與電源介面(Advanced Conf iguration and
Power· Interface ’ ACPI),係定義元件於各個情況下之 電源狀悲’稱為元件電源狀態(dev i ce power states , D-states)。而PCI Express更進一步的定義元件間之鏈 接之笔源狀悲’稱為鏈接電源狀態(1 i nk p0Wer· states, L-states) °且各個鏈接電源狀態與元件電源狀態亦有相 對應之關係。 元件電源狀態D〇係表示元件係於正常工作的狀態 6 1325536
• 三達編號:TW2342PA • 下。元件於元件電源狀態DO時,此時元件之間之鏈結係 處於鏈接電源狀態L0、LOs或L1。 元件電源狀態D1及D2並未明顯地定義出,但概括 而言,元件電源狀態D1較D2節省較少的電力,但可保 持更多元件的狀態。元件電源狀態D1及D2係對應至鏈 接電源狀態L1。 元件電源狀態D3表示關機狀態,包括有D3cold與 D3hot狀態。當元件於D3cold狀態時,表示主電源未提 • 供至元件。當元件於D3hot狀態時,表示主電源仍提供 至元件。當元件之電源狀態係於D3cold狀態,若有輔助 電源(auxiliary power)提供給元件,則元件之間之鏈結 _ 係對應至鏈接電源狀態L2 ;若無電源提供給元件,則元 件之間之鏈結係對應至鏈接電源狀態L3。元件電源狀態 D3hot係對應至鏈結電源狀態L1或L2/L3 ready。 鏈接電源狀態L0係元件之間之鏈接於正常工作狀 態之電源狀態。鍵接電源狀悲L 0 s係於元件之間的鍵結 • 傳輸資料時,若有短暫的資料傳輸的閒置時段,可進入 鏈接電源狀態LOs以減少功率的耗損。 元件之間之鏈接於鏈接電源狀態L1時,元件係於暫 停無工作要求的狀態下,而會減低元件之間之鏈接電力 的需求。此時,並無時脈訊號之觸發,及鎖相迴路電路 (Phase Locked Loop,PLL)亦暫停使用。 鏈接電源狀態L2與L3係為關機狀態,差別在於鏈 接電源狀態L2有輔助電源的存在,而鏈接電源狀態L3 7
''•達編號:TW2342PA 無補助電源。 在PCI Express的規格下,係有硬體機制的主動狀態 電源管理(Active State Power Management,ASPM)以處 理鏈接電源狀態LOs進入鏈接電源狀態LI的換轉。 此外,PCI Express也有軟體控制的電源管理機制 (programmed Power Management, PPM)。但利用軟體使 上游元件與下游元件之間的鏈結於鏈接電源狀態L〇轉變 為鍵接電源狀態L1時’上游元件係發出命令使下游元件 進入非元件電源狀態DO之電源狀態,卻往往容易因為訊 號傳遞不良,而發生系統當機的情況。 【發明内容】 本發明提供一種PCI Express ·鏈結電源管理系統及 其鏈結電源狀態轉換方法,使元件之間的鏈結進入鏈結 電源狀悲L1而可節省電力’且避免造成系統當機。 本發明提出一種PCI Express之鏈結電源狀態轉換 方法,用於一上游元件及一下游元件之間之鏈結,上游 元件及下游元件各自包括一交易層,—資料鍵結層及一 實體層。首先,上游元件輸出一配置要求至下游元件, 以改變下游元件之元件電源狀癌。接著,下游元件輸出 一廷源進入sfl號至上游元件。之後,上游元件對應電源 進入sfL號輸出一電源要求回應訊號至下游元件,並開始 計數。若上游元件計數結束後’鍵結尚未進入電氣閒置, 則下游元件再次輸出電源進入訊號。 1325536
三達編號:TW2342PA 本毛明提出-種PCI Express鏈結電源管理系統。 PC I Express鏈結電源管理系統包括上游元件、下游元件 及鏈結。上游元件係輸出配置要求至下游元件,以改變 下游το件之元件電源狀態。下游元件接收配置要求後, 輸出電源進人訊號至上游㈣。上游科對應電源進入 錢輪出f源要求回應减至下料件朗料數。鏈 結電性連結於上游元件與下游元件之間,上游元件與下 游元件透過鏈結相互傳輸資料。若上游元件計數結束, 籲鏈'、、《尚未進入電氣間置,則下游元件輸出電源進入訊號 至上游元件。 ^為讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細 說明如下。 【實施方式】 請參照第1圖,其繪示依照本發明一較佳實施例的 _ PCI Express鏈結電源狀態轉換系統之方塊圖。 本發明PCI Express之鏈結電源狀態轉換系統包含 有:一上游元件110,一下游元件12〇,以及一鏈結13〇。 其中鏈結130電性連結於上游元件11〇與下游元件13〇 之間。 上私元件110包括有:交易層lll(Transacti〇ri
Layer ’ TL)、資料鏈結層 ii2(Data Link Layer,DLL) 及實體層 113(Physical Layer,PHY)。 9 1325536
三達編號:TW2342PA 交易層111係產生資料封包(data packet)至資料鏈 結層112,或接收資料鏈結層112傳輸而來之資料封包, 亦管理與元件之間的流量控制⑴⑽_加)。而交易 層接收或產生之資料封包稱為交易層封包(T_sacti〇n
Layer Packets , TLPs)。 …資料鏈結層112與實體層113之間傳輸之資料封包 係為資料鏈結層封包(Data Link Layer packets, DLLPs)。資料鏈結層112接收資料鏈結層封包後提供交 易層封包至交易層1U,或接收交易層⑴輸出之交易層 封包以輸出資料鏈結層封包至實體層U3。而#料鍵結層 在做以上動作時,更可偵錯以穩定傳輸封包。 實體層113負責在上游元件11〇與下游元件12〇之 間的鏈結(Link)傳送封包。實體層113自下游元件12〇 接收^包後,係轉為資料鏈結層封包輸至資料鍵結層 112°實體層113亦接收資料鍵結層112之資料鏈結層^ 包後,透過與下游元件12〇之鏈結傳送封包至元件12曰〇。 而下游το件120與上游元件11〇报類似,包括有. 交易層12卜資料鏈結層122及實體層123。各層之動作 亦如上述,於此不再重述。 請參照第2圖,其繪示依照本發明—較佳實施 PCI Express鏈結電源狀態轉換方法流程圖2〇〇。 百先,上游元件110之電源管理係輸出一配置 至下游元件120(步驟2〇2),以改變下游元件⑽之―: 電源狀態’例如為元件電源狀態W、D2或D3h〇t。此^, 1325536
' 三達編號:TW2342PA , 上游元件110與下游元件120之間之鏈結130係於第一 鏈結電源狀態。 其中第一鏈結電源狀態係一正常工作狀態,例如為 鏈結電源狀態L0。配置要求(configuration request) 係為交易層封包。上游元件110例如為根聯合體(Root Complex)。下游元件120為端點(Endpoint),例如為顯 示卡。 接著,下游元件120對應上游元件11〇之配置要求 # (configuration request),暫停產生交易層封包TLP(步 驟210)。之後,下游元件120等待並接收上游元件11〇 對於下游元件120之前所製造之交易層封包所產生之回 應訊號(步驟211)。接著,下游元件120停止產生除了一 電源進入訊號PM_Enter_Ll的資料鏈結層封包之外的其 他資料鏈結層封包DLLP (步驟212)。之後,下游元件120 輸出電源進入訊號PM_Enter—L1至上游元件11〇(步驟 213)。而後,下游元件120則偵測是否收到回應要求 _ PM_Request_Ack 訊號(步驟 214)。 其中回應要求PMJRequest—Ack訊號是由上游元件 110所發出告知收到電源進入訊號PM_Enter_Ll的回應訊 號。 接著,上游元件110判斷是否收到電源進入訊號 PM_Enter_Ll(步驟203)。當上游元件110收到電源進入 訊號PM_Enter_Ll後,上游元件110停止產生交易層封 包TLP(步驟204)。之後上游元件110等待接收其之前產 11 1325536
. 三達編號·· TW2342PA • 生之交易層封包的回應訊號(步驟205)。接著,上游元件 no停止產生除了電源要求回應訊號PM—Request—Ack之 外的資料鏈結層封包DLLP(步驟206)。 之後,上游元件110輪出電源要求回應訊號 PM—Request—Ack至下游元件120(步驟2〇7)並開始計數時 間。當下游元件120收到電源要求回應訊號 PM一Request_ACk後,則使得鏈結13〇進 ⑻ectncal Idle)(步驟 215)。 塌置 • #計數時間計數結束前,鏈結13G已經進入電氣閒 置,則實體層的動作會停止,因此資料傳輸也會停止, 使得鏈結130進入一第二鏈結電源狀態(步驟2〇9)。若計 f時間計數結束後,鏈結13Q尚未進人電氣閒置,則使 得下游元件120再次發送電源進入訊號pM—Enter—以(回 到步驟213)。其中第二鍵結狀態例如為u鍵結電源狀態。 由上述δ兒明可以得知,在本發明中,下游元件1 鲁會-直輸出電源進入訊號ΡΜ—㈣⑶到上游元件ιι〇 中,直到下游元件12〇收到電源要求回應訊號 PM—Request—Ack 訊號為止。 、由上述說明可以得知,若下游元件120確實接收到 上游元件110輸出之電源要求回應訊號 PM—Request_Ack,使鏈結13〇.進入電氣閒置。若下游元 件120未收到電源要求回應訊號p〇eques 法使鏈結130進入電氣閒置。 、… 本月於上游元件端加入一計數時間,當上游 12 1325536
三達編號:TW2342PA 儿件11 〇輪出電源要求回應訊號PM—Request—Ack後就開 始計數,如果在計數結束後,下游元件12G並未收到電 源要求回應訊號PM—Request—Ack,則使得下游元件再次 輸出電源進入訊號PM_Enter_L1,如此可避免系統一直等 待電源要求回應訊號PM-Request—Ack而造成之當機。
述的說明可以得知,利用本發明可以避免上游 疋件110未收到電源進入訊號PM—Enter L 一一使得 本#21)7中’電氣閒置的計數時間為可程式的。 ==時間可設置為32個周期,個周期或持 態轉=上及PCI E:pr咖键結電源狀 源狀態時,以計數之以H換H於改變鏈結電 結電源狀態L1,如此可::丨:件之間的鏈結確實進入鏈 擗备絨祕+ 了達到卽省電力之目的之外,更可 避免賴電源狀態㈣更了 4上所述,雖然本發明已以 上,然其並非用以胪—士々 佳戶、轭例揭硌如 、疋本么明,任何熟習此技藝者,在 不脫離本發明之精神和範 i者在 飾,因此本發明之保 田了作各種之更動與潤 界定者為準。 ° &圍备視後附之申請專利範圍所
三達編號:TW2342PA 【圖式簡單說明】 第1圖料®係於依本㈣提4料實施例之pci 政press鏈結電源狀態轉換系統之方塊圖。 第2圖!會示依照本發明一較佳實施;列的pci 缝結電源狀態轉換方法流程圖。 【主要元件符號說明】 110 :上游元件 120 :下游元件 111、 121 :交易層 112、 12 2 :資料鏈結層 113、 123 :實體層 130 =鏈結 14
Claims (1)
- 二達編號· TW2342PA +、申請專利範圍·· 二.-種鏈結電源狀態轉換方法,用於—鏈結,該鍵 '、。連:於—上游元件及—下游元件之間,該方法包括: ^忒上游兀件輸出一配置要求至該下游元件,以改變 忒下游7G件之几件電源狀態,其中該鏈結係於一 結電源狀態; 該下游元件輸出一電源進入訊號至該上游元件; Α該上游元件對應該電源進入訊號輸出一電源要求回 •應訊號至該下游元件並開始計數時間;以及 若該上游元件計數結束,該鏈結尚未進入電氣閒 置’則使得該下游元件再次輸出該電源進入訊號。 2.如申請專利範圍第】項所述之電源狀態轉換方 法,其中更包括: 該下游元件對應該上游元件之該配置要求,暫停產 生交易層封包(Transaction Layer Packets,TLps): 該下游元件科純該上游元件之前產生之交易層 封包之一回應訊號;以及 該下游元件停止產生資料鏈結層封包(㈣Unk Layer Packets , DLLPs)。 3.如申明專利範圍帛1項所述之電源狀態轉換方 法,其中更包括: ' 該上游元件接收該電源進入訊號後,停止產生交易 層封包; 該上游元件等待接收該下游元件之前產生之交易層 15 d厶 J J JU 二達編號:TW2342PA 封包之—回應訊號;及 該上游元件停止產生資料鏈結層封包。 法,:ϋ °月專利1巳圍第1項所述之電源狀態轉換方 传二中該配置要求係為交易層封包,該電 凡 係為貧料鏈結層封包, 兩 ’、唬 鏈結層封包。 ^屯源要求回應訊號係為資料 法 ^如申請專利範圍第1項所述之電源狀離轉換方 ;;玄弟—鏈結電源狀態係鏈結電源狀態L0。、 法 更包^請專利範圍帛1項所述之電源狀態轉換方 則兮上件梢結束前,該鏈結進人電氣間置, …&件停止資料傳輸 電源狀態。 弟一鏈結 法,I·中=5月專利範圍第8項所述之電源狀態轉換方 ^ 具T该弟二鍵处希、d 硬、、,口屯源狀態係鏈結電源狀態L1。 法,』中利範圍第1項所述之電源狀態轉換方 ΐ㈣=Γ間為32個周期、64個周期或持續等待 孩电/原要求回應訊號。 沐,1·φ=申請專利範圍第1項所述之電源狀態轉換方 、〆、Λ方去應用於一PCI Express鏈結中。 1〇* 、種鏈結電源管理系統,包括: 兀件’係輪出一配置要求至該下游元件,以 改’交亡下游兀件之元件電源狀態; 下游凡件,接收該配置要求後,輪出一電源進入 16 1325536 —達編喊.TW2342PA 说號至該上游元件;以及 —鏈結,連結於該上游元件與註 上游元件與該下游元件透過該鏈結相=讀之間,該 游元件輪出該配置要求時,該鏈 ,資料,該上 狀態以正常傳輸資料; 第一鏈結電源 其中’該上游元件設置有— 件對庫嗲雷调、隹λ >咕± 叶數日守間,當該上游元 旰對應-亥電源進入訊號而輸出 下游元件後,則_計數,絲_訊號至該 嗜错姓λ去、隹; 亥上游兀件計數結束後, ▲。尚未進入電氣間置,則該下 入訊號至該上游元件。 叛出3亥弘源進 統,Γ二I:專:範圍第10、項所述之鏈結電源管理系 易層,-次料二:“及5亥下游70件分別包含有:-交 曰 貝料鏈結層,以及一實體層。 統,利範圍!11項所叙鏈結電源管理系 、、' /、 χ —己置要求係為乂易層封包,該電界進人U _ 係為資料鏈έ士爲^ 电你進入訊號 結層封= 包,㈣源要求回應訊號係為資料鏈 =如申料觀㈣丨丨項所述之鏈結電源管理系 產峰^ :訂游元件收到該配置要求,該交易層停止 包。又易層封包,該資料鏈結層停止產生資料鏈結層封 矣,14.如申請專利範圍第u項所述之鏈結電源管理系 f,其令當該上游元件收到該電源進入訊號,該交易層 ν止產生交易層封包,該資料鍵結層停止產生資料鏈結 17 二達編號:TW2342PA 層封包。 15.如申請專利範圍第1〇項所述之鏈結電源管理系 /、中5玄第一鏈結電源狀態係鏈結電源狀態L0。 ^如申請專利範圍第1〇項所述之鍵結電源管理系 署“中右该上游元件計數結束前,該鏈結進入電氣閒 —第則該上游元件停止:#料傳輸,並使得則該鏈結進入 鏈結電源狀態以停止資料傳輸。 士 月專利範圍第16項所述之鏈結電源管理系 "該第二鏈結電源狀態係鏈結電源狀態Li。、 統,I8中!;專1範圍第1G項所述之鏈結電源管理系 下游:件為:讀為一根聯合體(R〇〇t ,該 兀件為—端點(Endp0lnt)。 :广請專利範圍第i。項所述之鏈 該電源為32個周期、64個周期或持續等: 統:中:.Π=Γ1()項所述之鏈结電源管理系 示、、死為PCI Express鏈結系統。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/430,122 US7607029B2 (en) | 2005-05-23 | 2006-05-09 | PCI express link state management system and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68331305P | 2005-05-23 | 2005-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200641623A TW200641623A (en) | 2006-12-01 |
TWI325536B true TWI325536B (en) | 2010-06-01 |
Family
ID=36742711
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
TW094138424A TWI298839B (en) | 2005-05-23 | 2005-11-02 | Pci express transitioning link power state system and method thereof |
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
TW095102706A TWI325536B (en) | 2005-05-23 | 2006-01-24 | Pci express transitioning link power state system and mehtod thereof |
TW095107634A TWI308695B (en) | 2005-05-23 | 2006-03-07 | Data transition system and method of transitioning link power state thereof |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
TW094138424A TWI298839B (en) | 2005-05-23 | 2005-11-02 | Pci express transitioning link power state system and method thereof |
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095107634A TWI308695B (en) | 2005-05-23 | 2006-03-07 | Data transition system and method of transitioning link power state thereof |
Country Status (3)
Country | Link |
---|---|
US (6) | US20060265611A1 (zh) |
CN (5) | CN100373297C (zh) |
TW (5) | TWI311705B (zh) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10069711B2 (en) * | 2006-06-30 | 2018-09-04 | Intel Corporation | System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption |
KR100954820B1 (ko) * | 2007-01-22 | 2010-04-28 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 다중입력 다중출력(mimo)프로세스를 개선하는 방법 및 장치 |
KR20080074754A (ko) * | 2007-02-08 | 2008-08-13 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치 |
CN101123511B (zh) * | 2007-09-21 | 2010-06-02 | 杭州华三通信技术有限公司 | 一种pci快速总线系统及其能量管理方法 |
US9146892B2 (en) * | 2007-10-11 | 2015-09-29 | Broadcom Corporation | Method and system for improving PCI-E L1 ASPM exit latency |
KR101464741B1 (ko) * | 2007-12-12 | 2014-11-24 | 엘지전자 주식회사 | 전원관리 제어 장치 및 방법 |
JP5096905B2 (ja) * | 2007-12-20 | 2012-12-12 | 株式会社日立製作所 | サーバ装置及びそのリンク回復処理方法 |
US8006014B2 (en) * | 2008-08-14 | 2011-08-23 | Via Technologies, Inc. | PCI-Express data link transmitter employing a plurality of dynamically selectable data transmission priority rules |
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
US8971241B2 (en) * | 2008-09-30 | 2015-03-03 | Qualcolmm Incorporated | Techniques for supporting relay operation in wireless communication systems |
US9203564B2 (en) * | 2008-10-20 | 2015-12-01 | Qualcomm Incorporated | Data transmission via a relay station in a wireless communication system |
JP5272704B2 (ja) * | 2008-12-17 | 2013-08-28 | 富士ゼロックス株式会社 | 情報伝送システム、情報送信装置及び情報受信装置 |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
CN101526846B (zh) * | 2009-04-29 | 2011-12-07 | 成都市华为赛门铁克科技有限公司 | Pcie系统及其控制方法 |
US8831666B2 (en) | 2009-06-30 | 2014-09-09 | Intel Corporation | Link power savings with state retention |
US8312187B2 (en) * | 2009-09-18 | 2012-11-13 | Oracle America, Inc. | Input/output device including a mechanism for transaction layer packet processing in multiple processor systems |
CN102075342A (zh) * | 2009-11-23 | 2011-05-25 | 智微科技股份有限公司 | 网络装置及其控制方法 |
CN102082671A (zh) * | 2009-11-30 | 2011-06-01 | 智微科技股份有限公司 | 网络装置及其控制方法 |
US20110145655A1 (en) * | 2009-12-11 | 2011-06-16 | Mike Erickson | Input/output hub to input/output device communication |
US8407504B2 (en) * | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
CN103797435B (zh) * | 2011-07-06 | 2017-05-31 | 瑞典爱立信有限公司 | 用于控制两个集成电路之间的事务交换的方法 |
CN102439916B (zh) | 2011-07-27 | 2013-10-09 | 华为技术有限公司 | Pci快速通道设备、链路能量管理方法及系统 |
CN102662458B (zh) * | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
US9256268B2 (en) * | 2012-04-24 | 2016-02-09 | Intel Corporation | Adaptive low-power link-state entry policy for active interconnect link power management |
US9117036B2 (en) * | 2012-09-26 | 2015-08-25 | Ati Technologies Ulc | Fast exit from low-power state for bus protocol compatible device |
CN103076868B (zh) * | 2013-01-06 | 2015-08-26 | 威盛电子股份有限公司 | 电源管理方法及应用该方法的电子系统 |
US10216814B2 (en) | 2013-05-17 | 2019-02-26 | Oracle International Corporation | Supporting combination of flow based ETL and entity relationship based ETL |
US9507838B2 (en) * | 2013-05-17 | 2016-11-29 | Oracle International Corporation | Use of projector and selector component types for ETL map design |
GB201309336D0 (en) | 2013-05-23 | 2013-07-10 | Protia As | Proton conducing ceramic membrage |
USRE49652E1 (en) | 2013-12-16 | 2023-09-12 | Qualcomm Incorporated | Power saving techniques in computing devices |
US9535490B2 (en) | 2013-12-16 | 2017-01-03 | Qualcomm Incorporated | Power saving techniques in computing devices |
KR102149679B1 (ko) | 2014-02-13 | 2020-08-31 | 삼성전자주식회사 | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
KR20180049340A (ko) | 2016-10-31 | 2018-05-11 | 삼성전자주식회사 | 스토리지 장치 및 그것의 링크 상태 제어 방법 |
US11054887B2 (en) * | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
US20190250930A1 (en) * | 2018-02-12 | 2019-08-15 | Western Digital Technologies, Inc. | Method and apparatus for configuring a serial data link |
CN108924008A (zh) * | 2018-07-10 | 2018-11-30 | 郑州云海信息技术有限公司 | 一种双控制器数据通信方法、装置、设备及可读存储介质 |
US11435813B2 (en) | 2018-08-29 | 2022-09-06 | Advanced Micro Devices, Inc. | Neural network power management in a multi-GPU system |
US10855600B2 (en) * | 2018-11-13 | 2020-12-01 | Intel Corporation | System, apparatus and method for traffic shaping of data communication via an interconnect |
US11073894B2 (en) * | 2019-05-24 | 2021-07-27 | Qualcomm Incorporated | System power management for peripheral component interconnect express (PCIE)-based devices |
US11836101B2 (en) * | 2019-11-27 | 2023-12-05 | Intel Corporation | Partial link width states for bidirectional multilane links |
TWI751501B (zh) * | 2020-02-25 | 2022-01-01 | 宏碁股份有限公司 | 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置 |
US20220066531A1 (en) * | 2020-08-27 | 2022-03-03 | Realtek Semiconductor Corp. | Docking station for power management |
US11763040B2 (en) * | 2021-04-07 | 2023-09-19 | Western Digital Technologies, Inc. | Enhanced D3-cold and faster recovery |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2177241B (en) * | 1985-07-05 | 1989-07-19 | Motorola Inc | Watchdog timer |
US4872110A (en) * | 1987-09-03 | 1989-10-03 | Bull Hn Information Systems Inc. | Storage of input/output command timeout and acknowledge responses |
US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
ATE176063T1 (de) * | 1994-04-06 | 1999-02-15 | Advanced Micro Devices Inc | Parallelschlussschnittstellenschaltkreise in rechnersystemen |
US5974558A (en) * | 1994-09-02 | 1999-10-26 | Packard Bell Nec | Resume on pen contact |
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
GB2326065B (en) * | 1997-06-05 | 2002-05-29 | Mentor Graphics Corp | A scalable processor independent on-chip bus |
US6131167A (en) * | 1997-12-31 | 2000-10-10 | Intel Corporation | Method and apparatus to reduce power consumption on a bus |
US6076128A (en) * | 1998-01-28 | 2000-06-13 | International Business Machines Corp. | Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses |
WO2001015161A1 (en) * | 1999-08-25 | 2001-03-01 | Seagate Technology Llc | Intelligent power management of disc drives |
US6694390B1 (en) * | 2000-09-11 | 2004-02-17 | Intel Corporation | Managing bus transaction dependencies |
US7287096B2 (en) * | 2001-05-19 | 2007-10-23 | Texas Instruments Incorporated | Method for robust, flexible reconfiguration of transceive parameters for communication systems |
US20030123486A1 (en) * | 2001-12-31 | 2003-07-03 | Globespanvirata Incorporated | System and method for utilizing power management functionality between DSL peers |
US7047428B2 (en) * | 2002-01-03 | 2006-05-16 | Broadcom Corporation | Method and apparatus for performing wake on LAN power management |
US6959395B2 (en) * | 2002-06-26 | 2005-10-25 | Broadcom Corporation | Method and apparatus for the conditional enablement of PCI power management |
US7137018B2 (en) * | 2002-12-31 | 2006-11-14 | Intel Corporation | Active state link power management |
US7350087B2 (en) * | 2003-03-31 | 2008-03-25 | Intel Corporation | System and method of message-based power management |
US7188263B1 (en) * | 2003-05-07 | 2007-03-06 | Nvidia Corporation | Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one |
US7010711B2 (en) * | 2003-06-25 | 2006-03-07 | Lsi Logic Corporation | Method and apparatus of automatic power management control for native command queuing Serial ATA device |
US7185212B2 (en) * | 2003-07-21 | 2007-02-27 | Silicon Integrated Systems Corp. | Method for PCI express power management using a PCI PM mechanism in a computer system |
US20050097378A1 (en) * | 2003-07-29 | 2005-05-05 | Hwang Andrew S. | Method and system for power management in a gigabit Ethernet chip |
TWI307008B (en) * | 2003-08-14 | 2009-03-01 | Via Tech Inc | Computer system with power management and the method thereof |
CN1246751C (zh) * | 2003-09-09 | 2006-03-22 | 威盛电子股份有限公司 | 具有电源管理的计算机系统及其方法 |
US7320080B2 (en) * | 2003-10-15 | 2008-01-15 | Intel Corporation | Power management over switching fabrics |
US7337338B2 (en) * | 2004-01-16 | 2008-02-26 | Dell Products L.P. | Information handling system capable of operation in reduced power states |
CN100527725C (zh) * | 2004-03-05 | 2009-08-12 | 威盛电子股份有限公司 | 调整网络接口的电源消耗的方法 |
US7383457B1 (en) * | 2005-03-23 | 2008-06-03 | Apple Inc. | Adaptive power-reduction mode |
US7469366B1 (en) * | 2005-12-13 | 2008-12-23 | Nvidia Corporation | Measurement of health statistics for a high-speed interface |
-
2005
- 2005-11-01 TW TW094138229A patent/TWI311705B/zh active
- 2005-11-02 TW TW094138424A patent/TWI298839B/zh active
- 2005-11-07 TW TW094139010A patent/TWI295769B/zh active
- 2005-11-17 CN CNB2005101254383A patent/CN100373297C/zh active Active
- 2005-11-21 CN CNB200510126728XA patent/CN100353285C/zh active Active
- 2005-11-22 CN CNB2005101268117A patent/CN100373298C/zh active Active
-
2006
- 2006-01-24 TW TW095102706A patent/TWI325536B/zh active
- 2006-03-01 CN CNB2006100198696A patent/CN100390707C/zh active Active
- 2006-03-07 TW TW095107634A patent/TWI308695B/zh active
- 2006-03-23 US US11/386,754 patent/US20060265611A1/en not_active Abandoned
- 2006-04-14 US US11/403,853 patent/US7647517B2/en active Active
- 2006-04-27 CN CN2006100771141A patent/CN100407107C/zh active Active
- 2006-05-09 US US11/429,941 patent/US7849340B2/en active Active
- 2006-05-09 US US11/430,122 patent/US7607029B2/en active Active
- 2006-05-12 US US11/432,356 patent/US7721031B2/en active Active
-
2010
- 2010-01-11 US US12/685,126 patent/US20100115311A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060265612A1 (en) | 2006-11-23 |
TW200641617A (en) | 2006-12-01 |
US20100115311A1 (en) | 2010-05-06 |
US7607029B2 (en) | 2009-10-20 |
TWI295769B (en) | 2008-04-11 |
US20060262839A1 (en) | 2006-11-23 |
CN100407107C (zh) | 2008-07-30 |
US7721031B2 (en) | 2010-05-18 |
TW200641595A (en) | 2006-12-01 |
US7647517B2 (en) | 2010-01-12 |
CN1763696A (zh) | 2006-04-26 |
CN100390707C (zh) | 2008-05-28 |
CN1766799A (zh) | 2006-05-03 |
CN100353285C (zh) | 2007-12-05 |
CN100373297C (zh) | 2008-03-05 |
US20060265611A1 (en) | 2006-11-23 |
US20060271649A1 (en) | 2006-11-30 |
TWI311705B (en) | 2009-07-01 |
CN1841269A (zh) | 2006-10-04 |
CN1763694A (zh) | 2006-04-26 |
TW200641596A (en) | 2006-12-01 |
TW200641623A (en) | 2006-12-01 |
US20060271651A1 (en) | 2006-11-30 |
TWI308695B (en) | 2009-04-11 |
CN100373298C (zh) | 2008-03-05 |
CN1811664A (zh) | 2006-08-02 |
US7849340B2 (en) | 2010-12-07 |
TW200641620A (en) | 2006-12-01 |
TWI298839B (en) | 2008-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI325536B (en) | Pci express transitioning link power state system and mehtod thereof | |
JP5335919B2 (ja) | Usbリモートウェイクアップ | |
CN105246168B (zh) | 建立无线通讯连结的方法及相关电子装置 | |
CN113704153A (zh) | 链路层-phy接口适配器 | |
CN113672539A (zh) | 通过接口的现有辅助引脚的边带信号传输 | |
JP2013218685A (ja) | 電子装置及び電子装置のパワー管理方法 | |
CN102819512A (zh) | 一种基于spi的全双工通信装置及其方法 | |
TWI461920B (zh) | 用於控制器介面的共同協定引擎介面 | |
KR20090061780A (ko) | 전원관리 제어 장치 및 방법 | |
CN100464293C (zh) | 一种无线数据传输装置和方法以及一种显示装置 | |
WO2022262819A1 (zh) | 边缘计算模组及其功耗控制方法 | |
CN102445981B (zh) | 数据传输系统以及数据传输方法 | |
TWI236586B (en) | Method and system for PCI express power management using a PCI PM mechanism | |
TW202011211A (zh) | 資料傳輸格式轉換電路及控制其操作的方法 | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
TWI752067B (zh) | 半導體裝置及半導體系統 | |
TWI497304B (zh) | 序列介面傳送方法及其裝置 | |
CN108268086B (zh) | 半导体装置、半导体系统以及操作半导体装置的方法 | |
TW581946B (en) | Computer system with switchable working frequency and the switching method thereof | |
CN108268087B (zh) | 半导体装置、半导体系统和操作半导体装置的方法 | |
CN108268085B (zh) | 半导体装置 | |
CN116049075A (zh) | 一种面向嵌入式处理器的usart外设 | |
TW201430546A (zh) | 具多人機介面的電子裝置及其多人機介面運作方法 | |
CN101419567A (zh) | 一种输出数据卡调试信息的方法 |