TWI308695B - Data transition system and method of transitioning link power state thereof - Google Patents
Data transition system and method of transitioning link power state thereof Download PDFInfo
- Publication number
- TWI308695B TWI308695B TW095107634A TW95107634A TWI308695B TW I308695 B TWI308695 B TW I308695B TW 095107634 A TW095107634 A TW 095107634A TW 95107634 A TW95107634 A TW 95107634A TW I308695 B TWI308695 B TW I308695B
- Authority
- TW
- Taiwan
- Prior art keywords
- link
- packet
- component
- data
- power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/14—Multichannel or multilink protocols
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
- Electrotherapy Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
1308695
S達編號:TW2352PA 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種電源狀態轉換方法,且特別是有 關於一種PC I Express之電源狀態轉換方法。 【先前技術】 隨著時間的巨輪不斷向前邁進,在個人電腦原為主流 φ 的周邊零件連接介面(Peripheral Component Interconnect,PCI),在未來的處理器與輸出/輸入元件 需要更高的傳輸頻寬,已漸漸超出PCI的範圍。業界因此 推出新一代的PCI Express,以做為未來各種運算平台的 標準區域輸入/輸出匯流排。其最大特色係為效能的提 升’單向傳輸速率即可達2. 5GHz,更可藉擴增通道(lane) 增加傳輸速率’例如使用4通道即可使傳輸速度提升4倍。 尚級配置與電源介面(Advanced Configuration and • p〇wer Interface,ACPI),係定義元件於各個情況下之電 源狀稱為元件電源狀態(device power states, D-states)。而pci Express更進一步的定義元件間之鏈 接之電源狀態’稱為鏈接電源狀態(1 ink p0wer states, L-states)。且各個鏈接電源狀態與元件電源狀態亦有相 對應之關係。 元件電源狀態DO (Fu 11 -On)係表示元件係於正常工作 的狀悲下。元件於元件電源狀態D〇時’此時元件之間之 鏈結係處於鏈接電源狀態L0、LOs或L1。 6 1308695
♦ 三k編號:TW2352PA 元件電源狀怨D1及D 2並未明顯地定義出,但概括而 言,元件電源狀態D2較DO與D1節省電力,但保持較少 元件的狀態。元件電源狀態D1較D2節省電力,但可保持 更多元件的狀態。元件電源狀態D1及D2係對應至鏈接電 源狀態L1。 元件電源狀態D3(0ff)表示關機狀態,包括有])3c〇id 與D3hot狀態。當元件於D3cold狀態時,表示主電源未 提供至元件。當元件於D3hot狀態時,表示主電源提供至 元件。當元件之電源狀態係於D3cold狀態,若有辅助電 源(auxiliary power)提供給元件,則元件之間之鏈結係 對應至鏈接電源狀態L2 ;若無電源提供給元件,則元件 間之鏈結係對應至鏈接電源狀態L3。元件電源狀態 係對應至鏈結電源狀態L1。 鍵接電源狀態L0係元件之間之鍵接於正常工作狀態 之電源狀態。鏈接電源狀態LQs係於元件 輸 資料時,若有短暫的資料傳輸的閒置時段鍵= 源狀態LOs以減少功率的耗損。 迟进按电 7L件之間之鏈接於鏈接電源狀能 停無工作要求的狀態下,而會減低^ f ’70件係於暫 需求。此時,並無時脈訊號之觸發-^間之鏈接電力的 Locked Loop,PLL)亦暫停使用。、目迴路電路(Phase 鏈接電源狀態L2與 電源狀態L2有辅助電源的存在, 〜、差別在於鏈接 助電源。 鍵接電源狀態L3無輔 1308695
三達編號:TW2352PA 然而,鏈結在較省電之鏈接 源狀態L1時,上游元件為了傳$ ^,歹’如為鏈接電 丨卞句ί傳輸一資料至 結會回到正常傳輸之鏈接電源狀態L0以傳輪上=料鏈 在傳輸過程結束後,鏈結會回到省電之鍵m’ 過程中’資料之傳輪錯誤而易造成鏈結反覆= 狀態,嚴重甚至導致系統當機。 賜換私源 【發明内容】 〜有鑑於此,本發明提供資料傳輪系統及其鍵 悲轉換方法’使轉換鏈結電源狀態時,可避免資料之傳 錯誤,而造成鏈結反覆轉換雷 、"專輸 太發…』 恶,進而造成系統當機。 柄明^出-種鏈結電源狀態轉 兀件與一下游元件之間之一鏈社,用於上游 透過鏈結相互傳輸資料,物於 ,首先,使鏈結進入—第二 包。接著,上游元件透過鏈結傳輪-資料封 時。接著兀m下游元件接收資料封包後開始計 件=游7°件輸出資料封包之—回應封包至上游元 游-Γ下游几件計時結束後輸出一電源進入訊號至上 游几件,使鍵結回到第-鏈結電源狀態。 —、、本發明另提出—種#料傳輸线,包括—上游元件、 互:二::及::結。上游元件與下游元件係透過鏈結相 傳輪科’鏈結係於—第一鏈結電源狀態而無法傳輪資 —。則鏈結進入—第二鏈結電源狀態以正常傳輸資料,則 1308695
' 三達編號:TW2352PA 上游元件透過鏈結傳輸資料封包至下游元件。之後,下游 元件接收資料封包後開始計時後,下游元件輸出資料封包 之一回應封包至上游元件,下游元件計時結束後輸出一電 源進入訊號至上游元件,使鏈結回到第一鏈結電源狀態。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 【實施方式】 請參照第1圖,其繪示係依照本發明一較佳實施例的 資料傳輸系統之方塊圖。資料傳輸系統於本實例為PCI Express資料傳輪系統,包括有:上游元件ι10,下游元 件120以及連接上下游元件之鏈結130。 上游元件110包括:交易層lll(TransactionLayer, TL)、資料鏈結層ii2(Data Link Layer,DLL)及實體層 • 113(physical Layer ’ PHY)。而下游元件120同樣也包括: 交易層121、資料鏈結層122及實體層123。 /、中上游元件例如為一根聯合體c〇mplex,RC), 而下^元件例如為一週邊(End p0lnt,EP)。 父易層HI及121係分別產生資料封包(data packet) 至貝料鏈結;I 112及122,或分別接收資料鏈結層112及 122傳輸而來之貧料封包,同時也管理與元件之間的流量 控制(fl0WC0ntr0l)°而交易層111及121接收或產生之 負料封包稱為父易層封包(Transacti〇n Layer Packets, 9 ⑧ 1308695 < ·
三達編號:TW2352PA TLPs)。 資料鏈結層112及122分別與實體層113及123以及 與交易層111及121之間傳輸資料封包。
資料鏈結層112及122接收資料封包後分別提供交易 層封包TLP至父易層Π1及121,或分別接收交易層【η 及121輸出之交易層封包TLP以分別輸出資料封包至實體 層113及123。而資料鏈結層ι12及122在做以上動作時, 更可偵錯以穩定傳輸資料封包。 資料鏈結層112與實體層113之間傳輸之資料封包係 為資料鏈結層封包(Data Link Layer Packets,DLLPs)。 實體層113、123負責在元件110與元件12〇之間的 鏈結(Link) 130傳送封包。 實體層113自元件120接收封包後,係轉為資料鍵结 層封包DLLP輸至資料鏈結層112。實體層113亦接收資料 鏈結層112之資料鏈結層封& DLLp後,透過與元件 之鏈結130傳送封包至元件12〇。同理,實體層123自元 件110接㈣包彳纟,轉為#騎結層封包·p輸至 料鏈結層122。實體層123亦接收資料鏈結層122之資料 ^結層封包DLLP後,透過與元件m之鏈結丨送 包至元件110。 ^參照第2目,騎示依照本發明—較佳實施例的 =Express鏈結電源狀態轉換方法之流程圖。此方法用 於一上游元件110鱼一 (Unk)130〇 〜下^件120之間之鏈結 1308695 t
三―編號:TW2352PA 本發明提出-種當系統在非工作電源狀態下時 鏈結電源狀態及傳輸資料的裝置與方法。於本實施、 ^元件120係於非第—元件電源狀態(其中第—元 ^大態例如為it件電源狀態DG)。假設鏈結13()之初 ^源狀態為第—鍵結電源狀態(例如:u)下而無法傳輪 鏈結電源狀態L1下,資料封包是無法透過鏈 二〇,的。因此必須先改變鏈結13〇之鏈結電源狀態 電源= 傳Γ細一第二鏈結電源狀態,例如為鏈結 、“狀悲L0,如步驟21所示。之後,如步驟22所 ,件110透過鏈結130輸出一資料封包(例如為 曰封包)至下游元件12{),其中資料封包為—交易層, 用以改變下游元件12〇之元件電源狀態之命令,或曰二 游元件12〇之元件電源狀態之命令。接著,如步驟a = 不,下游兀件220接收到上述資料封包後開始 =示游元請對應資料封包,輸出-丄 110。接著,如步驟25所示,下游元件12〇 1=結束,並輸出—電源進人封包PM-Enter-Li (例如為-^摘結層封包DLLP)至上游元件110。之後,如步驟邡 不,上游元件丨10輸出一電源要求回應 PM—Request Ack。最徭,士口 牛醉 97 娇- ^ 接收雷、、^:、 所不’下游元件⑽ "、要求回應封包PM—Request—Ack後,鏈結ι3〇 入第—鏈結電源狀態(例如L0)。 … 於步驟23至25,下游元件220計時結束之標準,例 11 ⑧ 1308695
' 三k編號:TW2352PA 如有:立即結束計時、(lCfgW+10週期)、(32QW TLP + lCfgW+10 週期)或是(2*32QW TLP + lCfgW+10 週期)。 於此CfgW為資料封包傳輸之時間。 舉例而言,C f gW例如為一個交易層封包自上游元件之 交易層傳輸至下游元件之交易層所需時間;10週期表示下 游元件處理交易層封包所需之時間;而QW TLP則表示交 易層封包TLP的資料長度為多少QW(例如:1QW TLP即表 I 示此TLP的資料長度為1QW,而1QW為8bytes,所以32QW TLP 即表示 256 bytes 的 TLP )。 計時結束的主要目的係使得回應封包可早於電源進 入訊號PM_Enter_Ll輸出至上游元件110,使上游元件110 確實得到回應封包後,才接收電源進入訊號 PM_Enter_Ll,而後再進行使鏈結130回到第一鏈結電源 狀態(例如Π)的程序。 請參照第3圖,其繪示係為鏈結130於第一鏈結電 φ 源狀態(例如:L1)與第二鏈結電源狀態(例如:L0)轉換時 之相關波形圖。 假設下游元件120的初始元件電源狀態為第一元件電 源狀態(例如D0),鏈結的電源狀態為L0,當系統閒至一 段時間後,下游元件120會於時間點tl時進入了第二元 件電源狀態(例如:D1)。在進入第二元件電源狀態的同時 發出PM_Enter_Ll之資料封包至上游元件110。於時間點 t2時,下游元件220收到PM_Request_Ack的資料封包後, 鍵結13 0進入鍵結電源狀態L1。 12 1308695
‘ 三達編號:TW2352PA 而後,以下的過程即對應至第2圖之流程圖。時間點 t2後,下游元件120保持為第二元件電源狀態D1,鏈結 130為鏈結電源狀態L1而無法傳輸資料封包,即如上述第 2圖所述於初始時之各電源狀態。 若鏈結130於鏈結電源狀態L1欲傳輸資料封包,則 必需先轉換鏈結的電源狀態到可傳輸資料封包之鏈結電 源狀態L0。資料封包於時間點t3開始傳輸,當下游元件 I 120接收到資料封包後,開始計時,並經處理後會輸出回 應封包。而後,下游元件120於時間點t4計時結束,才 輸出PM_Enter_Ll的資料封包。下游元件120自時間點t5 接收PM_Request_Ack之資料封包,才會使鏈結130再回 到鏈結電源狀態L1。 本發明上述實施例所揭露之PC I Express資料傳輸系 統及其鏈結電源狀態轉換方法,可使得在鏈結自無法傳輸 資料封包之電源狀態轉換至可傳輸資料封包之電源狀 φ 態,再轉換回來時,可避免資料之傳輸錯誤,而造成鏈結 反覆轉換電源狀態,進而造成系統當機。且亦可達到原設 計上省電之目的。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍内,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 13 1308695
' 三達編號:丁 W2352PA
f圖式簡單說明J 第]圖繪示係依本發明一較佳實施例的資料傳輸系 統之方塊圖 μ 第2圖緣示係依本發明一較佳實施例的pci 鏈結電源狀態轉換方法之流程圖。 第3圖%示係為鏈結於第一鍵結電源狀態與第二鏈 結電源狀態轉換時之相關波形圖。 【主要元件符號說明】 110 :上游元件 120 :下游元件 111、 121 :交易層 112、 122 I資料鏈結層 Π3、123 :實體層
Claims (1)
1308695 : TW2352PA 十、申請專利範圍·· L 一種鏈結電源轉換的方法,用於 — 以及—下游元件間之―鍵結的電:游疋件 始,源狀態為—第一鏈結電源狀態,該;:鏈::初 正吊工作下的元件電源狀態,該方法包括有.70為非 使得該鏈結由該第一鏈結電源狀態進入 電源狀態; 弟一鍵結 "亥上游元件發出一資料封包; c收到該資料封包後開始計時—計時時間. 邊下游7〇件回應該資料封包 , 游元件; . 1出口應封包至該上 當計時結束,該下游元件發出 件;以及 電源進入封包至該上游元 該上游元件回應該電源進 應,該鍵結回到該第一鍵結電源:。電源要未回 法,其中範圍$1項之鏈結電源轉換方 及該電源要東回庙0;、、—父易層封包’該電源進入封包以 '、,回應封包分別為一資料鏈結層封包。 法,其中利申請範圍g 1項之鍵結電源轉換方 1 〇個週期:㈣間至少為-個資料封包傳輸的時間加上 法,上中二„利申請範圍* 1項之鏈結電源轉換方 時間。…日寸時間更包含傳送至少32QW交易層封包的 15 1308695 :達編號:TW2352PA 、5.如申請專利申請範圍第工項之鍵 法,其中該計時時間使得該回應封包 μ、 傳送至該上游元件。 干於4以原進入封包 、6. %申料利申請範圍第丨項之鏈 法’其中該第-鏈結電源狀態為益 Λ、轉換方 結電源狀態U。 去傳蝴料封包之鏈 7·如申請專利申請範圍第丨項之 + . 法,其中該第二鏈、纟士雷调貼炉盔)、、、、口电源轉換方 電源狀態L0。 〃資料封包之鏈結 8.如申請專利申請範圍第丨項 法,其中該上游元件A . ^ 、鏈m電源轉換方 9·如申請專利申請範圍第2項 ^為週邊。 法,其中該鏈杜雷、鏈、、、°電源轉換方 結中。H原轉換的方法可用於-⑽如咖鏈 10. —種資料傳輸系統,包栝有: 二上游元件,用以發出-資料封包; 封包後開始計時 封包至該上游元件;以及 ’、、/貝料封包發出一回應 -鏈結’用以連結該上 傳輸; 件以及邊下游元件之資料 至該^時結束時,該下游元件發出一電源進入封勺 、只上斿兀件,而該計時時 电源進入封包 進入封包傳送至該上游元件。奸~回應封包早於該電源 26 1308695 I 扁號:TW2352PA :L如申請專裡範圍第1〇項之資料傳輸系統 初始㈣狀態為無法傳送該資料封包之鍵結電 12.二中請專裡範圍第u項之資料傳輪系統, 虽傳廷该資料封包前,先使得該 二中 包之鏈結電源狀態L0。 了傳时貧料封 請專裡範圍第12項之資料傳輸,、統, c件回應該電源進入封包發出一電源要求回二 ^ 件’使得該鏈結關無法傳送該資料封包之 鏈結電源狀態L1。 丨·^了巴之 二4::申請專裡範圍第1〇項之資料傳輸系統 0 =件的初始電源狀態為非正常工作元件電源狀能。 該次請專t範圍第1G項之資料傳輸系統,射 〆貝枓封匕用以改變或讀取該下游元件之電源狀,能。 16.如申請專裡範圍第1〇項之資料輪=。 丨:計時時間至少為-個資料封包傳輸的時間二I: 料二如申請專裡範圍第16項之資料傳輸系統,並中 …十㊇間更包含傳送至少_交易層封包的時間。 申請專裡範圍第1〇項之資料傳輸系統,其中 〜f專輸系統為—pCI Express傳輸系統。 八 以及19下:種:結資料傳輸的方法,用於連結-上游元件 IS件間之一鏈結的資料傳輪,其令該鏈結之初 …、…原狀悲為無法傳送該資料封包之鏈結電源狀 17 1308695 • 一 . : TW2352PA 游元件為非正常工作下的元件電源狀態,該方法 3亥上游元件發出一資料封包; 該下游元件收到該資料封包後開始計時—計時時 游元^^件回應該資料封包’發出―回應封包^上 _游元:料結束,該下游元件發出一電源進入封包至該上 其中,該計時時間使得該回應封包早於該電# 包傳送至該上游元件。 4源進入封 2〇.如申請專利範圍第19項之鏈結資料 J中該方法更包含:當傳帽料封包前,:= 、入可傳运該資料封包之鏈結電源狀態L0。 "、口 其中ΐ方專利範圍第2〇項之鏈結資料傳輪方法, ―巧,更0含.該上游元件回應該電源進人封包發出 傳==回應封包至該下游元件,使得該鏈結回到無法 、μ貝料封包之鏈結電源狀態。 22.如申請專利範圍第19項之 :::計時時間至少為-個資料封包傳輸的=?;◦ 其中二第19項之鏈結資料傳輸方法, 24 傳送至少灘交易層封包的時間。 其中該資專利範圍第19項之鍵結資料傳輪方法, ”輸方法可用於一 PCI Express傳輪系統。 18 ⑧
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/386,754 US20060265611A1 (en) | 2005-05-23 | 2006-03-23 | PCI Express system and method of transitioning link state thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68331305P | 2005-05-23 | 2005-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200641617A TW200641617A (en) | 2006-12-01 |
TWI308695B true TWI308695B (en) | 2009-04-11 |
Family
ID=36742711
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
TW094138424A TWI298839B (en) | 2005-05-23 | 2005-11-02 | Pci express transitioning link power state system and method thereof |
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
TW095102706A TWI325536B (en) | 2005-05-23 | 2006-01-24 | Pci express transitioning link power state system and mehtod thereof |
TW095107634A TWI308695B (en) | 2005-05-23 | 2006-03-07 | Data transition system and method of transitioning link power state thereof |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
TW094138424A TWI298839B (en) | 2005-05-23 | 2005-11-02 | Pci express transitioning link power state system and method thereof |
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
TW095102706A TWI325536B (en) | 2005-05-23 | 2006-01-24 | Pci express transitioning link power state system and mehtod thereof |
Country Status (3)
Country | Link |
---|---|
US (6) | US20060265611A1 (zh) |
CN (5) | CN100373297C (zh) |
TW (5) | TWI311705B (zh) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10069711B2 (en) * | 2006-06-30 | 2018-09-04 | Intel Corporation | System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption |
KR100954819B1 (ko) * | 2007-01-22 | 2010-04-28 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 다중입력다중출력(mimo)프로세스를 개선하는 방법 및 장치 |
KR20080074754A (ko) * | 2007-02-08 | 2008-08-13 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치 |
CN101123511B (zh) * | 2007-09-21 | 2010-06-02 | 杭州华三通信技术有限公司 | 一种pci快速总线系统及其能量管理方法 |
US9146892B2 (en) | 2007-10-11 | 2015-09-29 | Broadcom Corporation | Method and system for improving PCI-E L1 ASPM exit latency |
KR101464741B1 (ko) * | 2007-12-12 | 2014-11-24 | 엘지전자 주식회사 | 전원관리 제어 장치 및 방법 |
JP5096905B2 (ja) * | 2007-12-20 | 2012-12-12 | 株式会社日立製作所 | サーバ装置及びそのリンク回復処理方法 |
US8706924B2 (en) * | 2008-08-14 | 2014-04-22 | Via Technologies, Inc. | PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules |
US9294219B2 (en) * | 2008-09-30 | 2016-03-22 | Qualcomm Incorporated | Techniques for supporting relay operation in wireless communication systems |
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
US9203564B2 (en) * | 2008-10-20 | 2015-12-01 | Qualcomm Incorporated | Data transmission via a relay station in a wireless communication system |
JP5272704B2 (ja) * | 2008-12-17 | 2013-08-28 | 富士ゼロックス株式会社 | 情報伝送システム、情報送信装置及び情報受信装置 |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
CN101526846B (zh) * | 2009-04-29 | 2011-12-07 | 成都市华为赛门铁克科技有限公司 | Pcie系统及其控制方法 |
US8831666B2 (en) * | 2009-06-30 | 2014-09-09 | Intel Corporation | Link power savings with state retention |
US8312187B2 (en) * | 2009-09-18 | 2012-11-13 | Oracle America, Inc. | Input/output device including a mechanism for transaction layer packet processing in multiple processor systems |
CN102075342A (zh) * | 2009-11-23 | 2011-05-25 | 智微科技股份有限公司 | 网络装置及其控制方法 |
CN102082671A (zh) * | 2009-11-30 | 2011-06-01 | 智微科技股份有限公司 | 网络装置及其控制方法 |
US20110145655A1 (en) * | 2009-12-11 | 2011-06-16 | Mike Erickson | Input/output hub to input/output device communication |
US8407504B2 (en) * | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
RU2617549C2 (ru) * | 2011-07-06 | 2017-04-25 | Телефонактиеболагет Л М Эрикссон(Пабл) | Способ управления обменами транзакциями между двумя интегральными схемами |
EP2685760B1 (en) | 2011-07-27 | 2018-04-04 | Huawei Technologies Co., Ltd. | Device, link energy management method and link energy management system for peripheral component interconnect (pci) express |
CN102662458B (zh) * | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
US9256268B2 (en) * | 2012-04-24 | 2016-02-09 | Intel Corporation | Adaptive low-power link-state entry policy for active interconnect link power management |
US9117036B2 (en) * | 2012-09-26 | 2015-08-25 | Ati Technologies Ulc | Fast exit from low-power state for bus protocol compatible device |
CN103076868B (zh) * | 2013-01-06 | 2015-08-26 | 威盛电子股份有限公司 | 电源管理方法及应用该方法的电子系统 |
US10216814B2 (en) | 2013-05-17 | 2019-02-26 | Oracle International Corporation | Supporting combination of flow based ETL and entity relationship based ETL |
US9507838B2 (en) * | 2013-05-17 | 2016-11-29 | Oracle International Corporation | Use of projector and selector component types for ETL map design |
GB201309336D0 (en) | 2013-05-23 | 2013-07-10 | Protia As | Proton conducing ceramic membrage |
USRE49652E1 (en) | 2013-12-16 | 2023-09-12 | Qualcomm Incorporated | Power saving techniques in computing devices |
US9535490B2 (en) | 2013-12-16 | 2017-01-03 | Qualcomm Incorporated | Power saving techniques in computing devices |
KR102149679B1 (ko) | 2014-02-13 | 2020-08-31 | 삼성전자주식회사 | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
US9880601B2 (en) | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
KR102714198B1 (ko) * | 2016-10-31 | 2024-10-10 | 삼성전자주식회사 | 스토리지 장치 및 그것의 링크 상태 제어 방법 |
US11054887B2 (en) * | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
US20190250930A1 (en) * | 2018-02-12 | 2019-08-15 | Western Digital Technologies, Inc. | Method and apparatus for configuring a serial data link |
CN108924008A (zh) * | 2018-07-10 | 2018-11-30 | 郑州云海信息技术有限公司 | 一种双控制器数据通信方法、装置、设备及可读存储介质 |
US11435813B2 (en) | 2018-08-29 | 2022-09-06 | Advanced Micro Devices, Inc. | Neural network power management in a multi-GPU system |
US10855600B2 (en) * | 2018-11-13 | 2020-12-01 | Intel Corporation | System, apparatus and method for traffic shaping of data communication via an interconnect |
US11073894B2 (en) * | 2019-05-24 | 2021-07-27 | Qualcomm Incorporated | System power management for peripheral component interconnect express (PCIE)-based devices |
US11836101B2 (en) * | 2019-11-27 | 2023-12-05 | Intel Corporation | Partial link width states for bidirectional multilane links |
TWI751501B (zh) * | 2020-02-25 | 2022-01-01 | 宏碁股份有限公司 | 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置 |
US20220066531A1 (en) * | 2020-08-27 | 2022-03-03 | Realtek Semiconductor Corp. | Docking station for power management |
US11763040B2 (en) * | 2021-04-07 | 2023-09-19 | Western Digital Technologies, Inc. | Enhanced D3-cold and faster recovery |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2177241B (en) * | 1985-07-05 | 1989-07-19 | Motorola Inc | Watchdog timer |
US4872110A (en) * | 1987-09-03 | 1989-10-03 | Bull Hn Information Systems Inc. | Storage of input/output command timeout and acknowledge responses |
US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
DE69507360T2 (de) * | 1994-04-06 | 1999-06-17 | Advanced Micro Devices, Inc., Sunnyvale, Calif. | Parallelschlussschnittstellenschaltkreise in Rechnersystemen |
US5974558A (en) * | 1994-09-02 | 1999-10-26 | Packard Bell Nec | Resume on pen contact |
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
GB2326065B (en) * | 1997-06-05 | 2002-05-29 | Mentor Graphics Corp | A scalable processor independent on-chip bus |
US6131167A (en) * | 1997-12-31 | 2000-10-10 | Intel Corporation | Method and apparatus to reduce power consumption on a bus |
US6076128A (en) * | 1998-01-28 | 2000-06-13 | International Business Machines Corp. | Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses |
KR100490934B1 (ko) * | 1999-08-25 | 2005-05-27 | 시게이트 테크놀로지 엘엘씨 | 디스크 드라이브의 지능형 파워 관리 |
US6694390B1 (en) * | 2000-09-11 | 2004-02-17 | Intel Corporation | Managing bus transaction dependencies |
US7287096B2 (en) * | 2001-05-19 | 2007-10-23 | Texas Instruments Incorporated | Method for robust, flexible reconfiguration of transceive parameters for communication systems |
US20030123486A1 (en) * | 2001-12-31 | 2003-07-03 | Globespanvirata Incorporated | System and method for utilizing power management functionality between DSL peers |
US7047428B2 (en) * | 2002-01-03 | 2006-05-16 | Broadcom Corporation | Method and apparatus for performing wake on LAN power management |
US6959395B2 (en) * | 2002-06-26 | 2005-10-25 | Broadcom Corporation | Method and apparatus for the conditional enablement of PCI power management |
US7137018B2 (en) * | 2002-12-31 | 2006-11-14 | Intel Corporation | Active state link power management |
US7350087B2 (en) * | 2003-03-31 | 2008-03-25 | Intel Corporation | System and method of message-based power management |
US7188263B1 (en) * | 2003-05-07 | 2007-03-06 | Nvidia Corporation | Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one |
US7010711B2 (en) * | 2003-06-25 | 2006-03-07 | Lsi Logic Corporation | Method and apparatus of automatic power management control for native command queuing Serial ATA device |
US7185212B2 (en) * | 2003-07-21 | 2007-02-27 | Silicon Integrated Systems Corp. | Method for PCI express power management using a PCI PM mechanism in a computer system |
US20050097378A1 (en) * | 2003-07-29 | 2005-05-05 | Hwang Andrew S. | Method and system for power management in a gigabit Ethernet chip |
TWI307008B (en) * | 2003-08-14 | 2009-03-01 | Via Tech Inc | Computer system with power management and the method thereof |
CN1246751C (zh) * | 2003-09-09 | 2006-03-22 | 威盛电子股份有限公司 | 具有电源管理的计算机系统及其方法 |
US7320080B2 (en) * | 2003-10-15 | 2008-01-15 | Intel Corporation | Power management over switching fabrics |
US7337338B2 (en) * | 2004-01-16 | 2008-02-26 | Dell Products L.P. | Information handling system capable of operation in reduced power states |
CN100527725C (zh) * | 2004-03-05 | 2009-08-12 | 威盛电子股份有限公司 | 调整网络接口的电源消耗的方法 |
US7383457B1 (en) * | 2005-03-23 | 2008-06-03 | Apple Inc. | Adaptive power-reduction mode |
US7469366B1 (en) * | 2005-12-13 | 2008-12-23 | Nvidia Corporation | Measurement of health statistics for a high-speed interface |
-
2005
- 2005-11-01 TW TW094138229A patent/TWI311705B/zh active
- 2005-11-02 TW TW094138424A patent/TWI298839B/zh active
- 2005-11-07 TW TW094139010A patent/TWI295769B/zh active
- 2005-11-17 CN CNB2005101254383A patent/CN100373297C/zh active Active
- 2005-11-21 CN CNB200510126728XA patent/CN100353285C/zh active Active
- 2005-11-22 CN CNB2005101268117A patent/CN100373298C/zh active Active
-
2006
- 2006-01-24 TW TW095102706A patent/TWI325536B/zh active
- 2006-03-01 CN CNB2006100198696A patent/CN100390707C/zh active Active
- 2006-03-07 TW TW095107634A patent/TWI308695B/zh active
- 2006-03-23 US US11/386,754 patent/US20060265611A1/en not_active Abandoned
- 2006-04-14 US US11/403,853 patent/US7647517B2/en active Active
- 2006-04-27 CN CN2006100771141A patent/CN100407107C/zh active Active
- 2006-05-09 US US11/429,941 patent/US7849340B2/en active Active
- 2006-05-09 US US11/430,122 patent/US7607029B2/en active Active
- 2006-05-12 US US11/432,356 patent/US7721031B2/en active Active
-
2010
- 2010-01-11 US US12/685,126 patent/US20100115311A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TWI325536B (en) | 2010-06-01 |
TW200641595A (en) | 2006-12-01 |
US7647517B2 (en) | 2010-01-12 |
US20060262839A1 (en) | 2006-11-23 |
US20100115311A1 (en) | 2010-05-06 |
CN100353285C (zh) | 2007-12-05 |
US7721031B2 (en) | 2010-05-18 |
US20060271649A1 (en) | 2006-11-30 |
US20060265611A1 (en) | 2006-11-23 |
US20060271651A1 (en) | 2006-11-30 |
CN100373297C (zh) | 2008-03-05 |
CN1811664A (zh) | 2006-08-02 |
TWI298839B (en) | 2008-07-11 |
TWI295769B (en) | 2008-04-11 |
CN1763694A (zh) | 2006-04-26 |
TW200641620A (en) | 2006-12-01 |
TW200641617A (en) | 2006-12-01 |
TW200641596A (en) | 2006-12-01 |
CN100390707C (zh) | 2008-05-28 |
CN1766799A (zh) | 2006-05-03 |
TWI311705B (en) | 2009-07-01 |
CN100407107C (zh) | 2008-07-30 |
US20060265612A1 (en) | 2006-11-23 |
US7607029B2 (en) | 2009-10-20 |
TW200641623A (en) | 2006-12-01 |
CN100373298C (zh) | 2008-03-05 |
CN1763696A (zh) | 2006-04-26 |
CN1841269A (zh) | 2006-10-04 |
US7849340B2 (en) | 2010-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI308695B (en) | Data transition system and method of transitioning link power state thereof | |
US20160267048A1 (en) | Device, system and method for communication with heterogeneous physical layers | |
TWI408557B (zh) | 高速輸入輸出系統及其節能控制方法 | |
EP3133796B1 (en) | Providing a load/store communication protocol with a low power physical unit | |
US8549205B1 (en) | Providing a consolidated sideband communication channel between devices | |
TWI223523B (en) | Auto-negotiation method for high speed link in gigabit Ethernet using 1000 base-t standard and apparatus thereof | |
TWI536257B (zh) | 可擴充性輸入/輸出系統及技術 | |
CN102835091A (zh) | 多媒体USB数据传输透过数字视频和音频(DiiVA)的交互界面 | |
TW201239631A (en) | Common protocol engine interface for a controller interface | |
JP2005228311A (ja) | 開放形コアプロトコルを基盤とするバスシステム | |
WO2013176954A2 (en) | Optimized link training and management mechanism | |
CN108107827A (zh) | 一种基于zynq平台软核的srio控制方法 | |
CN110557311B (zh) | 用于系统级封装管芯间访问等待时间的处理器间通信方法 | |
TW201246983A (en) | Dynamic power management in a communications device | |
CN101707042A (zh) | 用于单线级联数据通讯的编码和数据存储再生转发技术 | |
TW200405680A (en) | Wake-on-LAN device | |
TWI408559B (zh) | 在通信系統中埠從活動狀態到待命狀態的過渡 | |
WO2014075545A1 (zh) | Usb低速设备数据传输控制方法及控制器 | |
JP2005122372A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
TWI309359B (zh) | ||
TWI238941B (en) | Method and interface device for the synchronous transfer of data over serial ATA interface structure | |
WO2014127690A1 (zh) | 一种蓝牙唤醒pos机的方法 | |
JP2011114625A (ja) | 通信システムおよび通信装置 | |
TWI237764B (en) | Control chip with function for inhibiting bus cycle, circuit and method thereof | |
JP2006526947A5 (zh) |