TWI309359B - - Google Patents

Description

1309359 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種PCI介面系統及其重置方法，尤 指一種具有重置功能之高速PCI介面系統及其重置方法， 利用一重置訊號產生器產生一基本重置訊號，並直接傳給 相對應之高速PCI裝置，而可在不需重新啟動電源之前提 下’令南速PCI裝置執行一基本重置動作者。 【先前技術】 隨著電子工業技術的日新月異’ CPU及晶片組之速度 也不斷地向上提升，致使PCI介面之傳輸速度反而成為電 腦系統整體速度之瓶頭’此時’两速PCI(PCI Express) 應運而生’其因具有快速高效能之頻寬、先進電源管理功 能、熱插拔、點對點傳輸及串列互連（serial)等諸多優 點’而廣受使用者之青睞’致使各大廠商紛紛投入開發具 有高速PCI介面之電子產品。然而，隨著電腦系統軟體與 硬體之功能強大及速度之增快’其在操作時之穩定度往往 是使用者所關注之焦點，更是各廠商業者所努力的目標。 通常使用者在操作電腦時’難免有時會不經意地遇到 電腦當機’例如：高速PCI裝置陷入無窮迴圈或者無法適 當地自休眠棋式的RAM暫停功能（Suspend to RAM; STR) 中被喚醒。此時’電腦系統若是使用具有PCI Express介 面之高速PCI裝置，系統便可透過傳送一熱重置（Hot Reset)封包讓不受控制之高速PCI裝置得以重新再和電腦 5 1309359 系統正常連線。 請閱第1圖’係為習知具有高速PCI介面的系統1〇 之電氣連接示意圖。如圖所示，系統主要係包括有一 設有至少一根埠(R〇〇tP〇rt)lll之北橋晶片11、至少一高 速PCI裝置13及一南橋晶片15。當一開啟電源後，系統 10便對高速PCI裝置13進行初始化之動作，其係藉由南 橋晶片15透過一 PCI重置訊號線151傳送一 pci重置訊 號PCI RST#至一緩衝器112，再由緩衝器112透過一重置 訊號線113將PCI重置訊號傳送給高速pci |置13,以人 其執行初始化動作。待其初始化完成後，使用者便可正常 操作系統ίο。又’使用者在操作過程中，若不幸高速PCI 裝置13無法與北橋晶片11正常連線溝通時，系統1 〇便 會利用根埠111經由一高速PCI匯流排in傳遞一熱重置 (Hot Reset)封包給高速PCI裝置13，以令其進行初始化 動作，而令高速PCI裝置13可再度與北橋晶片u正^連 線。 然而，在實際操作中’系統熱重置的過程不順利時將 無法成功地令高速PCI裝置13重新與北橋晶片u重新正 常連線。假若咼速PCI裝置13無法執行熱重置封包，則 使用者僅能運用唯一的方式令高速PCi裝置13執行初始 化之動作，亦即，由使用者重啟電源以強制高速pci裝置 13執行初始化動作，而重啟電源這一個動作，勢必造成使 用者先前之作業成果白費’導致使用者之時間及精力上之 浪費，這樣的結果實非一般人所樂意見到的。 1309359 【發明内容】 =此’如何針對±述習用具有高速pci介面系統所存 ίΙιΓ以設計出一種具有重置功能之高速pci介面系 重4方法’利m訊號產生n產生-基本重置 ::動3接!給相對應之高速PCI裝置，而可在不需重 :者:提下’令高速PCI襄置執行-基本重置動 P為本發明之發明重點。爰是， 速=要目的’在於提供—種具有重置功能之高 可藉由重=產，新啟動電源之前提下’使用者 動：直接發出-基本重置訊 行初始化之動;;褒置’進而可強制高速PCI農置執 速次要目的，在於提供一種具有重置功能之高 ' ；，系統之重置方法，藉由判斷高速PCI裝置β 就緒，而決定是否產生基本重置給 ^ π否 可有效防㈣速ΡΠ裝置紐触醒之情況發生裝置’而 ft明之又一目的，在於提供一種具有重置 速％介面系統，在高速PCI裝置無法被喚醒時，雜^ 置訊號產生器之作動，使用者不需重啟電源，便字可^重 ρα裝置執行初弘介夕士 從」^阿迷 之作業之動作，財效賴使时操作電纖 為達成上边目的，本發明提供—種具有重置功能《高 1309359

速PCI介面系統，其主要構造係包括有：一主控制晶片組， 其内部設有至少一根埠，且主控制晶片組係可產生一 PCI 重置訊號；至少一高速PCI裝置，各高速PCI裝置分別利 用一咼速PCI匯流排連接至該主控制晶片組内對應之根埠 :及至少一重置訊號產生器，分別對應於各根埠，且各重 置訊號產生H係分誠過喊線及—觸發訊號 線而电性連接主控制晶片組’並藉由一基本重置訊號線而 ，性連接其所對應之高速ΡΠ裝置；其中，重置訊號產生 器係透過PCI重置机號線及觸發訊號線而分別接收I重 置訊號及-觸發職，再運算PCI重置錢及觸發訊號而 f生-基本重置訊號’且舰本重置訊號線而將基本重 置訊，至重置訊號產生器所對應之高迷PCI裝置，進 而令高速PCI裝置進行基本重置動作。 尚:供一種具有重置功能之高迷PCI介面系統 梦晉主要步驟係包括有··判斯其中-高速PCI 裝置疋否就、，者？若是，則結束；若否 由對應之根埠透過之M 下列步驟， 發出-孰會署二流拂對高速PCI裝置 是否ti、緒？芒β 丁…置動作’片斷高速PCI裝置 疋否就緒？右疋’則結m’則產 -gr ηρ τ a±- π» 本重置 §fl 對内速PCI襞置進行基本重置 是否就绪？r , 1斷高速PCI裝置 =否m右疋’則結束；若否，則再 號對高速PCI裝置推γ I 士舌里 王暴本重置通 I衷置進仃基本重置，㈣成1環者。 【實施方式】

S 1309359 為使本發明之特徵、結構、方法及所達成之功效能更 加清楚易懂，謹佐以較佳之實施圖例及配合詳細之說明， 說明如後： 首先’請參閱第2圖所示之本發明一較佳實施例之電 氣連接示意圖。如圖所示，本發明之高速PCI介面系統20 之主要構造係包括有一主控制晶片組27、至少一高速 PCKPCI Express)裝置23及至少一重置訊號產生器29。 其中，主控制晶片27内部設有至少一根埠（R0〇t

Port)211 ’且各根埠211可分別對應連接一高速pci裝置 23，其中各高速PCI裝置23係利用一對應之高速PCI匯 流排213連接至主控制晶片組27内對應之根埠211。在本 實施例中，重置訊號產生器29之數量係對應於根埠211 之數量，且各重置訊號產生器29係與主控制晶片組27分 離而設置於主機板（未顯示）上。 主控制晶片組27設有通用輸出（Generai purpose

Output; GP0)接腳255 ’通用輸出接腳255的數量與重置 訊號產生益29的數量對應，各通用輸出接腳255分別以 一對應之觸發訊號線257連接對應之重置訊號產生器29 之一輸入端。而各重置訊號產生器29之另一輸入端則同 時連接一 PCI重置訊號線251。當系統啟動之際，主控制 晶片組27經由PCI重置訊號線251發出pci重置訊號pci RST#至重置§礼號產生益29之輸入端，並經由其運算後產 生一基本重置訊號PERST#，再利用基本重置訊號線291 將基本重置訊號PERST#傳送到各高速PCI裝置23，以進 1309359 行系統啟動時之基本重置動作。

另外’當系統啟動後而遭遇某一高速PCI裝置無法正 常運作’且執行熱重置（Hot Reset)亦無效時，則可由主 控制晶片組27利用對應之通用輸出接腳255發出一觸發 訊號’且經由觸發訊號線257傳送到重置訊號產生器29。 此時’重置訊號產生器29便運算觸發訊號而產生一基本 重置訊號PERST#並傳輪給高速pci裝置23,以令高速PCI

裝置23進行基本重置之動作，進而可使高速PCI裝置23 回復正常運作的狀態。 在一般電腦系統中，主控制晶片組27經常可設計為 由一北橋晶片21及一南橋晶片25所組成之態樣。而在這

種態樣下，根埠211可直接設於北橋晶片21中，而pCI 重置訊號PCI RST#係由南橋晶片25透過pCi重置訊號線 251發出。另外’各通用輸出接腳255則設於南橋晶片25 上，並分別利用對應之觸發訊號線257連接至對應之重置 訊號產生器29。 請參閱第3 ®所顯示之本發明另—實關之電氣連 接示意圖·’如圖所示’其主要構造大致與第2圖所示之實 施例相同，惟，其係具有二個高速PCI裝置33、34、二個 重置訊號產生器38、39及二個均設於北橋晶片Μ内之根 埠31卜312’❿各相對應構件彼此電性連接方 相同，在此不再贅述。 飞知與上述 其中，重置訊號產生器 PCI重置訊號線351與南僑 38、39並聯且各自趣由同一 晶片35相連’因此可同時接收 1309359 由南橋晶片35所輸出之ΡΠί置訊號。南橋晶片35設有 數置與重置訊號產生器38、39數量相對應之通用輸出接 腳355、356，所以重置訊號產生器38、初可分別透過— 3ΓίΓ58、359,而以—對—之方式電性連接對應之 通用輸出接腳355、356。 如此，南橋晶片35便可在高速PCI裝置33或34任

何一個有問題時，發出一觸發訊號至對應之重置訊號產生 器38或39，以令對應之重置訊號產生器昶或⑽^出一 基本重置訊號PERST#給有問題之高速pq裝置33或34， 進而令其執行基本重置動作。 接著’請再參閱第4圖所示之本發明另一實施例之電 氣連接示意圖。如圖所示’除北橋晶片4丨外的主要構造 大致與第2圖所示之實施例相同’差異之處在於重置訊號 產生窃49係直接整合於北橋晶片41内。重置訊號產生p 49同樣可接收來自南橋晶片45之PC I重置訊號pci rst# 及由對應之通用輸出接腳455所輸出之觸發訊號，並據以 產生一基本重置訊號PERST#’而可藉由對應之基本重置訊 號線491，傳送至相對應之高速PCI裝置43，以令其執行 基本重置之動作。如此，可有助於縮小高速PCI介面系統 4〇之尺寸，進而可達到輕薄短小之設計理念。 上述之各重置訊號產生器（29、38、39或49)係可分 別以一及閘實施之，而高速PCI裝置（23、33、34或43) 係可選擇為一影像處理晶片、一音效處埋晶片、一橋接器 (Bridge)或一複合埠（Complex Root)等。 1309359 請參閱第5圖’係本發明各主要訊號之電位 如圖所示，當電腦系統-開啟電源而執行― ^ 在L短暫時間内各相關線路因電源導通之㈣ =’ 穩定狀態。而在L過後，系、_向穩定後的㈣間内， 系統首先進行各7C件之初始㈣作，由南橋晶片發 重置訊號- 1 由於PCI重置訊號屬於低電位致能訊號，故在此期 係處於低電位狀態。各觸發t峨㈣絲作㈣處於高: 位狀態。而各重置訊號產生器同時接收_訊號，經= 位邏輯（如及閘）運算後便產生一低電位之基本重置訊號 傳送給各高速PCI裝置。各高速pCI裝置則根據該基本重 置訊號而進行基本重置之初始化動作。待所有元件之初始 化動作都完成後’則電腦系統可進入正常運作的狀雜。 若有某一高速PCI裝置在隨後的操作過程中陷入無窮 迴圈中，或因為其他因素而無法與北橋晶片正常連線作業 ’或者無法適時地自STR模式中被喚醒，此時，便可利用 本發明之技術’由南橋晶片上對應之通用輸出接腳發出一 低電位觸發訊號，促使對應之重置訊號產生器可產生一低 電位之基本重置訊號，如圖中T3時間區間所示。則可讓對 應之高速pci裝置進行基本重置動作，進而可令高速pci 裝置再度與北橋晶片正常連線運作，而不需要再重啟電源 最後，請參閱第6圖，係本發明一較佳實施例之重置 方法流程圖。如圖所示，本發明之重置方法主要運用於系 1309359 統中之高速PCI裝置無回應或發生錯誤時，可由下列步驟 實施之。首先，進行步驟601，判斷高速PCI裝置是否存 在。若否，則表示該高速PCI裝置已移除，可直接結束程 序，·若是，則繼續執行步驟620及其後續步驟。如此，便 可有效避免因該高速PCI裝置已被他移除，而使用者在不 知情之狀況下一直對該系統發出命令封包。如果高速PCI 裝置實際已存在時，步驟601不一定需要實施，可視情況 而省略。 接著進行步驟602，由對應之根埠透過高速PCI匯流 排對該高速PCI裝置發出一熱重置封包，對該高速PCI裝 置進行熱重置之動作。 接下來進行步驟603，由根埠判斷該高速PCI裝置是 否就緒，若是，則表示高速PCI裝置已可與北橋晶片正常 連線運作，而可結束重置程序；若否，則進行步驟604， 南橋晶片將受到預先配置之軟體、韌體、硬體及其組合式 等其中一種方式在對應之通用輸出接腳產生一觸發訊號 ，致使觸發訊號線變為低電位，並通過重置訊號產生器將 一低電位之基本重置訊號傳送給該高速PCI裝置，促使該 高速PCI裝置進行基本重置之動作。如此一來，即可不需 重啟電源，便可再次產生一基本重置訊號給高速PCI裝置 作為其執行初始化之引信。 完成基本重置後，再度執行步驟630之檢測而形成一 循環之流程，直至高速PCI裝置可與北橋晶片正常連線運 作。如此不僅可有效保留其先前作業所產生之資料，且可 13 1309359 確保高速PCI裝置之正常運作。 综上所述，當知本發明係有關於一種PCI介面系統及 其重置方法，尤指一種具有重置功能之高速PCI介面系統 及其重置方法，利用一重置訊號產生器產生一基本重置訊 號，並直接傳給相對應之高速PCI裝置，而可在不需重新 啟動電源之前提下，令高速PCI裝置執行一基本重置動作 者。故本發明實為一富有新穎性、進步性，及可供產業利 用功效者，應符合專利申請要件無疑，爰依法提請發明專 利申請，懇請貴審查委員早曰賜予本發明專利，實感德 便。 以上所述者，僅為本發明之一較佳實施例而已，並非 用來限定本發明實施之範圍，即凡依本發明申請專利範圍 所述之形狀、構造、特徵、方法及其精神所為之均等變化 與修飾，均應包括於本發明之申請專利範圍内。 【圖式簡單說明】 第1圖：習知具有高速PCI介面系統之電氣連接示意圖。 第2圖：係本發明一較佳實施例之電氣連接示意圖。 第3圖：係本發明另一實施例之電氣連接示意圖。 第4圖：係本發明另一實施例之電氣連接示意圖。 第5圖：係本發明各主要訊號之時序圖。 第6圖：係本發明一較佳實施例之重置方法流程圖。 14 1309359

【主 要元件符號說明】 10 糸統 111 根埠 113 基本重置訊號線 13 高速PCI裝置 151 PCI重置訊號線 21 北橋晶片 213 高速PCI匯流排 25 南橋晶片 255 通用輸出接腳 27 主控制晶片組 291 基本重置訊號線 311 根埠 33 高速PCI裝置 35 南橋晶片 355 通用輸出接腳 358 觸發訊號線 38 重置訊號產生器 40 兩速PCI介面系統 43 高速PCI裝置 11 北橋晶片 112 緩衝器 117 高速PCI匯流排 15 南橋晶片 20 高速PCI介面系統 211 根埠 23 高速PCI裝置 251 pci重置訊號線 257 觸發訊號線 29 重置訊號產生器 31 北橋晶片 312 根埠 34 高速PCI裝置 351 pci重置訊號線 356 通用輸出接腳 359 觸發訊號線 39 重置訊號產生器 41 北橋晶片 45 南橋晶片 15 1309359 455 通用輸出接腳 49 重置訊號產生器 491 基本重置訊號線 16

Claims (1)

1309359 十、專利申請範圍： 1 .-種具有重置功能之高速PCI介面系統，包含有： 一主控制晶片組’其内部設有至少—根埠，且該主控 制晶片組係可產生一 PCI重置訊號； 至广阿：4 PCI裝置，各高速pci農置分別利用一高 ，P CI匯流排連接至該主控制晶片組内對應之根 埠；及 至少一重置訊號產生器，分別對應於各根埠，且各重 ^訊號產生n係分職過—PCI重置訊號線及一觸 t訊號線而電性連接該主控制晶片組，並藉由-基 本重置訊號線而電性連接其所對應之高速PCI裝置 J -中4重置號產生器係透過該PCI重置訊號線及 該觸發訊號5而分別接收該PCI重置訊號及-觸發 =號’再運算該pCI重置訊號及該觸發訊號而產生 基本重置訊號’且透過該基本重置訊號線而將該 ，本重置訊號傳送至該4置訊號產生ϋ所對應之 间速PCI裝置，進而令該高速PCI裝置進行基本重 置動作。 2 >申凊專利範11第1項所述之高速pci介面系統，其 I^觸發訊號係、可選擇利用軟體、㈣、硬體及其組 合式，其中一種方式觸發而產生者。 如申δ月專利範圍第1項所述之高速pci介面系統，其 中。亥主控制晶片組係包含有一北橋晶片及一南橋晶 17 1309359 片° 4 ·如申請專利範圍第3項所述之高速PCI介面系統，其 中該根埠係設於該北橋晶片中，而該PCI重置訊號係 由該南橋晶片所產生。 5 ·如申請專利範圍第4項所述之高速PCI介面系統，其 中該觸發訊號係可選擇利用軟體、韌體、硬體及其組 合式之其中一種方式觸發而產生者。 6 ·如申請專利範圍第5項所述之高速PCI介面系統，其 中該南橋晶片尚設有至少一通用輸出接腳，分別對應 於各重置訊號產生器，各通用輸出接腳係藉由對應之 觸發訊號線連接至對應之重置訊號產生器。 7 ·如申請專利範圍第4項所述之高速PCI介面系統，其 中各重置訊號產生器係可選擇設於一主機板及該北 橋晶片之其中之一者。 8 ·如申請專利範圍第1項所述之高速PCI介面系統，其 中各重置訊號產生器係可分別以一及閘實施。 9 ·如申請專利範圍第1項所述之高速PCI介面系統，其 中該高速PCI裝置係可選擇為一影像處理晶片、一音 效處理晶片、一橋接器及一複合埠之其中之一者。 10 . —種使用於高速PCI介面系統之重置方法，包括下列 步驟： 由對應之一根埠透過對應之一高速PCI匯流排對一高 速PCI裝置發出一熱重置封包，進行熱重置動作； 判斷該高速PCI裝置是否就緒，若是，則結束；若否， 18 1309359 則產生一基本重置訊號，對該高速PCI裝置進行基 本重置；及 再次判斷高速PCI裝置是否就緒，若是，則結束；若 否，則再產生一基本重置訊號對該高速PCI裝置進 行基本重置，而形成一循環者。 11 ·如申請專利範圍第10項所述之重置方法，尚可於上 述步驟開始之前增加一判斷該高速PCI裝置是否存在 之步驟？若是，則進行判斷高速PCI裝置是否就緒等 以下之步驟；若否，則結束。 12 ·如申請專利範圍第10項所述之重置方法，其中該基 本重置訊號係由該主控制晶片組所發出之觸發訊 號，經由對應之重置訊號產生器運算後所產生者。 13 ·如申請專利範圍第12項所述之重置方法，其中該主 控制晶片組係包含有一北橋晶片及一南橋晶片。 14 ·如申請專利範圍第13項所述之重置方法，其中該觸 發訊號係可選擇利用軟體、韌體、硬體及其組合式之 其中一種方式觸發而產生者。 15 ·如申請專利範圍第14項所述之重置方法，其中該南 橋晶片尚設有至少一通用輸出接腳，分別對應於各重 置訊號產生器，並分別以對應之觸發訊號線連接各對 應之重置訊號產生器。 16 .如申請專利範圍第13項所述之重置方法，其中該根 埠係設於該北橋晶片中，而該PCI重置訊號係由該南 橋晶片所產生。 19 1309359 17 ·如申請專利範圍第12項所述之重置方法，其中各重 置訊號產生器係可選擇設於一主機板及該北橋晶片 之其中之一者。 18 ·如申請專利範圍第12項所述之重置方法，其中各重 置訊號產生器係可分別以一及閘實施。 19 ·如申請專利範圍第10項所述之重置方法，其中該高 速PCI裝置係可選擇為一影像處理晶片、一音效處理 晶片、一橋接器、一複合埠之其中之一者。 20.如申請專利範圍第10項所述之重置方法，其中在進 行該熱重置動作之前更包括判斷該高速PCI裝置是否 就緒之步驟。 20