TWI408559B - 在通信系統中埠從活動狀態到待命狀態的過渡 - Google Patents

在通信系統中埠從活動狀態到待命狀態的過渡 Download PDF

Info

Publication number
TWI408559B
TWI408559B TW096113490A TW96113490A TWI408559B TW I408559 B TWI408559 B TW I408559B TW 096113490 A TW096113490 A TW 096113490A TW 96113490 A TW96113490 A TW 96113490A TW I408559 B TWI408559 B TW I408559B
Authority
TW
Taiwan
Prior art keywords
state
standby
transition
active
ieee
Prior art date
Application number
TW096113490A
Other languages
English (en)
Other versions
TW200811662A (en
Inventor
Jinsong Liu
Qiangao Xu
Haifeng Zhou
Wen Zhu
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200811662A publication Critical patent/TW200811662A/zh
Application granted granted Critical
Publication of TWI408559B publication Critical patent/TWI408559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

在通信系統中埠從活動狀態到待命狀態的過渡
本發明大體而言係關於資料通信，且更特定言之係關於使用序列通信匯流排在兩個或兩個以上裝置之間的資料通信。
當前，存在各種已知協定，其用以有助於在經由共同匯流排或替代性通信鏈路連接在一起之兩個或兩個電子裝置之間的通信。此等協定中最著名及最廣泛使用之協定為USB(通用序列匯流排)、SATA(序列高級技術附加裝置)、HDMI(高度清晰多媒體介面)、光纖通道，及IEEE 1394。
商品名稱Fire Wire(Apple Computer,Inc.之註冊商標)及i.LINK(Sony Corporation之註冊商標)下的IEEE 1394已被廣泛採用以供各種消費者、電腦及工業電子器件使用。IEEE 1394由於以高資料傳送速率支援異步資料與同步資料、支援點對點組態與主從組態、支援菊鏈配置與輪轂及輪輻配置以及其所保證之服務品質(QoS)、低等待時間及低處理開銷而尤其適合在以下此等應用中用作資料儲存器、音訊及視訊、網路連接及匯流排供電之周邊裝置。
可將網路設想為層，該等層連同其他層一起包括實體層(PHY)及鏈路層。PHY係指網路硬體、實體電纜線及/或無線連接。PHY為最基本網路層，其僅提供用於傳輸鏈路層之經編碼輸出之構件。PHY(其負責使用者設備中數位資料之表示與經由通信通道傳輸之對應信號之間的轉化)為詳細描述信號傳輸規格及網路連接規則之層。鏈路層為自PHY向上之下一層。鏈路層在網路中之相鄰節點之間傳送資料且通常格式化及/或操縱在PHY上輸送的資料以用於與一應用程式建立介面。
IEEE 1394標準最初係由電氣與電子工程師協會(Institute of Electrical and Electronics Engineers)(IEEE)在IEEE 1394－1995(其題為高效能序列匯流排之IEEE標準(IEEE Standard for a High Performance Serial Bus))中規定，且已在IEEE 1394a－2000(其題為高效能序列匯流排之IEEE標準(IEEE Standard for a High Performance Serial Bus)－修訂1)及IEEE 1394b－2002(其題為高效能序列匯流排之IEEE標準(IEEE Standard for a High Performance Serial Bus)－修訂2)中修訂兩次，其所有內容以引用的方式併入本文中。
IEEE 1394a為電力管理引入中止狀態(界定於IEEE 1394a－2000 3.9.5.2中)及對應之重新開始狀態。IEEE 1394b為在β模式中操作之裝置添加待命狀態(界定於IEEE 1394b－2002 3.10.7.3.1中)及對應之恢復狀態。中止狀態與待命狀態對於正常序列匯流排仲裁皆為不可操作的，但其另外能夠偵測實體電纜斷開或重新開始或恢復信號，因此在提供對實體連接之持續監視時減小功率消耗。
IEEE 1394b中之待命狀態具有優於禁用或中止狀態之某些優點，其主要因為無由於埠進入或離開待命狀態而產生之匯流排重置。此有益之處在於匯流排重置將使整個匯流排執行匯流排初始化程序。自PHY之立場而言，對於無迴路之僅β匯流排，匯流排初始化通常花費約200微秒(μs)；若匯流排上存在一(或多個)迴路，或若匯流排為雜交匯流排(亦即，含有至少一邊緣節點之操作匯流排)，則匯流排初始化程序可花費相當長時間。自異動級，匯流排重置可中斷匯流排上之訊務且清除PHY中之申請中請求。無疑地，頻繁之匯流排重置將顯著降級匯流排效能及因此降級總系統效能，且因此為不良的。
不幸地，在利用當前IEEE 1394b規格之情況下，PHY埠將不會總如預期地過渡到待命狀態。實情為，PHY埠將過渡到中止狀態同時其對等埠過渡到待命狀態。此並不允許由單一恢復動作喚醒兩個埠，藉以使待命狀態中之連接返回活動狀態，且因此為不良的。此外，當PHY埠進入其中止狀態或自其中止狀態重新開始時，匯流排重置將發生，其為不良的。
因此，需要增強到IEEE 1394b協定或其他通信協定之待命狀態的過渡以便防止不良過渡到中止狀態而非待命狀態中。
根據前述需要及其他目的，本發明在其說明性實施例中提供用於在通信系統內將埠從活動狀態過渡到待命狀態而不會進入中止狀態或其他未預期狀態中之技術。以此方式，本發明之實施例避免了在從活動狀態過渡到減小之功率消耗狀態時產生匯流排重置。在本發明之說明性實施例中，埠可為PHY埠且通信系統可為符合IEEE 1394之通信系統。
根據本發明之一態樣，一種將通信系統中之埠從活動狀態過渡到待命狀態之方法包括以下步驟：傳輸一信號以將該埠過渡到待命狀態；及當傳輸該信號以將該埠過渡到待命狀態之後，將埠從活動狀態過渡到待命狀態而不會進入中止狀態。該埠可為實體層介面埠且該通信系統可為符合IEEE 1394之通信系統。
根據本發明之另一態樣，供通信系統中使用之裝置包括至少一第一埠、記憶體及耦接至該記憶體及該第一埠之至少一處理器。該處理器經組態以使第一埠傳輸一信號以將至少一第二埠從活動狀態過渡到待命狀態，及當傳輸該信號以將第二埠從活動狀態過渡到待命狀態之後，將第一埠從活動狀態過渡到待命狀態而不會進入中止狀態。
根據本發明之另一態樣之資料通信系統包括至少一埠，其經調適以將資料傳輸至至少一其他埠及/或自其他埠接收資料。資料通信系統進一步包括耦接至埠之至少一控制器，該控制器可操作以將埠過渡到待命狀態而不會進入中止狀態。
自結合隨附圖式閱讀之本發明說明性實施例之以下實施方式將明顯看出本發明的此等及其他特徵及優點。
本文中，將在用於將一起連接在共同通信匯流排上之通信系統埠及對等埠從活動狀態過渡到待命狀態之例示性方法及設備的情形下描述本發明。本發明之說明性實施例有助於將一埠及其對等埠從活動狀態過渡到待命狀態而不會進入中止狀態，且藉此避免產生匯流排重置，而無論所採用之匯流排速度及/或操作模式如何。
雖然本文結合實體層介面埠描述本發明，但應瞭解，本發明之技術可類似地應用於其他埠，該等其他埠在經修改或未經修改的情況下皆支援待命或替代性功率保存狀態，如熟習此項技術者鑒於本文之技術明顯看出的。雖然結合符合IEEE－1394之標準描述本發明，但應瞭解，本發明之技術可類似地應用於其他通信標準及/或非標準協定，該等其他通信標準及/或非標準協定在經修改或未經修改的情況下併入有待命或替代性功率保存狀態，如熟習此項技術者鑒於本文之技術明顯看出的。雖然可結合IEEE 1394b標準而使用某些術語，但相同及/或替代性功能語言可類似應用於可應用本發明之技術的其他通信協定。同樣，本文所使用之變數、函數、常數、信號、狀態等之某些名稱為IEEE 1394b標準所規定之名稱。一般熟習此項技術者將明顯看出，可在未顯著改變本發明之功能性的情況下改變特定名稱、內部結構及實施構件。
通常，除非另外規定，否則假定說明書內所界定之變數充當布耳變數(Boolean variable)。當變數為真(TRUE)時，已滿足變數之條件。類似地，當變數為假(FALSE)時，尚未滿足變數之一或多個條件。本文所使用之符號"！"表示對應於其之變數的邏輯補數，同時符號"&&"及"∥"分別表示邏輯及(AND)及邏輯或(OR)運算子。
圖1為說明實施本發明之技術之例示性兩裝置資料通信系統100的方塊圖。可將通信實施(例如)為視訊編輯系統、多媒體廣播系統、網路連接系統等。通信系統100包含第一裝置102及由通信鏈路106互連之第二裝置104。雖然為了易於闡釋而僅說明兩個裝置，但應理解，本發明不限於任何特定數目之互連裝置。通信鏈路106可包括無線通信鏈路，如蜂巢、射頻(RF)、紅外(IR)、微波、衛星等，且亦可包括專用通信線，如電話、電纜、光纖等。通信鏈路106可載運眾多通道，在該等通道上，可於第一裝置102與第二裝置104之間傳送資料。通道可具有與其相關聯之某一資料速率，其確定在該特定媒體上每秒可傳輸多少樣本。如熟習此項技術者將理解的，可藉由使用(例如)多工器而將較低速率通道聚集成單一較高速率通道。同樣，可藉由使用(例如)解多工器而自較高速率通道提取較低速率通道。
第一裝置102及第二裝置104可包含(例如)眾多消費者電子裝置中之任一者，其包括(但不限於)數位相機、數位攝像機、個人數位助理(PDA)、動畫專業團體層－3音訊(MP3)裝置、蜂巢式電話等，電腦周邊裝置包括(但不限於)個人電腦、印表機、框接收器、外部硬驅動機、掃描器、網路連接集線器等。在第一裝置102內為鏈路層108，該鏈路層自第一裝置102內之電路接收資料並將資料傳送至第一裝置102內的PHY埠110。PHY埠110將資料編碼成適當通信協定以用於在通信鏈路106上傳輸。第二裝置104內之對等PHY埠112接收由第一裝置102中之PHY埠110傳輸的資料。接著，對等PHY埠112解碼所接收到之資料且將此等經解碼資料提供至第二裝置104內的鏈路層114以根據經解碼資料控制第二裝置104。
對於本文所示之說明性實施例而言，雖然本發明並不限於此通信協定或任何標準或非標準通信協定，但假定裝置102及104使用IEEE 1394b通信協定與彼此通信。雖然可參考資料從第一裝置102傳送到第二裝置104，但資料可類似地從第二裝置104傳送到第一裝置102以使得在該兩個裝置之間的資料傳送為雙向的。
因為本文所描述之本發明之說明性實施例係針對增強序列通信協定(即，IEEE 1394b標準)之待命特徵，所以本發明主要係關於將第一裝置102及第二裝置104中之PHY埠110及112分別從活動狀態直接過渡到待命狀態，其中一埠經啟用、能夠偵測所有序列匯流排信號狀態且參與正常匯流排活動(例如，重置、樹狀識別、自識別及正常仲裁階段)。待命為一術語，其可為給定(多個)埠描述操作之低功率消耗模式。根據IEEE 1394b標準，待命僅為β模式操作之特徵。若節點具有僅一活動埠，則可將此埠上之連接置放成待命。雖然連接處於待命，但節點並不參與正常匯流排活動，且同一匯流排上之其他節點不知道置放於待命中之節點狀態的任何改變。與該連接之操作的中止模式相反，匯流排重置不會作為進入待命或自待命恢復節點之節點的部分而發生，如先前所闡釋的。
可將第二裝置104中之PHY埠112視作關於第一裝置102中之PHY埠110的對等PHY。術語"侄子(nephew)"在本文中可用於界定葉節點，其具有一出於待命狀態之埠及經禁用、斷開或中止之所有其他埠(若存在)。根節點、具有一個以上活動埠之節點或具有已在待命狀態中之另一埠之節點不能成為侄子。連接至侄子節點之活動節點可被稱作"叔叔(uncle)"節點。當一節點偵測到含有其節點識別符(ID)及埠位址之待命命令封包時，該節點變成侄子。雖然侄子節點不會參與正常匯流排活動，但當節點變成侄子時活動匯流排(侄子節點為其之成員)通常不知道節點狀態之變化(例如，匯流排重置不會發生)。若當侄子節點具有處於待命中之埠時，匯流排重置發生，則對等叔叔節點以侄子節點之名義代理自ID封包(例如，在自識別階段由電纜PHY傳輸或回應於PHY ping封包而傳輸之PHY封包)。
圖2為說明根據習知IEEE－1394b通信協定而實施之埠連接管理者狀態機之至少一部分的狀態過渡圖200。箭頭表示狀態之間的過渡；上文中，每一箭頭指示對於過渡之發生為必要且足夠的條件。垂直線及隨附標籤表示狀態及當進入狀態之後所調用之函數。包括於IEEE 1394b規格中之埠連接管理者狀態機界定13個狀態，其包括：斷開(P0)、重新開始(P1)、活動(P2)、中止啟動器(P3)、中止目標(P4)、中止(P5)、禁用(P6)、待命啟動器(P7)、待命目標(P8)、待命(P9)、恢復(P10)、未測試(P11)及迴路禁用(P12)。然而，圖200僅描繪本發明之說明性實施例較佳針對之過渡，即，活動、待命啟動器、待命目標、待命、中止啟動器、中止目標及中止狀態(例如，P2：P7、P2：P8、P2：P3、P2：P4)中之一或多者之間的彼等過渡。
埠將根據圖2所說明之標準IEEE 1394b協定而從活動狀態(P2)過渡到待命啟動器狀態(P7)(例如，P2：P7過渡)，尤其當且僅當變數"rx_ok"、"do_standby"及"signaled"或其功能等效物皆為TRUE時。同樣，埠將根據圖2所說明之標準IEEE 1394b協定而從活動狀態(P2)過渡到中止啟動器狀態(P3)(例如，P2：P3過渡)，尤其當且僅當變數"rx_ok"為FALSE或變數"suspend－request"及"signaled"皆為TRUE時。
以下附錄1展示可由PHY埠110使用之C程式化語言中之例示性原始碼。此說明性實例為來自IEEE 1394b標準之"start_tx_packet()"函數，其中省略並替代了註解。為了程式化進入待命狀態之過程，PHY埠將調用此函數，接著，其將發送"STANDBY"信號(此處，在標有"STANDBY"之碼線中)，等待指定時段(等待時間)，且接著設定"信號傳輸"變數TRUE(此處，在標有"SIGNALED"之碼線中)。此等待時間之長度將視連接速度及其他設定而變化；其在匯流排為雜交匯流排(意味著匯流排包括舊版(IEEE 1394及/或IEEE 1394a)與IEEE 1394b節點)的情況下將為最長(例如，約320毫微秒(ns))。表1具有在雜交匯流排之情況下用以實施此標有每一例示性碼線所負責之等待時間部分(以毫微秒計)的等待時間之該例示性碼線。此等等待時間(例如，80 ns、20 ns、40 ns、20 ns及160 ns)合計為320 ns，其為雜交匯流排之適當逾時期間。
根據圖2所示之狀態圖，當接收到"STANDBY"信號之後，其對等埠112將從活動狀態(P2)過渡到待命目標狀態(P8)且因此執行"standby_target_actions()"函數，其接著將調用"activate_connect_detect(RECEIVE_OK_HANSHAKE)"函數。後一函數將為PHY之埠將"bport_sync_ok"(如函數"receive_ok_monitor()"中所指示，其與β埠之"rx_ok"等效)設定成FALSE。若此發生在前述逾時期間內，則在"signaled"為TRUE之前"rx_ok"將為FALSE。因此，PHY埠110將從活動狀態(P2)過渡到中止啟動器狀態(P3)，因為"rx_ok"為FALSE而非待命啟動器狀態(P7)，因為"signaled"直至"rx_ok"不再為TRUE之後才會變成TRUE。
圖3為描繪根據習知IEEE 1394b通信協定將PHY節點從活動狀態過渡到待命狀態所涉及之模擬信號的例示性時序圖300。自該圖可明顯看出，在習知IEEE 1394b協定下，PHY埠110(參看圖1)過渡到中止啟動器狀態(P3)而非過渡到預期待命啟動器狀態(P7)。在時間t0處，變數"rx_ok"為TRUE，變數"signaled"為FALSE，變數"do_standby"為FALSE，變數"force_disconnect"為FALSE，且"port_state"為指示埠在活動狀態中之P2。在時間t1處，"do_standby"為TRUE，其指示請求埠過渡到待命啟動器狀態(P7)。在等待時間(例如，320 ns)之後，因為"signaled"保持FALSE，所以"do_standby"變成FALSE，"rx_ok"變成FALSE，且"port_state"為P3，其指示埠已過渡到中止啟動器狀態而非如預期之待命啟動器狀態。在時間t3處，"signaled"變成TRUE，但在此點處，埠已過渡到中止啟動器狀態中。因此，在此等條件下，埠將不會如預期地過渡到待命啟動器狀態。相反，埠將過渡到中止啟動器狀態，且最終過渡至中止狀態，藉此當進入及離開中止狀態時不良地產生匯流排重置。
本發明之一態樣避免當請求待命狀態時將PHY埠110過渡到中止啟動器狀態，且藉此有利地校正習知IEEE 1394b協定中之內在缺陷。為了校正此問題，根據本發明之另一態樣，從活動狀態(P2)到中止啟動器狀態(P3)過渡之過渡經修改以在"do_standby"為TRUE時忽視"rx_ok"之損耗。換言之，為FALSE之"rx_ok"不應觸發過渡除非"do_standby"亦為FALSE。在一實施例中，P2：P3過渡自IEEE 1394b規格中之過渡而變化，即：到
本發明之另一態樣改變從活動狀態(P2)到待命啟動器狀態(P7)之過渡以致其不再要求"rx_ok"為TRUE。一旦"signaled"經確定且在"rx_ok"經確定之前，此修改便允許埠從P2過渡到P7。在一實施例中，P2：P7過渡自IEEE 1394b規格中之過渡而變化，即：rx_ok && do_standby && signaled &&！force_disconnect 到do_standby && signaled &&！force_disconnect。
本發明之實施例可獨立於其他態樣而實施以上態樣中之任一者。然而，較佳實施例包括此等態樣兩者。
參看圖4，根據併入有以上所提及態樣兩者之本發明的實施例展示例示性狀態過渡圖400，該例示性狀態過渡圖說明IEEE 1394b埠連接管理者狀態機之至少一部分。如在圖2所描繪之狀態過渡圖200中一般，說明性狀態過渡圖400描繪活動狀態(P2)與中止啟動器(P3)、中止目標(P4)、中止(P5)、待命啟動器(P7)、待命目標(P8)及待命(P9)狀態中一或多者之間的過渡。如自該圖明顯看出的，與圖2所描繪之狀態過渡圖200相比，某些狀態過渡已被修改。
圖5為描繪根據本發明之實施例將PHY節點從活動狀態過渡到待命狀態所涉及之模擬信號的例示性時序圖500。如自該圖明顯看出的，時序圖500模擬如何將PHY埠110(參看圖1)過渡到預期待命啟動器狀態而非中止啟動器狀態。在時間t0處，變數"rx_ok"為TRUE，變數"signaled"為FALSE，變數"do_standby"為FALSE，變數"force_disconnect"為FALSE，且"port_state"為指示埠在活動狀態中之P2。在時間t1處，"do_standby"為TRUE，其指示請求埠過渡到待命啟動器狀態(P7)。在時間t2處，"rx_ok"變成FALSE；然而，歸因於對本發明之態樣之實施，此不再引起過渡到中止啟動器狀態。在時間t3處，"signaled"變成起過渡到中止啟動器狀態。在時間t3處，"signaled"變成TRUE且"port_state"變成P7，其指示埠已過渡到待命啟動器狀態中。一旦"signaled"變成TRUE，此過渡便發生，即使"rx_ok"歸因於本發明之態樣之實施為FALSE。因此，本發明之此實施例校正了原始IEEE 1394b協定中的內在問題。
應注意，本發明並不限於以上所描述之開始及結束過渡。舉例而言，可需要關於已根據IEEE 1394商業協會技術公告(Clause 4.25 of the IEEE 1394 Trade Association's Technical Bulletin)TB2002001之條款4.25(題為1394b說明及勘誤表，下文稱作"勘誤表4.25")改變之狀態機而實施本發明之一或多個態樣。勘誤表4.25建議修改P2：P3過渡以忽視"rx_ok"之否定，從而確保裝置將從活動狀態(P2)過渡到禁用狀態(P6)而非過渡到中止啟動器狀態(P3)中。
圖6展示例示性狀態過渡圖600，其說明已根據勘誤表4.25修改P2：P3過渡之IEEE 1394b埠連接管理者狀態機的至少一部分。如在圖2所描繪之狀態過渡圖200中一般，說明性狀態過渡圖600描繪活動狀態(P2)與中止啟動器(P3)、中止目標(P4)、中止(P5)、待命啟動器(P7)、待命目標(P8)及待命(P9)狀態中一或多者之間的過渡。具體言之，如自該圖明顯看出的，已根據本發明之態樣自以下內容修改P2：P3過渡：(！rx_ok ∥ (suspend_request && signaled))&& ！(Beta_mode && loop_to_detect &&！bport_sync_ok)&& ！force_disconnect 到((！rx_ok &&！suspend_request &&！disable_request)∥ (suspend_request && signaled))&& ！(Beta_mode && loop_to_detect &&！bport_sync_ok)&& ！force_disconnect。
圖7描繪例示性狀態過渡圖700，其說明已根據勘誤表4.25及根據本發明之至少一態樣修改P2：P3過渡的IEEE 1394b埠連接管理者狀態機之至少一部分。如在圖2中所描繪之狀態過渡圖200中一般，說明性狀態過渡圖700描繪活動狀態(P2)與中止啟動器(P3)、中止目標(P4)、中止(P5)、待命啟動器(P7)、待命目標(P8)及待命(P9)狀態中一或多者之間的過渡。具體言之，如自該圖明顯看出的，已根據本發明之態樣自以下內容修改P2：P3過渡：(！rx_ok || (suspend_request && signaled))&& ！(Beta_mode && loop_to_detect && ！bport_sync_ok)&& ！force_disconnect 到((！rx_ok &&！suspend_request && ！disable_request &&！do_standby) (suspend_request && signaled))&& ！(Beta_mode && loop_to_detect &&！bport_sync_ok)&& ！force_disconnect。
圖8展示例示性狀態過渡圖800，其說明IEEE 1394b埠連接管理者狀態機之至少一部分，其中已根據勘誤表4.25及根據本發明之至少一態樣修改P2：P3過渡，且已根據本發明之另一態樣修改P2：P7過渡。如在圖2中所描繪之狀態過渡圖200中一般，說明性狀態過渡圖800描繪活動狀態(P2)與中止啟動器(P3)、中止目標(P4)、中止(P5)、待命啟動器(P7)、待命目標(P8)及待命(P9)狀態中一或多者之間的過渡。具體言之，如自該圖明顯看出的，已根據本發明之態樣自以下內容修改P2：P3過渡：(！rx_ok ||(suspend_request && signaled))&& ！(Beta_mode && loop_to_detect &&！bport_sync_ok)&& ！force_disconnect 到((！rx_ok &&！suspend_request &&！disable_request &&！do_standby)|| (suspend_request && signa1ed))&& ！(Beta_mode && loop_to_detect &&！bport_sync_ok)&& ！force_disconnect, 且已根據本發明之態樣自以下內容修改P2：P7過渡：rx_ok && do_standby && signaled &&！force_disconnect 到do_standby && signaled &&！force_disconnect。
僅舉例而言，可藉由將埠連接管理者狀態機之相關部分自圖2所示狀態過渡圖200中所描繪之情形改變成圖6所示狀態過渡600中所描繪的情形而對標準IEEE 1394b埠實施勘誤表4.25，且接著藉由將埠連接管理者狀態機之相關部分自圖6所示狀態過渡圖600中所描繪的情形改變成圖8所示狀態過渡圖800中所描繪的情形而實施本發明之一或多個態樣。最為另一實例，可藉由將埠連接管理者狀態機之相關部分自圖6所示狀態過渡圖600中所描繪之情形改變成圖7所示狀態過渡圖700中所描繪的情形而對標準IEEE 1394b埠(已根據勘誤表4.25修改其)實施本發明之一態樣，且接著藉由將埠連接管理者狀態機之相關部分自圖7所示狀態過渡圖700中所描繪之情形改變成圖8所示狀態過渡圖800中所描繪的情形而實施本發明之另一態樣。亦可藉由將埠連接管理者狀態機之相關部分自圖2所示狀態過渡圖200中所描繪之情形改變成圖6所示狀態過渡圖600中所描繪的情形而對標準IEEE 1394b埠實施勘誤表4.25與本發明之態樣，且接著藉由將埠連接管理者狀態機之相關部分自圖6所示狀態過渡圖600中所描繪之情形改變成圖8所示狀態過渡圖800中所描繪的情形而實施本發明之另一態樣。
關於標準IEEE 1394b埠之較佳實施例將會使其埠連接管理者狀態機自圖2所示狀態過渡圖200中所描繪之情形改變成圖8所示狀態過渡圖800中所描繪的情形，以便實施勘誤表4.25及本發明之說明性實施例中所闡明的有益修改。
再次參看圖1，可在裝置102及104之一或多者中實施本發明之實施例的方法。舉例而言，裝置102可包括一處理器，耦接至該處理器之記憶體(例如，經由匯流排或替代性連接構件)以及可操作以與該處理器建立介面之輸入/輸出(I/O)電路。處理器可經組態以執行本發明之方法的至少一部分。
應瞭解，如本文所使用之術語"處理器"係用以包括任何處理裝置，如包括中央處理單元(CPU)及/或其他處理電路(例如，網路處理器、數位信號處理器(DSP)、微處理器等)的處理裝置。另外，應理解，術語"處理器"可指一個以上處理裝置，且與處理裝置相關聯之各種元件可由其他處理裝置共用。如本文所使用之術語"記憶體"係用以包括記憶體及與處理器或CPU相關聯之其他電腦可讀媒體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、固定儲存媒體(例如，硬驅動機)、可抽取式儲存媒體(例如，磁片)、快閃記憶體等。此外，如本文所使用之術語"I/O電路"係用以包括(例如)一或多個輸入裝置(例如，鍵盤、滑鼠等)以將資料輸入處理器，及/或一或多個輸出裝置(例如，印表機、監視器等)以呈現與處理器相關聯之結果。
因此，包括指令或碼以執行如本文所描述的本發明之方法的應用程式或其軟體組件可儲存於相關聯儲存媒體(例如，ROM、固定或可抽取式儲存器)之一或多者中，且當準備好被利用時，其整個或部分地載入(例如，於RAM中)且係由處理器而執行。在任何狀況下，將瞭解，圖1所示組件之至少一部分可實施於各種形式的硬體、軟體或其組合中(例如，具有相關聯記憶體之一或多個DSP、特殊應用積體電路、功能電路、具有相關聯記憶體之一或多個操作性程式化通用數位電腦等)。在給定本文所提供之本發明之教示的情況下，一般熟習此項技術者將能夠預期本發明之組件的其他實施。
本發明之教示之至少一部分可實施於積體電路中。在形成積體電路時，通常在半導體晶圓之表面上以重複圖案製造複數個相同之晶粒。每一晶粒包括本文所描述之一裝置，且可包括其他結構或電路。自晶圓切割或分割個別晶粒，接著將其封包成一積體電路。熟習此項技術者將明白如何分割晶圓及封包晶圓以製造積體電路。將如此製造之積體電路視作本發明之部分。
雖然本文已參看隨附圖式描述了本發明之說明性實施例，但應理解，本發明並不限於此等精確實施例，且熟習此項技術者可在不偏離附加申請專利範圍之範疇的情況下在本文中進行各種其他變化及修改。
附錄1
void start_tx_packet(speedCode pkt_speed,pktType pkt,boolean send_cycle_start){ int signal_port＝NPORT,i； int deletable_symbol_time； if(！DS_stuck){ max_beta_timer＝0； DS_stuck＝TRUE； } cur_speed＝pkt_speed； cur_format＝pkt； legacy_phase_expected＝FALSE； non_null_packet＝FALSE； data_null_packet＝FALSE； if(send_cycle_start){ if(link＝＝B_Link) PH_DATA_indication(odd_isoch_phase？PH_ISOCH_ODD：PH_ISOCH_EVEN, 0,0,0)； for(i＝0；i<NPORT；i＋＋) if(！Beta_mode[i])portTarb(i,DATA_PREFIX)； send_control(odd_isoch_phase？CYCLE_START_ODD：CYCLE_START_EVEN,NPORT)； iso_cycle_TRUE； } for(i＝0；i<NPORT；i＋＋){ if(active[i]){ if(disable_request[i]&&！phy_response) portTarb(signal_port＝i,DISABLE_NOTIFY)； else if(suspend_request[i]&&；phy_response) portTarb(signal_port＝i,SUSPEND)； else if(do_standby[i]&&！phy_response) portTarb(sigrral_port＝i,STANDBY)；//STANDBY } } if((signal_port！＝NPORT)&&(cur_speed>min_operating_speed)) cur_speed＝min_operating_speed； for(i＝0；i<NPORT；i＋＋){ if(！active[i]) speed_OK[i]＝FALSE； else if(！(disable_request[i]|| suspend_request[i}|| do_standby[i])|| phy_response){ speed_OK[i]＝(cur_speed<＝port_speed[i])&&(Beta_mode[i]|| pkt＝＝LEGACY)； if((pkt＝＝LEGACY)&&(link＝＝Legacy_Link)&&(cur_speed＝＝s100)) portTarb(i,DATA_PREFIX)； else if(speed_OK[i]){ portTspeed(i,cur_speed,pkt)； }else portTarb(i,pkt＝＝LEGACY？DATA_PREFIX：DATA_NULL)； } }
100．．．資料通信系統
102．．．第一裝置
104．．．第二裝置
106．．．通信鏈路
108．．．鏈路層
110．．．PHY埠
112．．．PHY埠
114．．．鏈路層
200．．．狀態過渡圖
300．．．時序圖
500．．．時序圖
600．．．狀態過渡圖
700．．．狀態過渡圖
800．．．狀態過渡圖
P2．．．活動
P3．．．中止啟動器
P4．．．中止目標
P5．．．中止
P7．．．待命啟動器
P8．．．待命目標
P9．．．待命
t0．．．時間
t1．．．時間
t2．．．時間
t3．．．時間
圖1為說明實施本發明之技術之例示性兩裝置通信系統的方塊圖。
圖2為說明根據習知IEEE－1394b通信協定而實施之埠連接管理者狀態機之至少一部分的例示性狀態過渡圖。
圖3為描繪根據習知IEEE－1394b通信標準將埠從活動狀態過渡到待命狀態所涉及之模擬信號的例示性時序圖。
圖4為說明根據本發明之實施例IEEE 1394b埠連接管理者狀態機之至少一部分的例示性狀態過渡圖。
圖5為描繪根據本發明之實施例將IEEE 1394b節點從活動狀態過渡到待命狀態所涉及之模擬信號的例示性時序圖。
圖6為說明根據本發明之另一實施例IEEE 1394b埠連接管理者狀態機之至少一部分的例示性狀態過渡圖。
圖7為說明根據本發明之實施例IEEE 1394b埠連接管理者狀態機之至少一部分的例示性狀態過渡圖。
圖8為說明根據本發明之另一實施例IEEE 1394b埠連接管理者狀態機之至少一部分的例示性狀態過渡圖。
100．．．資料通信系統
102．．．第一裝置
104．．．第二裝置
106．．．通信鏈路
108．．．鏈路層
110．．．PHY埠
112．．．PHY埠
114．．．鏈路層

Claims (10)

  1. 一種在一通信系統中將一埠從一活動狀態過渡到一待命狀態之方法，該方法包含以下步驟：傳輸一信號以將該埠過渡到該待命狀態；及當傳輸該信號以將該埠過渡到該待命狀態之後，確保該埠從該活動狀態過渡到該待命狀態而不會進入一中止狀態。
  2. 如請求項1之方法，其進一步包含以下步驟：當傳輸用以將該埠過渡到該待命狀態之該信號時啟動一指示器；及當該指示器為活動時確保未從該活動狀態進入該中止狀態。
  3. 如請求項1之方法，其進一步包含以下步驟：當一第二指示器為活動時，在撤銷一第一指示器之後進入該待命狀態。
  4. 如請求項1之方法，其進一步包含以下步驟：無論一第二指示器之一狀態如何，當啟動一第一指示器之後立即進入該待命狀態。
  5. 如請求項1之方法，其中該通信系統為一符合IEEE 1394之通信系統，該方法進一步包含以下步驟：當一第一變數"rx_ok"為FALSE，除了當一第二變數"do_standby"亦為FALSE時，確保未進入該中止狀態。
  6. 如請求項5之方法，其中該確保步驟包含以下步驟：修改一邏輯陳述式，該邏輯陳述式控制一埠連接狀態機中 該活動狀態到該中止狀態的一過渡。
  7. 如請求項5之方法，其中該確保步驟包含以下步驟：藉由以一埠連接狀態機中之一條件"(！do_standby && ！rx_ok)"替代一條件"！rx_ok"而修改一邏輯陳述式，該邏輯陳述式控制一埠連接狀態機中該活動狀態到該中止狀態的一過渡，其中"！"表示一邏輯補數且"&&"表示一邏輯及函數(logical AND function)。
  8. 如請求項6之方法，其中該修改步驟包含移除一變數"rx_ok"之一賦值(evaluation)作為該邏輯陳述式中之一條件，該邏輯陳述式控制該埠連接狀態機中該活動狀態到該中止狀態的該過渡。
  9. 一種供一通信系統中使用之裝置，該裝置包含：至少一第一埠；記憶體；及至少一處理器，其耦接至該記憶體及該至少一第一埠，該至少一處理器經組態以：使該至少第一埠傳輸一信號以將至少一第二埠從一活動狀態過渡到一待命狀態；及當傳輸該信號以將該至少第二埠從該活動狀態過渡到該待命狀態之後，確保該至少第一埠從該活動狀態過渡到該待命狀態而不會進入一中止狀態。
  10. 一種資料通信系統，其包含：至少一埠，其經調適以用於將資料傳輸至至少一其他埠及自該至少一其他埠接收資料中的至少一者；及至少一控制器，其耦接至該埠，該控制器可操作以確 保該至少一埠從一活動狀態過渡到該待命狀態而不會進入一中止狀態。
TW096113490A 2006-08-30 2007-04-17 在通信系統中埠從活動狀態到待命狀態的過渡 TWI408559B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/468,439 US7681051B2 (en) 2006-08-30 2006-08-30 Transitioning of a port in a communications system from an active state to a standby state

Publications (2)

Publication Number Publication Date
TW200811662A TW200811662A (en) 2008-03-01
TWI408559B true TWI408559B (zh) 2013-09-11

Family

ID=38863137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113490A TWI408559B (zh) 2006-08-30 2007-04-17 在通信系統中埠從活動狀態到待命狀態的過渡

Country Status (6)

Country Link
US (1) US7681051B2 (zh)
EP (1) EP1895710B1 (zh)
JP (1) JP5242100B2 (zh)
KR (1) KR101355326B1 (zh)
CN (1) CN101136918B (zh)
TW (1) TWI408559B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080140913A1 (en) * 2006-12-07 2008-06-12 Huan-Hui Chiang Storage Device With 1394 Interface
KR100804831B1 (ko) * 2006-12-28 2008-02-20 삼성전자주식회사 무선 ｕｓｂ 호스트 및 무선 ｕｓｂ 디바이스간에 세션을생성하고 관리하는 방법, 무선 ｕｓｂ 호스트 및 무선ｕｓｂ 디바이스
JP4829806B2 (ja) * 2007-01-30 2011-12-07 キヤノン株式会社 データ処理装置及びコンピュータプログラム
JP4376931B2 (ja) * 2007-10-31 2009-12-02 株式会社東芝 表示装置及び表示方法
US8107365B2 (en) * 2008-11-24 2012-01-31 Cisco Technology, Inc. Interim PHY solution for LPI compatibility with legacy devices
JP5695211B2 (ja) 2011-11-25 2015-04-01 パナソニックＩｐマネジメント株式会社 ベースバンド映像データの送信装置および受信装置ならびに送受信システム
JP5958177B2 (ja) * 2012-08-22 2016-07-27 ソニー株式会社 電子機器起動制御装置、電子機器起動制御システム、および電子機器起動制御方法、並びにプログラム
DE102014216444A1 (de) * 2014-08-19 2016-02-25 Volkswagen Aktiengesellschaft Switch-Einheit, Ethernet-Netzwerk und Verfahren zur Aktivierung von Komponenten in einem Ethernet-Netzwerk

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TW200538912A (en) * 2004-02-17 2005-12-01 Microsoft Corp Always ready computing device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601205B2 (ja) * 1996-08-26 2004-12-15 ソニー株式会社 電子機器及びその動作モード制御方法
US6021506A (en) * 1998-07-31 2000-02-01 Intel Corporation Method and apparatus for stopping a bus clock while there are no activities on a bus
JP3293779B2 (ja) * 1998-08-25 2002-06-17 キヤノン株式会社 信号処理装置およびその制御方法
CN1175338C (zh) * 1998-11-09 2004-11-10 精工爱普生株式会社 接口装置以及其控制方法
JP2001016222A (ja) * 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
US6523073B1 (en) * 1999-08-23 2003-02-18 Palm Computing, Inc. Handheld computer system and method to detect and identify a peripheral device
JP3544932B2 (ja) * 2000-10-05 2004-07-21 Ｎｅｃエレクトロニクス株式会社 電子装置及びその電力制御方法
JP3884322B2 (ja) * 2001-05-16 2007-02-21 株式会社リコー ネットワークインターフェース
JP2003044184A (ja) 2001-08-01 2003-02-14 Canon Inc データ処理装置及び電力制御方法
US7103788B1 (en) * 2001-10-31 2006-09-05 Microsoft Corporation Selective suspension of bus devices
TW561332B (en) 2002-02-01 2003-11-11 Via Tech Inc Method for determining power-saving mode
US6912596B2 (en) 2002-08-02 2005-06-28 Texas Instruments Incorporated Automatic resume from suspend for IEEE-1394 PHY
US8576820B2 (en) 2003-07-03 2013-11-05 Broadcom Corporation Standby mode for use in a device having a multiple channel physical layer
US7240189B2 (en) 2003-09-24 2007-07-03 Texas Instruments Incorporated Fast resume to normal operation of a computer in a power saving mode
US7299372B2 (en) * 2004-08-05 2007-11-20 International Business Machines Corporation Hierarchical management for multiprocessor system with real-time attributes
KR100656522B1 (ko) * 2005-01-19 2006-12-11 삼성전자주식회사 범용 입출력 포트를 이용한 이기종 모듈간 서비스 제어시스템 및 그 방법
EP1785809A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Inc. Standby mode for power management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TW200538912A (en) * 2004-02-17 2005-12-01 Microsoft Corp Always ready computing device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1394b IEEE Standard for a High-Performance Serial Bus-Amendment 2., IEEE, 2002/12/14, pages 147,150 to 152,292. *

Also Published As

Publication number Publication date
EP1895710A2 (en) 2008-03-05
EP1895710B1 (en) 2015-03-25
CN101136918B (zh) 2012-07-04
KR20080020574A (ko) 2008-03-05
US7681051B2 (en) 2010-03-16
KR101355326B1 (ko) 2014-02-04
JP2008061248A (ja) 2008-03-13
TW200811662A (en) 2008-03-01
EP1895710A3 (en) 2011-03-02
CN101136918A (zh) 2008-03-05
US20080065916A1 (en) 2008-03-13
JP5242100B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
TWI408559B (zh) 在通信系統中埠從活動狀態到待命狀態的過渡
US8935441B2 (en) USB 3.0 device and control method thereof
US8719475B2 (en) Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
TWI506447B (zh) 偵測輸入/輸出裝置連接的方法及週邊輸入/輸出裝置與其主計算裝置
US8533506B2 (en) System wakeup on wireless network messages
US7561592B1 (en) Method and apparatus for fiber auto-negotiation
TWI512449B (zh) 用於減少嵌入式系統中耗電量之方法與裝置
EP2391061B1 (en) Method, apparatus and system for configuring master-slave network devices
WO2019042421A1 (zh) Usb数据传输的速率调整方法、装置、设备和存储介质
WO2012113196A1 (zh) 一种实现主备单板升级的方法及装置
WO2013095421A1 (en) Method and apparatus for inter-protocol adaptation layer performance coordination
US20130067128A1 (en) Methods and devices for universal serial bus port event extension
US20110310859A1 (en) Basic service set scheduling based on media access controller states
JP2004229006A (ja) 送受信回路及び送受信方法並びに送受信装置
US11943658B2 (en) Multi-protocol communication network
JP2010244457A (ja) Ｕｓｂ通信制御方法、ｕｓｂ通信制御システム及びｕｓｂハブ機器
JP7346670B1 (ja) マルチリンクデバイスによるデータ送信を制御するための方法、装置、デバイス及びコンピュータプログラム
US6732262B1 (en) Method and system for controlling reset of IEEE 1394 network
JP3672845B2 (ja) インターフェース装置及びこれを備えた通信機器並びに通信方法
JP7283776B2 (ja) イーサーネット端末，通信方法及び通信プログラム
TWI481243B (zh) 跨多媒體平台的服務品質協商方法
JP2005532738A (ja) ホームフォンラインネットワーク中のネットワークコントローラの設計を最適化する方法およびシステム
JP4133555B2 (ja) Ｉｅｅｅ１３９４機能管理装置、制御方法及び制御プログラム
JP2013105450A (ja) Ｕｓｂ３．０装置及び制御方法
WO2016127402A1 (zh) 一种切换usb驱动版本的方法及usb设备