TWI298839B - Pci express transitioning link power state system and method thereof - Google Patents
Pci express transitioning link power state system and method thereof Download PDFInfo
- Publication number
- TWI298839B TWI298839B TW094138424A TW94138424A TWI298839B TW I298839 B TWI298839 B TW I298839B TW 094138424 A TW094138424 A TW 094138424A TW 94138424 A TW94138424 A TW 94138424A TW I298839 B TWI298839 B TW I298839B
- Authority
- TW
- Taiwan
- Prior art keywords
- link
- power
- component
- power state
- downstream
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/14—Multichannel or multilink protocols
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Electrotherapy Devices (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
^ 1298839
三達編號:TW2351PA ‘ 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種電源狀態轉換系統及其方法,且特別 是有關於一種PCI Express鏈結電源狀態轉換系統及其方法。 【先前技術】 隨著時間的巨輪不斷向前邁進,在個人電腦原為主流的周 邊零件連接介面(Peripheral Component Interconnect,PCI),在 g 未來的處理器與輸出/輸入元件需要更高的傳輸頻寬,已漸漸超 出PCI的範圍。業界因此推出新一代的PCI Express,以做為未 來各種運算平台的標準區域輸入/輸出匯流排。其最大特色係為 效能的提升,單向傳輸速率即可達2.5GHz,更可藉擴增通道 (lane)增加傳輸速率,例如使用4通道即可使傳輸速度提升4倍。 高級配置與電源介面(Advanced Configuration and Power Interface,ACPI),係定義元件於各個情況下之電源狀態,稱為 元件電源狀態(device power states,D-states)。而 PCI Express 更進一步的定義元件間之鏈接之電源狀態,稱為鏈接電源狀態 ® (link power states,L-states)。且各個鏈接電源狀態與元件電源 狀態亦有相對應之關係。 元件電源狀態D0(Full-On)係表示元件係於正常工作的狀 態下。元件於元件電源狀態DO時,此時元件之間之鏈結係處 於鏈接電源狀態L0、LOs或L1。 元件電源狀態D1及D2並未明顯地定義出,但概括而言, 元件電源狀態D2較DO與D1節省電力,但保持較少元件的狀 態。元件電源狀態D1較D2節省電力,但可保持更多元件的狀 態。元件電源狀態D1及D2係對應至鏈接電源狀態L1。 6 .1298839
三達編號·· TW2351PA ^ 元件電源狀態D3(〇ff)表示關機狀態,包括有D3cold與 D3hot狀態。當元件於D3cold狀態時,表示主電源未提供至元 件。當元件於D3hot狀態時,表示主電源提供至元件。當元件 之電源狀態係於D3 cold狀態,若有輔助電源(auxiliary power) 提供給元件,則元件之間之鏈結係對應至鏈接電源狀態L2 ;若 無電源提供給元件,則元件之間之鏈結係對應至鏈接電源狀態 L3。元件電源狀態D3hot係對應至鏈結電源狀態L1或L2/L3 ready 〇 g 鏈接電源狀態L0係元件之間之鏈接於正常工作狀態之電 源狀態。鏈接電源狀態LOs係於元件之間的鏈結傳輸資料時, _ 若有短暫的資料傳輸的閒置時段,可進入鏈接電源狀態LOs以 ' 減少功率的耗損。 元件之間之鏈接於鏈接電源狀態L1時,元件係於暫停無 工作要求的狀態下,而會減低元件之間之鏈接電力的需求。此 時,並無時脈訊號之觸發,及鎖相迴路電路(Phase Locked Loop,PLL)亦暫停使用。 鏈接電源狀態L2與L3係為關機狀態,差別在於鏈接電源 ® 狀態L2有輔助電源的存在,而鏈接電源狀態L3無輔助電源。 在PCI Express的規格下,係有硬體機制的主動狀態電源 管理(Active State Power Management,ASPM)以處理鏈接電源 狀態LOs進入鏈接電源狀態L1的換轉。 此外,PCI Express也有軟體控制的電源管理機制 (programmed Power Management,PPM)。但利用軟體控制使上游 元件與下游元件之間的鏈結於鏈接電源狀態L0轉變為鏈接電 源狀態L1時,上游元件係發出命令使下游元件進入非元件電源 狀態DO之電源狀態,卻往往容易因為訊號傳遞不良,使得上 1298839
二達編號:TW2351PA 存7L件與下游元件同時在等待對方的回應,而使其之間鍵結無 法順利進入鏈接電源狀態L1,進而發生系統當機的情況。 【發明内容】 本發明在提供一種PCI Express鏈結電源狀態轉換系統及 其方法,使元件之間的鏈結進入鏈結電源狀態乙丨而可節省電 力’且避免造成系統當機。 本發明提出一種PCI Express之鏈結電源狀態轉換方法, 用於一上游兀件及一下游元件之間之一鏈結(Un幻。首先,上游 兀:輸出一配置要求至下游元件,以改變下游元件之元件電源 狀恶,鏈結係於一第一鏈結狀態。之後,下游元件輸出一電源 進入。K唬至上游元並開始計數。若計數結束,仍未接收到一電 源要求回應訊號,則使鏈結係進入一回復狀態後再回到第一鏈 、、、口狀恶,之後,下游元件再次輸出電源進入訊號。 本發明另提出一種PCI Express鏈結電源狀態轉換系統, 包括上游元件、下游元件及鏈結。上游元件係輸出配置要求至 下游兀件,以改變下游元件之元件電源狀態。下游元件接收配 置要求後輸出一電源進入訊號至上游元件,並開始計數。鏈 結連結於上游元件與下游元件之間,上游元件與下游元件透過 鏈結相互傳輸資料。其巾,若計數結束後,下游元件仍未接收 ^電源要求回應訊號,則使鏈結係進入一回復狀態後再回到 第一鏈結狀態,之後,下游元件再次輸出電源進入訊號至上游 凡件,並重新開始計數。其中當上游元件輸出配置要求時,鏈 結係於第一鏈結電源狀態以正常傳輸資料。 為讓本發明之上述目的、特徵、和優點能更明顯易懂,下 文特舉一較佳實施例,並配合所附圖式,作詳細說明如下: •1298839 三達編號:TW2351PA 【實施方式】 請參照第1圖,其繪示依照本發明一較佳實施例的PCI Express鏈結電源狀態轉換系統之方塊圖。 本發明PCI Express鏈結電源狀態轉換系統包含有:一上游 元件11〇,一下游元件12〇,以及一鏈結13〇。其中鏈結13〇電 性連結於上游元件110與下游元件130之間。 上游元件110包括交易層lll(Transaction Layer,TL)、資 Φ 料鏈結層 U2(Data Link Layer,DLL)及實體層 113(Physical Layer,PHY) 〇 父易層111係產生資料封包(data packet)至資料鏈結層 12或接收寅料鍵結層112傳輸而來之資料封包,亦管理與元 件之間的流量控制(flow contr〇1)。而交易層接收或產生之資料 封包稱為父易層封包(Transacti〇n Layer packets,TLPs)。 二資料鏈結層112與實體層113之間傳輸之資料封包,以及 舁又易層U 1之間傳輸資料封包。資料鏈結層112接收資料封 • 包後提供交易層封包至交易層111,或接收交易層ill輸出之交 易層封^以輸出資料封包至實體層113。而資料鍵結層在做以 乍守更了偵錯以穩定傳輸資料封包。資料鏈結層u 2與 實體層113之間傳輸之資料封包係為資料鏈結層封包(Data Link Layer Packets ^ DLLPs) 〇 、/體層113負責在元件11〇與元件12〇之間的鏈結(Lhk) ^封包。實體層113自元件12G接收封包後,係轉為資料鍵 …層封,輸至資料鏈結層112。實體層113亦接收資料鍵結層 2之貝料鏈結層封包後,透過與元件12〇之鏈結傳送 元件120。 9 1298839
三達編號:TW2351PA 而下游元件12〇包括交易層121、杳极α 匕花又约層貝枓鏈結層122及實體 曰 。各層之動作亦如上述,於此不再重述。 請參照第2圖,其繪示依照本發明—較佳實施例的 xpress鏈結電源狀態轉換方法流程圖2〇〇。 首先,·上游元件110之電源管理係輪出一配置要求 (⑶nflgurati〇nrequest)至下游元件12〇,以改變下游元件^〇之 兀件電源狀態(步驟202)。例如改變為元件電 D3hot。 &
*此時,上游元件110與下游元件120之間之鍵結i3〇係於 ^-鏈結電源狀態,其中第—鏈結電源狀態例如為鏈結電源狀 L L0。虽在第一鏈結電源狀態時,可正常傳輸資料。其中配置 要求(configuration reqUest)係為交易層封包。上游元件}丨〇例如 為根聯合體(Root Complex),而下游元件i2〇為端點 (Endpoint),例如為顯示卡。 … 接著,下游元件12〇對應上游元件110之配置要求 (configuration reqUest),係暫停產生交易層封包TLp(步驟 21〇)。之後下游元件120等待並接收上游元件11〇對於下ς元 件120之前所製造之交易層封包所產生之回應訊號(步驟2⑴。 接著,下游元件no停止產生除了 PM_Enter_u資料鏈結層封 包之外的資料鏈結層封包DLLp(步驟212)。之後,下游元件^0 輸出電源進入訊號PM一Enter—L丨至上游元件i丨〇並開始計 間(步驟213)。 $ 之後,下游元件120偵測是否收到回應要求訊號電源要求 回應訊號PM—Request—Ack(步驟214)。其中電源要求回應訊號 PM—Request—Ack,是由上游元件11〇所發出告知收到電源進= 訊號PM_Enter—L1的回應訊號。 .1298839
三達編號:TW2351PA 接著,上游元件110判斷是否收丨 疋贪叹到電源進入訊號 PM—Enter L1 (步驟203)。當上游分技11Π a ^ —^ )田上/抒兀件110收到電源進入訊號 PM_Enter—L1後’上游元# 110停止產生交易層封包TLp(步驟 綱)。之後上游元件110等待接收其之前產生之交易層封包的 回應訊號(步驟205)。接著,上游元件11〇停止產生除了電源要 求回應訊號PM_Request一Ack之外的資料鏈結層封包DLLp(步 驟 2 0 6 ) 〇 之後,上游元件110輪出電源要求回應訊號 φ PM-Re(luest—Ack至下游元件丨2〇(步驟207)。 當下游元件I20輸出電源進入訊號PM 一 Enter—L1後就會開 始計數時間(如上述步驟213)。如果在計數結束前,下游2件 120收到由上游元件11〇所輸出的電源要求回應訊號 PM—Request—Ack,則使得鏈結130進入電氣閒置(步驟215)。 當上游το件110判斷鏈結13〇進入電氣閒置的狀態後(步驟 2〇8),接著使得鏈結13〇進入一第二鏈結電源狀態(步驟2〇9)。 其中第二鏈結電源狀態例如為L1。最後,下游元件12〇於鏈結 130已改變鏈結電源狀態後,亦進入元件電源狀態di、D2或 D3hot(圖中未顯示)。 反之,如果在計數結束後,下游元件12〇沒有收到由上游 兀件110所輸出的電源要求回應訊號PM—Request—Ack,則使得 鍵結130進入回復狀態(Recovery state)(步驟216)。接著,再回 到第一鏈結電源狀態(例如L〇 state)(步驟217)。之後,下游元 件120會再次輸出電源進入訊號pM—Enter—L1至上游元件ιΐ〇 並重新開始計數時間(回到步驟213) 其中鏈結130從鏈結電源狀態L1轉換至回復狀態之動 作’稱為觸發再訓練(trigger retrain)。 11 1298839
三達編號:TW2351PA 由上述說明可以得知,在本發明中,下游元件丨2〇會一直 輸出電源進入訊號PM—Enter一L1到上游元件11 〇中,直到下游 元件120收到電源要求回應訊號pm—ReqUest—Ack訊號為止。 由上述說明可以得知,若下游元件120確實接收到上游元 件11〇輸出之電源要求回應訊號PM_Request—Ack,使鏈結130 進入電氣閒置。若下游元件120未收到電源要求回應訊號 PM—Request—Ack ’則使得鏈結130進入回復狀態在回到第一鏈 結電源狀態(例如L0 state)。 _ 本發明於下游元件120端加入一計數時間,當下游元件 120輸出電源進入訊號PM一EnterJL1後就開始計數,如果在計 數結束後,下游元件120並未收到上游元件11〇輸出的電源要 • 求回應訊號PM—Request—Ack,則使得鏈結進入回復狀態之後再 回到第一鏈結電源狀態,如此可避免系統一直等待電源要求回 應訊號PM—Request一Ack而造成之當機。 由上述的說明可以得知,利用本發明可以避免上游元件 110未收到電源進入訊號PMJEnter_L1或者下游元件12〇未收 到電源要求回應訊號PM—Request_Ack而使得系統過度等待的 _ 情形發生。 於步驟213中,計數時間為可程式的。本發明中,計數時 間可設置為32個周期、64個周期或等待電源要求回應訊號。 本心月上述貫施例所揭露之pCI Express鏈結電源狀態轉換 系統及其鏈結電源狀態轉換方法,於改變鍵結電源狀態時,以 計數之方式使元件之間的鏈結確實進入下一鍵結電源狀態,如 此可達到原本節省電力之目的之外,更可解決原始設計之弊病 以避免轉換電源狀態而造成系統當機。 綜上所述,雖然本發明已以一較佳實施例揭露如上,然其 12 1298839
三達編號:TW2351PA ^ 並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
13 1298839
三達編號:TW2351PA 【圖式簡單說明】 第1圖繪示圖係依本發明提出之較佳實施例之PCI Express鏈結電源狀態轉換系統之方塊圖。 第2圖繪示依照本發明一較佳實施例的PCI Express鏈結 電源狀態轉換方法流程圖 【主要元件符號說明】 110 :上游元件 > 120 :下游元件 111、 121 :交易層 112、 122 :資料鏈結層 113、 123 :實體層 130 :鏈結
14
Claims (1)
- ,1298839 三達編號:TW2351PA 十、申請專利範圍: i· 一種PCI Express之鏈結電源狀態轉換方法,用於一鏈 結’ S鏈結係連結於一上游元件及一下游元件之間,該方法包 括: 該上游元件輸出一配置要求至該下游元件,以改變該下游 元件之元件電源狀態,該鏈結係於一第一鏈結狀態;以及 該下游元件輸出一電源進入訊號至該上游元件並開始計 數一計數時間; φ 其中若該下游元件計數結束後,仍未接收到一電源要求回 應訊號’則使得該鏈結進入一回復狀態。 2·如申請專利範圍第1項所述之電源狀態轉換方法,更 包括: 3亥下私元件對應該上游元件之該配置要求,暫停產生交易 層封包(Transaction Layer Packets,TLPs); 該下游元件等待接收該上游元件之前產生之交易層封包 之一回應訊號;以及 該下游元件停止產生資料鏈結層封包(Data Link Layei· 擊 Packets,DLLPs)。 3.如申請專利範圍第1項所述之電源狀態轉換方法,其 中更包括: ^ 該上游元件接收該電源進入訊號後,停止產生交易層封 包; 3 該上游元件等待接收該下游元件之前產生之交易層封包 之一回應訊號;以及 該上游元件停止產生資料鏈結層封包。 4·如申請專利範圍第3項所述之電源狀態轉換方法,其 15 • 1298839 該電源進入訊號輸出該電源要求 回應 三達編號:TW2351PA 中更包含該上游元件對應 訊號至該下游元件。 5·如申請專利範圍第!項所述之電源狀態轉換方法,盆 :更包含該鏈結進入該回覆狀態後再進入該第一鏈結電源狀 6,如申請專利範圍帛5項所述之電源狀態轉換方法,其 中更包含該鏈結進人該第_鏈結電源狀態後,該下游元件再: 輸出該電源進入訊號至該上游元件並重新計數。 人 7·如申請專利範圍f丨,所述之電源狀態轉換方法,其 更c括若忒下游元件於計數時間結束前,接收到該電源要求 回應Λ唬,則使得該鏈結進入電氣閒置。 8·如申請專利範圍帛7項、所述之電源狀態轉換方法,其 中更包,當該鏈結進人電氣閒置後,停止"傳輸並使該鍵結 進入一第二鏈結電源狀態。 斤如申巧專利範圍第8項所述之電源狀態轉換方法,其 中4第一鏈結電源狀態係為鏈結電源狀態L1。 ^ 1〇·如申請專利範圍第1項所述之電源狀態轉換方法,其 令。亥配置要求係為交易層封包,該電源進人訊號係為資料鏈結 層封已而5亥電源要求回應訊號係為資料鏠結層封包。 j1 ·如申请專利範圍第1項所述之電源狀態轉換方法,其 中孩第鏈結電源狀態係為鏈結電源狀態l〇。 12·如申請專利範圍第丨項所述之電源狀態轉換方法,其 中该。十數日^間為32個周期、64個周期或持續等待該電源要求 回應訊號。 如申睛專利範圍第1項所述之電源狀態轉換方法,其 中該方法可用於-PCI Express系統中。 16 ,1298839 —達編5虎,TW2351PA M•一種鏈結電源狀態轉換系統,包括·· 下游係輸出—配置要求至該下游元件,以改變該 下游兀件之元件電源狀態; 卞乂汉欠口哀 一下游元件,接收該配置要求後 該上游元件;以及 Μ輸出―電源進入訊號至 —鏈結,連結於該上游元件與該下游元件 件與該下游元件透過該鏈結相互傳輸資料 以上存兀 配置要求時,該鏈結係於一第一鏈存几件輸出該 发由—A H原狀恶以正常傳輸資料; 號至节上、件設有—計數時間,當輸出該電源進入訊 二二„開始計數’若計數結束後,該下游元件仍未 ㈣訊號,則使得該鏈結係進入-回復狀態。 盆中今上、r -株月專利犯圍第14項所述之鍵結電源管理系統, I 牛以及該下游元件分別包含有:-交易層,一資 料鏈結層,以及一實體層。 曰 、 二如申請專利範圍第15項所述之系統,其中該配置要 =為以層封包,該電源進人訊號係為資料鏈結層封包,而 邊電源要求回應訊號係為資料鏈結層封包。 一 η·如申請專利範圍第15項所述之系統,其中者談 =收到該配置要求,該交易層停止產生交易層封包,該資料 鏈結層停止產生資料鏈結層封包。 、" 元件二如申請專利範圍第15項所述之系統,其中當該上游 凡件收到該電源進人訊號後,該交易層停 該資料鏈結層停止產生資料鏈結層封包。 又易層封包’ _ 19·如申請專利範圍第15項所述之系統,其中當該上游 二件收到該電源進人訊號後,該上游元件輸出該電源要求回應 ^號至該下游元件。 〜 17 J298839 三達編號:TW2351PA 20.如申請專利範圍第14項所述之系統,其中當該鏈結 進入,回覆狀態後再使得該鍵結進入該第一鍵結電源狀態,之 後使仔π亥下游兀件再次輸出該電源進入訊號至該上游元件並重 新計數。 、21·如中請專利範圍第14項所述之系統,其中該第一键 結電源狀態係為鏈結電源狀態。 如申請專利範圍第Η項所述之系統,其中若計數結 月J "下游70件接收到該電源要求回應 進入電氣間置狀態,之後停止資料夕徨^便仔视 第二鏈結電源狀態。 貝狀㈣,歧得鏈結進入- 結電:丄申=專利範圍第22項所述之系統’其中該第二鏈 其中二::f、專利範圍第14項所述之電源狀態轉換系統, .:^間為32個周期、64個周期或持續等待节雷漁| 求回應訊號。 、寻侍4電源要 其中該上i:::利:圍第Μ項所述之電源狀態轉換系統, 端點咖Ρ=;Γ根聯合雖ootcompiex),該下游元件為一 其中該方法:月,,,弟14項所返之電源狀態轉換系統, J用於一 PCI Express系統中© 18
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/432,356 US7721031B2 (en) | 2005-05-23 | 2006-05-12 | PCI express link state management system and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68331305P | 2005-05-23 | 2005-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200641620A TW200641620A (en) | 2006-12-01 |
TWI298839B true TWI298839B (en) | 2008-07-11 |
Family
ID=36742711
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
TW094138424A TWI298839B (en) | 2005-05-23 | 2005-11-02 | Pci express transitioning link power state system and method thereof |
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
TW095102706A TWI325536B (en) | 2005-05-23 | 2006-01-24 | Pci express transitioning link power state system and mehtod thereof |
TW095107634A TWI308695B (en) | 2005-05-23 | 2006-03-07 | Data transition system and method of transitioning link power state thereof |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138229A TWI311705B (en) | 2005-05-23 | 2005-11-01 | Peripheral component interconnect express and changing method of link power states thereof |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094139010A TWI295769B (en) | 2005-05-23 | 2005-11-07 | Pci express system and method of transitioning link power state thereof |
TW095102706A TWI325536B (en) | 2005-05-23 | 2006-01-24 | Pci express transitioning link power state system and mehtod thereof |
TW095107634A TWI308695B (en) | 2005-05-23 | 2006-03-07 | Data transition system and method of transitioning link power state thereof |
Country Status (3)
Country | Link |
---|---|
US (6) | US20060265611A1 (zh) |
CN (5) | CN100373297C (zh) |
TW (5) | TWI311705B (zh) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10069711B2 (en) * | 2006-06-30 | 2018-09-04 | Intel Corporation | System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption |
KR100954819B1 (ko) * | 2007-01-22 | 2010-04-28 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 다중입력다중출력(mimo)프로세스를 개선하는 방법 및 장치 |
KR20080074754A (ko) * | 2007-02-08 | 2008-08-13 | 이노베이티브 소닉 리미티드 | 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치 |
CN101123511B (zh) * | 2007-09-21 | 2010-06-02 | 杭州华三通信技术有限公司 | 一种pci快速总线系统及其能量管理方法 |
US9146892B2 (en) * | 2007-10-11 | 2015-09-29 | Broadcom Corporation | Method and system for improving PCI-E L1 ASPM exit latency |
KR101464741B1 (ko) * | 2007-12-12 | 2014-11-24 | 엘지전자 주식회사 | 전원관리 제어 장치 및 방법 |
JP5096905B2 (ja) * | 2007-12-20 | 2012-12-12 | 株式会社日立製作所 | サーバ装置及びそのリンク回復処理方法 |
US8706924B2 (en) * | 2008-08-14 | 2014-04-22 | Via Technologies, Inc. | PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules |
US8971241B2 (en) * | 2008-09-30 | 2015-03-03 | Qualcolmm Incorporated | Techniques for supporting relay operation in wireless communication systems |
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
US9203564B2 (en) * | 2008-10-20 | 2015-12-01 | Qualcomm Incorporated | Data transmission via a relay station in a wireless communication system |
JP5272704B2 (ja) * | 2008-12-17 | 2013-08-28 | 富士ゼロックス株式会社 | 情報伝送システム、情報送信装置及び情報受信装置 |
US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
CN101526846B (zh) * | 2009-04-29 | 2011-12-07 | 成都市华为赛门铁克科技有限公司 | Pcie系统及其控制方法 |
US8831666B2 (en) * | 2009-06-30 | 2014-09-09 | Intel Corporation | Link power savings with state retention |
US8312187B2 (en) * | 2009-09-18 | 2012-11-13 | Oracle America, Inc. | Input/output device including a mechanism for transaction layer packet processing in multiple processor systems |
CN102075342A (zh) * | 2009-11-23 | 2011-05-25 | 智微科技股份有限公司 | 网络装置及其控制方法 |
CN102082671A (zh) * | 2009-11-30 | 2011-06-01 | 智微科技股份有限公司 | 网络装置及其控制方法 |
US20110145655A1 (en) * | 2009-12-11 | 2011-06-16 | Mike Erickson | Input/output hub to input/output device communication |
US8407504B2 (en) * | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
EP2729863B1 (en) * | 2011-07-06 | 2017-09-06 | Telefonaktiebolaget LM Ericsson (publ) | A method for controlling transaction exchanges between two integrated circuits |
WO2012106934A1 (zh) | 2011-07-27 | 2012-08-16 | 华为技术有限公司 | Pci快速通道设备、链路能量管理方法及系统 |
CN102662458B (zh) * | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
US9256268B2 (en) * | 2012-04-24 | 2016-02-09 | Intel Corporation | Adaptive low-power link-state entry policy for active interconnect link power management |
US9117036B2 (en) | 2012-09-26 | 2015-08-25 | Ati Technologies Ulc | Fast exit from low-power state for bus protocol compatible device |
CN103076868B (zh) | 2013-01-06 | 2015-08-26 | 威盛电子股份有限公司 | 电源管理方法及应用该方法的电子系统 |
US10216814B2 (en) | 2013-05-17 | 2019-02-26 | Oracle International Corporation | Supporting combination of flow based ETL and entity relationship based ETL |
US9507838B2 (en) * | 2013-05-17 | 2016-11-29 | Oracle International Corporation | Use of projector and selector component types for ETL map design |
GB201309336D0 (en) | 2013-05-23 | 2013-07-10 | Protia As | Proton conducing ceramic membrage |
USRE49652E1 (en) | 2013-12-16 | 2023-09-12 | Qualcomm Incorporated | Power saving techniques in computing devices |
US9535490B2 (en) | 2013-12-16 | 2017-01-03 | Qualcomm Incorporated | Power saving techniques in computing devices |
KR102149679B1 (ko) | 2014-02-13 | 2020-08-31 | 삼성전자주식회사 | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
US9880601B2 (en) | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
KR20180049340A (ko) * | 2016-10-31 | 2018-05-11 | 삼성전자주식회사 | 스토리지 장치 및 그것의 링크 상태 제어 방법 |
US11054887B2 (en) * | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
US20190250930A1 (en) * | 2018-02-12 | 2019-08-15 | Western Digital Technologies, Inc. | Method and apparatus for configuring a serial data link |
CN108924008A (zh) * | 2018-07-10 | 2018-11-30 | 郑州云海信息技术有限公司 | 一种双控制器数据通信方法、装置、设备及可读存储介质 |
US11435813B2 (en) | 2018-08-29 | 2022-09-06 | Advanced Micro Devices, Inc. | Neural network power management in a multi-GPU system |
US10855600B2 (en) * | 2018-11-13 | 2020-12-01 | Intel Corporation | System, apparatus and method for traffic shaping of data communication via an interconnect |
US11073894B2 (en) * | 2019-05-24 | 2021-07-27 | Qualcomm Incorporated | System power management for peripheral component interconnect express (PCIE)-based devices |
US11836101B2 (en) * | 2019-11-27 | 2023-12-05 | Intel Corporation | Partial link width states for bidirectional multilane links |
TWI751501B (zh) * | 2020-02-25 | 2022-01-01 | 宏碁股份有限公司 | 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置 |
US20220066531A1 (en) * | 2020-08-27 | 2022-03-03 | Realtek Semiconductor Corp. | Docking station for power management |
US11763040B2 (en) * | 2021-04-07 | 2023-09-19 | Western Digital Technologies, Inc. | Enhanced D3-cold and faster recovery |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2177241B (en) * | 1985-07-05 | 1989-07-19 | Motorola Inc | Watchdog timer |
US4872110A (en) * | 1987-09-03 | 1989-10-03 | Bull Hn Information Systems Inc. | Storage of input/output command timeout and acknowledge responses |
US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
EP0676696B1 (en) * | 1994-04-06 | 1999-01-20 | Advanced Micro Devices, Inc. | Parallel port circuits in computer systems |
US5974558A (en) * | 1994-09-02 | 1999-10-26 | Packard Bell Nec | Resume on pen contact |
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
GB2326065B (en) * | 1997-06-05 | 2002-05-29 | Mentor Graphics Corp | A scalable processor independent on-chip bus |
US6131167A (en) * | 1997-12-31 | 2000-10-10 | Intel Corporation | Method and apparatus to reduce power consumption on a bus |
US6076128A (en) * | 1998-01-28 | 2000-06-13 | International Business Machines Corp. | Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses |
GB2369717B (en) * | 1999-08-25 | 2003-10-15 | Seagate Technology Llc | Intelligent power management of disc drives |
US6694390B1 (en) * | 2000-09-11 | 2004-02-17 | Intel Corporation | Managing bus transaction dependencies |
US7287096B2 (en) * | 2001-05-19 | 2007-10-23 | Texas Instruments Incorporated | Method for robust, flexible reconfiguration of transceive parameters for communication systems |
US20030123486A1 (en) * | 2001-12-31 | 2003-07-03 | Globespanvirata Incorporated | System and method for utilizing power management functionality between DSL peers |
US7047428B2 (en) * | 2002-01-03 | 2006-05-16 | Broadcom Corporation | Method and apparatus for performing wake on LAN power management |
US6959395B2 (en) * | 2002-06-26 | 2005-10-25 | Broadcom Corporation | Method and apparatus for the conditional enablement of PCI power management |
US7137018B2 (en) * | 2002-12-31 | 2006-11-14 | Intel Corporation | Active state link power management |
US7350087B2 (en) * | 2003-03-31 | 2008-03-25 | Intel Corporation | System and method of message-based power management |
US7188263B1 (en) * | 2003-05-07 | 2007-03-06 | Nvidia Corporation | Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one |
US7010711B2 (en) * | 2003-06-25 | 2006-03-07 | Lsi Logic Corporation | Method and apparatus of automatic power management control for native command queuing Serial ATA device |
US7185212B2 (en) * | 2003-07-21 | 2007-02-27 | Silicon Integrated Systems Corp. | Method for PCI express power management using a PCI PM mechanism in a computer system |
US20050097378A1 (en) * | 2003-07-29 | 2005-05-05 | Hwang Andrew S. | Method and system for power management in a gigabit Ethernet chip |
TWI307008B (en) * | 2003-08-14 | 2009-03-01 | Via Tech Inc | Computer system with power management and the method thereof |
CN1246751C (zh) * | 2003-09-09 | 2006-03-22 | 威盛电子股份有限公司 | 具有电源管理的计算机系统及其方法 |
US7320080B2 (en) * | 2003-10-15 | 2008-01-15 | Intel Corporation | Power management over switching fabrics |
US7337338B2 (en) * | 2004-01-16 | 2008-02-26 | Dell Products L.P. | Information handling system capable of operation in reduced power states |
CN100527725C (zh) * | 2004-03-05 | 2009-08-12 | 威盛电子股份有限公司 | 调整网络接口的电源消耗的方法 |
US7383457B1 (en) * | 2005-03-23 | 2008-06-03 | Apple Inc. | Adaptive power-reduction mode |
US7469366B1 (en) * | 2005-12-13 | 2008-12-23 | Nvidia Corporation | Measurement of health statistics for a high-speed interface |
-
2005
- 2005-11-01 TW TW094138229A patent/TWI311705B/zh active
- 2005-11-02 TW TW094138424A patent/TWI298839B/zh active
- 2005-11-07 TW TW094139010A patent/TWI295769B/zh active
- 2005-11-17 CN CNB2005101254383A patent/CN100373297C/zh active Active
- 2005-11-21 CN CNB200510126728XA patent/CN100353285C/zh active Active
- 2005-11-22 CN CNB2005101268117A patent/CN100373298C/zh active Active
-
2006
- 2006-01-24 TW TW095102706A patent/TWI325536B/zh active
- 2006-03-01 CN CNB2006100198696A patent/CN100390707C/zh active Active
- 2006-03-07 TW TW095107634A patent/TWI308695B/zh active
- 2006-03-23 US US11/386,754 patent/US20060265611A1/en not_active Abandoned
- 2006-04-14 US US11/403,853 patent/US7647517B2/en active Active
- 2006-04-27 CN CN2006100771141A patent/CN100407107C/zh active Active
- 2006-05-09 US US11/429,941 patent/US7849340B2/en active Active
- 2006-05-09 US US11/430,122 patent/US7607029B2/en active Active
- 2006-05-12 US US11/432,356 patent/US7721031B2/en active Active
-
2010
- 2010-01-11 US US12/685,126 patent/US20100115311A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200641595A (en) | 2006-12-01 |
US7647517B2 (en) | 2010-01-12 |
CN100407107C (zh) | 2008-07-30 |
TWI311705B (en) | 2009-07-01 |
TWI325536B (en) | 2010-06-01 |
CN1763694A (zh) | 2006-04-26 |
TW200641620A (en) | 2006-12-01 |
US20060271651A1 (en) | 2006-11-30 |
CN1763696A (zh) | 2006-04-26 |
CN1841269A (zh) | 2006-10-04 |
CN100373297C (zh) | 2008-03-05 |
US7607029B2 (en) | 2009-10-20 |
TW200641617A (en) | 2006-12-01 |
TW200641623A (en) | 2006-12-01 |
CN100353285C (zh) | 2007-12-05 |
US7721031B2 (en) | 2010-05-18 |
US20060265611A1 (en) | 2006-11-23 |
US7849340B2 (en) | 2010-12-07 |
CN1811664A (zh) | 2006-08-02 |
CN100373298C (zh) | 2008-03-05 |
CN100390707C (zh) | 2008-05-28 |
TWI295769B (en) | 2008-04-11 |
CN1766799A (zh) | 2006-05-03 |
TW200641596A (en) | 2006-12-01 |
US20060271649A1 (en) | 2006-11-30 |
US20100115311A1 (en) | 2010-05-06 |
US20060262839A1 (en) | 2006-11-23 |
TWI308695B (en) | 2009-04-11 |
US20060265612A1 (en) | 2006-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI298839B (en) | Pci express transitioning link power state system and method thereof | |
US10180927B2 (en) | Device, system and method for communication with heterogeneous physical layers | |
TWI294591B (en) | Dynamic lane, voltage and frequency adjustment for serial interconnect | |
JP5335919B2 (ja) | Usbリモートウェイクアップ | |
CN103975569B (zh) | 用于仲裁时间敏感数据传输的方法和装置 | |
JP2005216046A (ja) | シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス | |
WO2020093835A1 (zh) | 一种以太网的通信方法、装置及设备 | |
TW200917048A (en) | Rate adaptation for support of full-speed USB transactions over a high-speed USB interface | |
CN116414212B (zh) | 芯粒以及芯粒的控制方法 | |
TWI654516B (zh) | 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置 | |
TWI408559B (zh) | 在通信系統中埠從活動狀態到待命狀態的過渡 | |
TWI309359B (zh) | ||
TW201325136A (zh) | 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置 | |
US20170212550A1 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
WO2022262819A1 (zh) | 边缘计算模组及其功耗控制方法 | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
US10429881B2 (en) | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device | |
TWI752067B (zh) | 半導體裝置及半導體系統 | |
CN108268087B (zh) | 半导体装置、半导体系统和操作半导体装置的方法 | |
CN111385219A (zh) | 借用硬件中断实现高性能高精度软件tcp限速的方法 | |
CN106301712A (zh) | 一种同步通信方法及其应用设备、系统 | |
TWI233258B (en) | Method and system for triggering logic circuit | |
JP2007233976A (ja) | Ipコア間の通信方法及びそれを使用する集積回路 | |
CN108227893A (zh) | 串口控制器、微控制系统及微控制系统中的唤醒方法 | |
JP2007306073A (ja) | 半導体システム及び携帯端末 |