TWI654516B - 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置 - Google Patents

使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置

Info

Publication number
TWI654516B
TWI654516B TW103108284A TW103108284A TWI654516B TW I654516 B TWI654516 B TW I654516B TW 103108284 A TW103108284 A TW 103108284A TW 103108284 A TW103108284 A TW 103108284A TW I654516 B TWI654516 B TW I654516B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
signal
serial interface
slave device
circuit device
Prior art date
Application number
TW103108284A
Other languages
English (en)
Other versions
TW201447559A (zh
Inventor
傑諾斯 艾德義
史蒂芬 白柏
菲爾 李
彼得 科瓦克斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201447559A publication Critical patent/TW201447559A/zh
Application granted granted Critical
Publication of TWI654516B publication Critical patent/TWI654516B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

在使用一兩線串列介面之一串列傳輸方法中，一主裝置經由該兩線串列介面傳輸一第一同步串列信號以喚醒一從裝置，後續接著在該兩線串列介面之該兩線中之一者上之一異步資料傳輸。該異步資料信號直接控制該從裝置之一功能。

Description

使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置 相關申請案交叉參考
本申請案主張於2013年3月11日提出申請之第61/776,451號美國臨時申請案之權益，該美國臨時申請案全文併入本文中。
本發明係關於一種(特定而言)用於裝置控制及組態之兩線串列介面及協定。
使用一同步或者異步協定之串列介面在此項技術中眾所周知。 舉例而言，一I2C介面匯流排使用兩個匯流排線來單獨傳輸一時脈信號及相關聯之資料信號。此等類型之介面係同步的，此乃因該資料係同步於該時脈信號而傳輸。一般而言，此等介面比異步介面更穩健且允許較高傳輸速率。異步介面通常僅將一單個線用於資料傳輸，其中該時脈信號可自該所傳輸信號導出。此等串列介面之複數個不同協定及實施方案存在。
根據一實施例，一種使用一兩線串列介面之串列傳輸方法包括：藉由一主裝置經由該兩線串列介面傳輸一第一同步串列信號以喚醒一從裝置，後續接著在該兩線串列介面之該兩線中之一者上之一異步資料傳輸，其中該異步資料信號直接控制該從裝置之一功能。
根據一進一步實施例，該同步串列信號可包括用於該從裝置之 組態資料。根據一進一步實施例，該同步串列信號可包括一校準請求。根據一進一步實施例，該從裝置可係一射頻傳輸器。根據一進一步實施例，該傳輸器可係一通斷鍵控(OOK)射頻傳輸器。根據一進一步實施例，該異步資料信號可根據該傳輸器之邏輯狀態分別將其接通或關斷。根據一進一步實施例，經由該兩線串列介面之一通信可包括一開始型樣，後續接著該異步資料傳輸，後續接著一停止型樣。根據一進一步實施例，該通信可進一步包括一喚醒等待週期。根據一進一步實施例，該通信進一步可包括該同步信號內之一組態位元。根據一進一步實施例，當該組態位元經設定時該通信可包括同步組態資料。 根據一進一步實施例，該通信可進一步包括該同步信號內之一校準位元。根據一進一步實施例，當該校準位元經設定時該從裝置可執行一校準。
根據另一實施例，一系統可包括透過包括一信號線路及一時脈線路之一兩線串列介面耦合之一主裝置及一從裝置，其中該主裝置藉由經由該兩線串列介面傳輸一第一同步串列信號以喚醒該從裝置而控制該從裝置，後續接著在該兩線串列介面之該兩線中之一者上之一異步資料傳輸，其中該異步資料信號直接控制該從裝置之一功能。
根據該系統之一進一步實施例，該從裝置可係一通斷鍵控(OOK)射頻傳輸器，其中該異步資料傳輸之一異步資料信號根據該傳輸器之邏輯狀態分別將其接通或關斷。根據該系統之一進一步實施例，經由該兩線串列介面之一通信可包括一開始型樣，後續接著該異步資料傳輸，後續接著一停止型樣。根據該系統之一進一步實施例，該通信可進一步包括一喚醒等待週期。根據該系統之一進一步實施例，該通信可進一步包括該同步信號內之一組態位元。根據該系統之一進一步實施例，當該組態位元經設定時該通信可包括同步組態資料。根據該系統之一進一步實施例，該通信可進一步包括該同步信號內之一校準位 元。根據該系統之一進一步實施例，當該校準位元經設定時該從裝置可執行一校準。
根據又一實施例，一積體電路裝置可包括：一兩線串列介面，一控制單元與該兩線串列介面耦合；及一功能單元，其由該控制單元控制，其中該控制單元可操作以經由該兩線串列介面接收一第一同步串列信號以喚醒該積體電路裝置，後續接著在該兩線串列介面之該兩線中之一者上之一異步資料傳輸，其中該異步資料信號直接控制該積體電路裝置之該功能單元。
根據該積體電路裝置之一進一步實施例，該積體電路裝置可係一通斷鍵控(OOK)射頻傳輸器，其中該異步資料傳輸之一異步資料信號根據該傳輸器之邏輯狀態分別將其接通或關斷。根據該積體電路裝置之一進一步實施例，經由該兩線串列介面接收之一通信可包括一開始型樣，後續接著該異步資料傳輸，後續接著一停止型樣。根據該積體電路裝置之一進一步實施例，該通信可進一步包括一喚醒等待週期，在該喚醒等待週期期間積體電路裝置之操作單元藉由該控制單元自一睡眠模式喚醒。根據該積體電路裝置之一進一步實施例，該通信可進一步包括該同步信號內之一組態位元。根據該積體電路裝置之一進一步實施例，當該組態位元經設定時該通信可包括同步組態資料。 根據該積體電路裝置之一進一步實施例，該通信可進一步包括該同步信號內之一校準位元。根據該積體電路裝置之一進一步實施例，當該校準位元經設定時該積體電路裝置可執行一校準。根據該積體電路裝置之一進一步實施例，該IC裝置可配置於一6接腳殼體內。
300‧‧‧SOT23封裝
310‧‧‧接腳
400‧‧‧低接腳殼體
410‧‧‧內部振盪器電路/振盪器電路
420‧‧‧驅動器/調變器級
430‧‧‧介面/控制單元
440‧‧‧開關
450‧‧‧組態校準匯流排/匯流排
500‧‧‧系統
510‧‧‧主裝置/微控制器
520‧‧‧通斷鍵控傳輸器
530‧‧‧串列兩線介面/兩線介面
cal‧‧‧校準位元
cfg‧‧‧組態位元/組態位元時槽
OSC‧‧‧時脈接腳/振盪器輸入/外部振盪器信號
RFO‧‧‧射頻輸出/接腳
SCK‧‧‧時脈接腳/接腳
SDI‧‧‧資料接腳/接腳
Vdd‧‧‧供應電壓/接腳
VSS‧‧‧供應電壓/接腳
隨附且形成本說明書之部分之圖式經包含以繪示本發明之特定態樣。應注意，圖式中所圖解說明之該等特徵不必按比例繪製。可結合隨附圖式藉由參考以下說明獲取對本發明之一更全面理解及其優 點，其中相同參考編號指示相同特徵且其中： 圖1展示根據一第一操作模式之一第一典型時序。
圖2展示根據一第二操作模式之一第二典型時序。
圖3展示根據各種實施例之裝置之一個三維圖式。
圖4展示根據圖3之一低接腳裝置之一方塊圖。
圖5展示根據各種實施例之與一OOK傳輸器耦合之一主裝置。
參考隨附圖式中所圖解說明及以下說明中詳述之例示性及因此非限制性實施例更全面地闡釋本發明及其各種特徵及有利細節。然而，應理解，儘管指示較佳實施例，但詳細說明及特定實例僅藉由圖解說明之方式且非藉由限制之方式給出。可省略已知程式化技術、電腦軟體、硬體、操作平臺及協定之說明以便不會不必要地使本發明在細節上模糊。根本發明性概念之精神及/或範疇內之各種替換、修改、添加及/或重新配置將自本發明對熟習此項技術者變得明瞭。
根據各種實施例，提出一種允許裝置控制及組態及以任意資料速率進行之資料傳輸之兩線串列介面及協定。然而，兩線串列介面可較佳地係單向的，根據其他實施例，介面亦可係雙向的。
對於包括一通斷鍵控(OOK)類型射頻(RF)傳輸器之一積體電路裝置，此一介面係尤其期望的。然而，亦可在任何其他適合裝置中實施此一介面。OOK傳輸器藉由與待傳輸之資料同步地僅接通及關斷一穩定化振盪器或與該振盪器之輸出耦合之一緩衝器放大器而操作。此類型之調變尤其係在電池操作之裝置中期望的，此乃因與其他調變技術相比其提供電池電流汲極之一顯著減小。此等傳輸器通常在一子GHz頻率範圍中操作且該介面可經設計以僅單向(亦即，在傳輸器之方向上)操作。
根據一實施例，一裝置介面應具有用以用一單個主裝置控制一 RF傳輸器之能力，其中使用最小數目個線之單個從裝置單向串列協定提供從裝置操作模式控制、參數重新組態及一異步資料傳送且不依賴於資料速率及超時之一先驗知識。
根據各種實施例，提出一種具有用以以一同步方式傳送資料及異步地控制該傳輸器接通/關斷功能之能力之由一個時脈線路及一個資料線組成之兩線串列介面。為此，根據一同步協定，單獨資料及時脈線路用以允許控制及組態位元之同步傳送。舉例而言，根據一項實施例，類似於一I2C介面但不限於此一協定，兩個線預設地為閒置高且資料僅在時脈為低時改變。此允許定義開始及停止型樣(資料高至低或低至高轉變，同時時脈係高的)。根據某些實施例不使用定址，此乃因根據一項實施例，介面可經設計以僅使用一單主及單從協定單向操作。然而，可使用其他同步協定(舉例而言，包含一位址之協定)且介面亦可雙向操作。
在一開始型樣之後，固定數目之控制位元定義從裝置之操作模式及接下來組態位元之數目。根據某些實施例，計數、時脈可判定組態之結束。根據某些實施例，此可用作另一操作模式改變，舉例而言，以一異步方式控制傳輸器接通/關斷功能。此後，時脈保持低且任何數目之資料位元現可在資料線上以任意資料速率異步地發送，直至發送一停止型樣為止。因此，根據各種實施例，在一串列協定中組合同步及異步資料傳送。
當實施於一OOK傳輸器裝置中時，異步資料可具有一任意資料速率，此乃因其僅用以根據邏輯狀態接通或關斷傳輸器功能。因此，一穩定化振盪器或與振盪器之輸出連接之一放大器可僅藉由此信號接通及關斷。在裝置內解碼係不必要的，此乃因此係實際傳輸信號。
根據一實施例，係一主裝置之一從裝置之一子GHz OOK RF傳輸器需要低成本、低電力消耗以及小封裝大小。為獲得低成本及小封裝 大小，傳輸器需要具有低接腳計數。圖3展示根據某些實施例之用於此一傳輸器之一可能殼體。圖3展示具有6接腳310之一SOT23封裝300。然而，可使用諸如無引線封裝、球柵封裝、DIL封裝等之其他封裝。(特定而言)如圖3中所展示之一低接腳計數封裝300之接腳310可用於一供應電壓VDD、VSS、一振盪器輸入OSC、一射頻輸出RFO及用於串列介面之兩個接腳(根據如本文中所闡述之各種實施例，一時脈接腳SCK及一資料接腳SDI)。
圖4展示配置成具有如參考圖3所提及之接腳VDD、VSS、OSC、RFO、SCK及SDI之一低接腳殼體400之一傳輸器之一例示性方塊圖。 一內部振盪器電路410接收外部振盪器信號OSC。在某些實施例中，此信號可直接供應至一驅動器/調變器級420。在其他實施例中，振盪器電路可進一步處理外部信號，舉例而言，振盪器電路410可包含一PLL或其他處理電路。介面/控制單元430可透過由兩線串列介面提供之同步協定操作以接收命令。因此，同步協定內之旗標可如下文更詳細闡釋經設定且控制裝置內之諸如振盪器及/或驅動器/調變器電路之各種電路之功能之組態位元可經接收，該等組態位元可儲存於各別組態暫存器中。可存在諸如電壓及電流參考以及電壓調節器之其他單元。
此外，控制單元430可包含操作以使裝置置於及離開其中裝置消耗顯著較少能量之一睡眠模式之睡眠/喚醒邏輯。為此，控制單元430可具有始終操作以能夠辨識一喚醒命令(舉例而言，透過兩線串列介面接收之一開始型樣)之一最小必要電路。裝置內之所有其他單元可經設計以在控制單元430之控制下進入一睡眠或低電力模式。因此，裝置可僅在可由以一開始型樣開始且以一停止型樣結束之一傳輸訊框定義之一通信期間操作，如下文將更詳細闡釋。
圖5展示具有諸如根據各種實施例之具有一串列兩線介面530之 一微控制器MC之一主裝置510之一系統500之又一實施例。此外，根據各種實施例，此串列介面組合同步與異步傳輸協定以形成一新串列協定。此協定之同步部分可類似於一I2C協定操作。然而，可使用任何其他適合串列協定。兩線介面530連接微控制器510與具有一低接腳計數殼體(在此實例中包含根據各種實施例之一串列介面之一8接腳殼體)之一OOK傳輸器520。然而，可使用諸如一6接腳或其他低接腳數目之其他低接腳計數殼體。舉例而言，若振盪器完全經整合且不需要一外部連接，則可使用一5接腳殼體。
驅動器/調變器級420在接腳RFO處輸出射頻信號。如上文所闡述之一ON-OFF調變信號可自串列資料信號直接導出且經由可控制開關440饋送至驅動器/調變器級420。介面/控制單元430與時脈接腳SCK及資料接腳SDI耦合且可經組態以儲存組態及校準設定。為此，可實施允許對振盪器電路410及/或驅動器/調變器級420之特定參數之控制之一組態/校準匯流排450。代替一匯流排450可使用專用控制線。
當實施於一低接腳計數殼體中之一OOK傳輸器裝置中時，根據各種實施例之經由串列介面控制此一低接腳計數裝置之主裝置需要一極簡單方式來接通/關斷此一裝置中之傳輸器以獲得低電力消耗。如上文所闡述，主裝置將透過根據各種實施例實施協定之兩線介面來組態、控制裝置且將傳輸資料發送至裝置。如上文所論述，在一簡單2線串列介面中，使用一個資料線及一個時脈線路。根據某些實施例，自主裝置至從裝置之通信可包含該序列
「開始+命令位元+組態位元+tx資料位元+停止」2線介面上之「開始」將開始主裝置與從裝置之間的通信及從裝置上之電力(以延遲進行)。2線介面上之「停止」將停止通信，使從裝置斷電。「命令位元」將設定一從裝置操作模式；「命令位元」同步至時脈線路以簡化從介面邏輯。根據某些實施例，「組態位元」將組態 從裝置，其中「組態位元」同步至時脈線路且可視情況實施以減小通信時間及從裝置接通時間。異步「tx資料位元」提供資料速率、資料編碼、封包結構及時序之靈活性。
圖1展示根據一第一操作模式之一第一典型時序。此模式包含在不傳輸組態資料之情況下一快速開始。因此，使用預設設定或一先前傳輸組態設定。開始型樣可係如圖1中所展示之一預定義型樣。舉例而言，開始型樣藉由將資料線自一邏輯「1」或高狀態轉變至一邏輯「0」或低狀態同時時脈信號線路保持處於一邏輯「1」或高狀態而定義。然而，可根據各種實施例使用其他開始型樣。以下「cal」位元可指示是否應在裝置內起始一校準常式。校準或任何其他功能性可係選用的且取決於從裝置之特定功能。針對一OOK傳輸器，此一校準功能可以一固定方式實施或視情況使用此一位元實施。因此，根據某些實施例，一重新校準(cal=1)可通常不需要且可因此視情況實施。然而，若實施，則藉由設定允許在從裝置內啟動一校準功能之各別位元起始此一校準。舉例而言，校準可在裝置之一喚醒期間執行。如圖1中所展示，提供一額外組態位元時槽「cfg」。在圖1中所展示之信號實例中，此位元尚未經設定且將因此參考圖2更詳細闡釋。其他控制位元可在開始序列中實施，如將由熟習此項技術者瞭解。
在此特定實施例中，在接收開始型樣及以下兩個位元後，從裝置可旋即需要一特定數目循環或一特定等待時間來「喚醒」。換言之，可需要主裝置在可發送實際異步資料之前等待一特定時間週期。 時槽「傳輸」包含資料線上之資料之異步傳輸同時時脈線路處於一預定義邏輯狀態，舉例而言處於一邏輯「0」或低狀態。然而，若相應地選擇開始及停止型樣，則可使用一邏輯「1」或高。在「傳輸」槽之主時間週期期間，定義傳輸器之接通關斷功能之資料用以調變傳輸器之接通關斷功能。圖1進一步展示「傳輸」槽之結束由一預定義停 止型樣定義。在此實施例中，停止型樣藉由將一個線設定處於一邏輯「1」或高狀態同時將其他線自一邏輯「0」或低狀態轉變至一邏輯「1」或高狀態而定義。在接收此停止型樣後，從裝置可轉換為其中其可等待將再次啟動下一開始型樣之一低電力或睡眠模式。根據某些實施例，內部組態狀態可保持於非揮發性暫存器或記憶體中。因此，可僅需要組態一次。
圖2展示其中傳輸組態資料之另一信號序列。此一傳輸以組態設定更新開始。根據某些實施例，可或可不需要一重新校準。舉例而言，某些實施例可在一頻率設定改變之情形中需要一重新校準。因此，傳輸信號序列可包含校準位元「cal」之設定或不如圖1中所指示。如上文論述，圖2展示已設定組態位元「cfg」。因此，可使用預定義數目之以下位元(舉例而言，如圖2中所展示之16個位元)來組態裝置。從裝置可實施一簡單計數器及移位暫存器以及相關聯之邏輯以接收組態位元。根據某些實施例，可使用一特定端型樣實施各種數目之組態位元。此後，可跟隨一喚醒時間週期。然而，喚醒週期可與組態位元之接收平行地開始。在喚醒之後，可進行與圖1中所展示類似之異步資料傳輸。
儘管已參考其特定實施例闡述本發明，但此等實施例僅係說明性的且不限制本發明。包含發明摘要及發明內容中之說明之本發明之所圖解說明之實施例之本文中之說明並非意欲係窮盡性的或將本發明限制至本文中所揭示之精確形式(且特定而言，在發明摘要或發明內容內任何特定實施例、特徵或功能之包含不意欲將本發明之範疇限制至此實施例、特徵或功能)。而是，說明意欲闡述說明性實施例、特徵及功能以便給熟習此項技術者提供用以在不將本發明限制至包含發明摘要或發明內容中所闡述之任何此實施例特徵或功能之任何特定所闡述之實施例、特徵或功能之情況下理解本發明之上下文。
儘管本文中僅出於說明性目的闡述本發明之特定實施例及實例，但各種等效修改係在本發明之精神及範疇內可能的，如熟習相關技術者將認識及瞭解。如所指示，可鑒於本發明之所圖解說明之實施例之前述說明對本發明做出此等修改且該等修改將包含於本發明之精神及範疇內。因此，儘管本文中已參考其特定實施例闡述本發明，但修改、各種改變及替代之一範圍意欲在前述揭示內容中，且將瞭解，在某些例項中，將在如所述不背離本發明之範疇及精神之情況下在無其他特徵之一對應使用之情況下採用本發明之實施例之某些特徵。因此，可做出諸多修改以使一特定情況或材料適應於本發明之基本範疇及精神。
貫穿本說明書參考「一項實施例「、」一實施例「或「一特定實施例」或類似技術意指連同實施例一起闡述之一特定特徵、結構或特性包含於至少一項實施例中且可未必存在於所有實施例中。因此，片語「在一項實施例中」、「在一實施例中」或「在一特定實施例中」或類似術語在貫穿本說明書之各個地方之各別出現未必係指相同實施例。此外，任何特定實施例之特定特徵、結構或特性可以任何適合方式與一或多項其他實施例組合。將理解，本文中所闡述及所圖解說明之實施例之其他變化及修改係鑒於本文中之教示可能的且將被視為本發明之精神及範疇之部分。
在本文中之說明中，提供諸如組件及/或方法之實例之眾多特定細節以提供對本發明之實施例之一透徹理解。然而，熟習相關技術者將認識到，可能夠在無特定細節中之一或多者之情況下或藉助其他設備、系統、總成、方法、組件、材料、部件及/或諸如此類實踐一實施例。在其他例項中，眾所周知結構、組件、系統、材料或操作未具體展示或詳細闡述以避免模糊本發明之實施例之態樣。儘管可藉由使用一特定實施例圖解說明本發明，但此將不及不將本發明限制至任何 特定實施例且熟習此項技術者將認識到，額外實施例係易於理解的且係本發明之一部分。
任何適合程式設計語言可用以實施本文中所闡述之本發明之實施例之常式、方法或程式，包含C、C++、Java、組合語言等。可採用諸如程序或目標導向之不同程式化技術。任何特定常式可對一單個電腦處理裝置或多個電腦處理裝置、一單個電腦處理器或多個電腦處理器執行。資料可儲存於一單個儲存媒體中或散佈於多個儲存媒體中，且可駐存於一單個資料庫或多個資料庫(或其他資料儲存技術)中。儘管可以一特定次序呈現步驟、操作或計算，但此次序可在不同實施例中改變。在某些實施例中，就依據本說明書中的順序展示多個步驟而言，可同時執行替代實施例中之此等步驟之某一組合。本文中所闡述之操作之順序可由另一程序(諸如一作業系統、內核等)中斷、暫停或以其他方式控制。該等常式可在一作業系統環境中操作或作為獨立常式操作。本文中所闡述之功能、常式、方法、步驟及操作可在硬體、軟體、韌體或其任何組合中執行。
一「處理器」包含處理資料、信號或其他資訊之任何硬體系統、機構或組件。一處理器可包含具有一通用中央處理單元、多個處理單元、用於達成功能性之專用電路之一系統或其他系統。處理不必限於一地理位置或具有時間限制。舉例而言，一處理器可「即時」、「離線」、以一「間歇模式」等執行其功能。可在不同時間且在不同位置處由不同(或相同)處理系統執行處理之部分。
如本文所使用之術語「包括(comprises、comprising)」、「包含(includes、including)」、「具有(has、having)」或其任一其他變化形式意欲涵蓋一非排他性包含。舉例而言，包括一系列要素之一過程、產品、物件或設備未必僅限於彼等要素，而是可包含未明確列出之或此過程、程序、物件或設備所固有之其他要素。
將瞭解，圖式/圖中所繪示之元件中之一或多者亦可以一較分離或整合方式或者甚至在特定情形中移除或使成為不可操作地實施，如根據一特定應用有用。另外，圖式/圖中之任何信號箭頭應僅視為例示性的且不具限制性，除非另有具體陳述。

Claims (29)

  1. 一種使用一兩線串列介面(two-wire serial interface)之串列傳輸方法，其包括：透過該兩線串列介面而將一主裝置與一從裝置耦合；其中該從裝置包括與一介面控制單元及一類比功能單元耦合之一第一及第二外部接腳，該介面控制單元經組態以解碼透過該兩線串列介面傳輸之信號且該類比功能單元具有在該從裝置之一第三外部接腳上產生一輸出信號之一調變器輸入；及執行下列步驟：操作該兩線串列介面作為一同步串列介面，其中一第一線經操作作為一資料信號線且一第二線經操作作為一時脈信號線；藉由該主裝置經由該兩線串列介面傳輸一第一同步串列信號，其中該從裝置之該介面控制單元接收該第一同步串列信號且經組態以喚醒該從裝置及直接將該第一線或該第二線中之一者與該功能單元連接；及之後藉由該主裝置在該兩線串列介面之該第一線或該第二線中之該一者上傳輸一異步資料信號(asynchronous data signal)，其中該異步資料信號之邏輯狀態直接調變在該從裝置之該第三外部接腳處之一類比輸出信號。
  2. 如請求項1之方法，其中該同步串列信號包括用於該從裝置之組態資料且其中該從裝置之該介面控制單元解碼該組態資料。
  3. 如請求項1之方法，其中該同步串列信號包括一校準請求且其中該從裝置之該介面控制單元解碼該校準請求。
  4. 如請求項1之方法，其中該從裝置包括一射頻傳輸器。
  5. 如請求項4之方法，其中該功能單元係一通斷鍵控(OOK)射頻傳輸器。
  6. 如請求項5之方法，其中該異步資料信號根據該傳輸器之邏輯狀態而分別將其接通或關斷。
  7. 如請求項1之方法，其中經由該兩線串列介面之一通信包括一開始型樣，後續接著一異步資料傳輸，後續接著一停止型樣。
  8. 如請求項7之方法，其中該通信進一步包括一喚醒等待週期。
  9. 如請求項7之方法，其中該通信進一步包括該第一同步串列信號內之一組態位元。
  10. 如請求項9之方法，其中當該組態位元經設定時，該通信包括同步組態資料。
  11. 如請求項7之方法，其中該通信進一步包括該第一同步串列信號內之一校準位元。
  12. 如請求項11之方法，其中當該校準位元經設定時，該從裝置將執行一校準。
  13. 一種包括透過包括一信號線路及一時脈線路之一兩線串列介面耦合之一主裝置及一從裝置之系統，該信號線路及該時脈線路與該從裝置之第一及第二外部接腳耦合，其中該主裝置經組態以藉由控制該兩線串列介面以控制該從裝置以在一同步模式中操作且經由該兩線串列介面傳輸一同步串列資料信號以喚醒該從裝置，其中該從裝置包括在喚醒該從裝置之後，經控制以將該兩線串列介面中之兩線中之一者與一調變器之一輸入耦合的一開關，其中該兩線串列介面中之該兩線中之該一者上之一資料信號的邏輯狀態直接調變該從裝置之一類比功能。
  14. 如請求項13之系統，其中該從裝置係與該從裝置之一第三外部接腳耦合之一通斷鍵控(OOK)射頻傳輸器，其中該兩線串列介面中之該兩線中之該一者上之該資料信號根據該傳輸器之邏輯狀態而分別將其接通或關斷。
  15. 如請求項13之系統，其中經由該兩線串列介面之一通信包括一開始型樣，後續接著該兩線串列介面中之該兩線中之該一者上之一資料傳輸，後續接著一停止型樣。
  16. 如請求項15之系統，其中該通信進一步包括一喚醒等待週期。
  17. 如請求項15之系統，其中該通信進一步包括該同步串列資料信號內之一組態位元。
  18. 如請求項17之系統，其中當該組態位元經設定時，該通信包括同步組態資料。
  19. 如請求項15之系統，其中該通信進一步包括該同步串列資料信號內之一校準位元。
  20. 如請求項19之系統，其中當該校準位元經設定時，該從裝置將執行一校準。
  21. 一種積體電路裝置，其包括：一兩線串列介面，其與該積體電路裝置之一第一外部接腳及一第二外部接腳耦合，一開關，其與該第一外部接腳耦合，一控制單元，其與該兩線串列介面耦合且經組態以解碼同步傳輸資料及控制該開關，及一功能單元，其與該開關及該積體電路裝置之一第三外部接腳耦合且由該控制單元控制，其中該控制單元可操作以經由該兩線串列介面接收一第一同步串列信號以喚醒該積體電路裝置，且之後控制該開關以將該第一外部接腳與該功能單元耦合，其中在該第一外部接腳處之一資料信號之邏輯狀態直接控制該積體電路裝置之該功能單元，其中直接由該資料信號調變之一類比信號在該第三外部接腳處輸出。
  22. 如請求項21之積體電路裝置，其中該積體電路裝置係一通斷鍵控(OOK)射頻傳輸器，其中在該第一外部接腳處之該資料信號根據該傳輸器之邏輯狀態而分別將其接通或關斷。
  23. 如請求項21之積體電路裝置，其中經由該兩線串列介面接收之一通信包括一開始型樣，後續接著該資料信號，後續接著一停止型樣。
  24. 如請求項23之積體電路裝置，其中該通信進一步包括一喚醒等待週期，在該喚醒等待週期期間除了積體電路裝置之該等控制單元之外(other than)的功能單元係藉由該控制單元而自一睡眠模式喚醒。
  25. 如請求項23之積體電路裝置，其中該通信進一步包括該第一同步串列信號內之一組態位元。
  26. 如請求項25之積體電路裝置，其中當該組態位元經設定時，該通信包括同步組態資料。
  27. 如請求項23之積體電路裝置，其中該通信進一步包括該第一同步串列信號內之一校準位元。
  28. 如請求項27之積體電路裝置，其中當該校準位元經設定時，該積體電路裝置將執行一校準。
  29. 如請求項21之積體電路裝置，其中該積體電路裝置配置於一6接腳殼體內。
TW103108284A 2013-03-11 2014-03-11 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置 TWI654516B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361776451P 2013-03-11 2013-03-11
US61/776,451 2013-03-11
US14/197,330 US9910819B2 (en) 2013-03-11 2014-03-05 Two-wire serial interface and protocol
US14/197,330 2014-03-05

Publications (2)

Publication Number Publication Date
TW201447559A TW201447559A (zh) 2014-12-16
TWI654516B true TWI654516B (zh) 2019-03-21

Family

ID=51489325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108284A TWI654516B (zh) 2013-03-11 2014-03-11 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置

Country Status (6)

Country Link
US (1) US9910819B2 (zh)
EP (1) EP2972925B1 (zh)
KR (1) KR20150128681A (zh)
CN (1) CN105051712B (zh)
TW (1) TWI654516B (zh)
WO (1) WO2014164216A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520888B1 (en) 2015-07-24 2016-12-13 Cypress Semiconductor Corporation Integrated circuit device with on-board calibration of signal generator circuits, and related methods
FR3051269B1 (fr) * 2016-05-12 2019-04-05 Continental Automotive France Dispositif de communication entre un calculateur electronique et un module deporte
CN106681953B (zh) * 2016-12-09 2020-04-10 合肥杰发科技有限公司 使用i2c总线与主机连接的从机及其通信方法
EP3435245A1 (en) * 2017-07-27 2019-01-30 Nxp B.V. Biometric sensing system and communication method
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
CN109815185B (zh) * 2018-12-13 2022-03-15 山东亚华电子股份有限公司 一种实现两线制总线的主机

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933845A (en) * 1987-09-04 1990-06-12 Digital Equipment Corporation Reconfigurable bus
KR950009681B1 (ko) * 1988-06-30 1995-08-26 금성일렉트론주식회사 순서 선택 우선의 임의/순서 선택회로
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5592685A (en) * 1992-10-07 1997-01-07 Digital Equipment Corporation Synchronous/asynchronous partitioning of an asynchronous bus interface
US5577067A (en) * 1994-02-22 1996-11-19 Comsonics, Inc. Data acquisition and storage system for telecommunication equipment to facilitate alignment and realignment of the telecommunications equipment
JPH0844665A (ja) * 1994-07-14 1996-02-16 Fujitsu Ltd 複数のデータ転送サイズ及びプロトコルをサポートするバス
US5764907A (en) * 1994-10-17 1998-06-09 Chrysler Corporation Computer to microcomputer interface
US5761516A (en) * 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
JP2910677B2 (ja) * 1996-06-21 1999-06-23 日本電気株式会社 同期式半導体記憶回路
US20080002735A1 (en) * 1997-04-01 2008-01-03 Paradox Security Systems Ltd. Device network
KR100285956B1 (ko) * 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
JP2000188626A (ja) * 1998-10-13 2000-07-04 Texas Instr Inc <Ti> 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク／トランザクション層コントロ―ラ
US6481013B1 (en) * 1998-11-09 2002-11-12 Peracom Networks, Inc. Entertainment and computer coaxial network and method of distributing signals therethrough
DE19926006A1 (de) 1999-06-08 2000-12-14 Moeller Gmbh Datenübertragungseinrichtung
US7099970B1 (en) * 2001-04-03 2006-08-29 Electronic Label Technology, Inc. Apparatus and method to enhance a one-wire bus
FI20010760A0 (fi) * 2001-04-11 2001-04-11 Nokia Corp Menetelmä radiotaajuisen (RF) signaalin vastaanottamiseksi ja RF-vastaanotin
US6772251B1 (en) * 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
WO2003096036A1 (en) * 2002-05-08 2003-11-20 Semtech Corporation Single-wire communication bus for miniature low-power systems
US7049798B2 (en) * 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US7668512B2 (en) * 2003-01-15 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Transceiver with a test mode of operation
US20050100114A1 (en) 2003-09-12 2005-05-12 Airbee Wireless, Inc. System and method for data transmission
US20080079592A1 (en) * 2004-08-31 2008-04-03 Latinis Gary R Battery voltage monitor
JP4605048B2 (ja) * 2005-03-09 2011-01-05 パナソニック株式会社 主側通信装置および従側通信装置
US7818593B2 (en) * 2005-09-28 2010-10-19 Qualcomm Incorporated Power conversation for devices on a shared bus using bus busy and free signals
US7893834B2 (en) * 2005-12-01 2011-02-22 Electronics And Telecommunications Research Institute Power control method for mobile RFID reader and RFID reader using the same
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt
TWI339797B (en) * 2007-06-23 2011-04-01 Princeton Technology Corp Data storage system
JP5030698B2 (ja) * 2007-07-24 2012-09-19 株式会社リコー 半導体装置及びノイズ低減方法
US8010818B2 (en) * 2008-05-23 2011-08-30 Texas Instruments Incorporated Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
TWI365381B (en) * 2008-09-02 2012-06-01 Richtek Technology Corp Single-wire transmission interface and method of transmission through single-wire
US8122159B2 (en) * 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
FR2963449B1 (fr) * 2010-07-27 2013-01-25 St Microelectronics Rousset Conversion d'un bus bifilaire en bus unifilaire
US20130019039A1 (en) * 2011-06-10 2013-01-17 Intersil Americas LLC System and method for operating a one-wire protocol slave in a two-wire protocol bus environment

Also Published As

Publication number Publication date
US20140258574A1 (en) 2014-09-11
CN105051712A (zh) 2015-11-11
TW201447559A (zh) 2014-12-16
EP2972925A1 (en) 2016-01-20
CN105051712B (zh) 2018-08-28
US9910819B2 (en) 2018-03-06
KR20150128681A (ko) 2015-11-18
EP2972925B1 (en) 2019-09-04
WO2014164216A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
TWI654516B (zh) 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置
TWI733752B (zh) 用於旁波帶通訊之系統及方法、以及實體非暫時性計算機可讀媒體
USRE48495E1 (en) System, device, and method for initializing a plurality of electronic devices using a single packet
US10042797B2 (en) Voltage mode and current mode device enumeration
US11372798B2 (en) Methods and apparatus to transition devices between operational states
CN105700732B (zh) 用于传输触摸传感器信息的装置、系统和方法
KR20120096864A (ko) 모바일 디바이스의 무선 충전
KR20130113203A (ko) 전자 장치 및 전자 장치의 파워 관리 방법
WO2016094320A1 (en) Interconnect wake response circuit and method
KR20120096866A (ko) 모바일 기기의 센서를 제어하는 시스템 및 방법
EP3273359A1 (en) Configurable clock tree
EP3055778A1 (en) Low power camera control interface bus and devices
US10579549B2 (en) Staggered transmissions on a multi-drop half-duplex bus
KR102281075B1 (ko) 인터페이스 시스템
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
WO2012047600A2 (en) Throttling integrated link
US20180173667A1 (en) Hard reset over i3c bus
WO2022204990A1 (zh) 控制芯片的方法和集成电路系统
CN107436856B (zh) 具有直接控制的通信装置及相关方法
TW201731272A (zh) 具有自動從屬選擇產生之串列週邊介面
TWI528161B (zh) 資料傳輸系統以及資料傳輸方法
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法