KR20150128681A - 2선식 직렬 인터페이스 및 프로토콜 - Google Patents

2선식 직렬 인터페이스 및 프로토콜 Download PDF

Info

Publication number
KR20150128681A
KR20150128681A KR1020157023738A KR20157023738A KR20150128681A KR 20150128681 A KR20150128681 A KR 20150128681A KR 1020157023738 A KR1020157023738 A KR 1020157023738A KR 20157023738 A KR20157023738 A KR 20157023738A KR 20150128681 A KR20150128681 A KR 20150128681A
Authority
KR
South Korea
Prior art keywords
signal
serial interface
asynchronous data
wire serial
slave device
Prior art date
Application number
KR1020157023738A
Other languages
English (en)
Inventor
야노스 에르델리
스티븐 바이블
필 리
피터 코박스
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150128681A publication Critical patent/KR20150128681A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y02B60/1228—
    • Y02B60/1235—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

2선식 직렬 인터페이스를 이용하는 직렬 송신 방법에서, 슬레이브 디바이스를 웨이크-업하도록 마스터 디바이스가 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 송신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터 송신한다. 상기 비동기 데이터 신호는 상기 슬레이브 디바이스의 기능을 직접 제어한다.

Description

2선식 직렬 인터페이스 및 프로토콜{TWO-WIRE SERIAL INTERFACE AND PROTOCOL}
본 출원은 2013년 3월 11일에 출원된 미국 가출원 번호 61/776,451호의 이익을 주장하며, 상기 가출원은 그 전체가 본 명세서에 통합된다.
본 발명은 2선식 직렬 인터페이스 및 프로토콜에 관한 것으로, 특히 디바이스 제어 및 디비아스 구성을 위한 2선식 직렬 인터페이스 및 프로토콜에 관한 것이다.
동기식 및 비동기식 프로토콜들 중 어느 하나의 프로토콜을 이용하는 직렬 인터페이스들은 이 기술분야에서 잘 알려져 있다. 예를 들어 I2C 인터페이스 버스는 클록 신호 및 연관된 데이터 신호들을 따로따로 송신하기 위해 2개의 버스 라인들을 이용한다. 데이터가 클록 신호에 동기되어 송신되기 때문에 이들 유형의 인터페이스는 동기식이다. 일반적으로, 이러한 인터페이스들은 비동기식 인터페이스들보다 더 강인하고, 더 높은 송신율을 가능케 한다. 일반적으로 비동기식 인터페이스는 데이터 송신을 위해 단일 라인만을 사용하며, 여기서 클록 신호는 송신된 신호로부터 얻어질 수 있다.
복수의 서로 다른 프로토콜 및 이러한 직렬 인터페이스들의 구현이 필요하다.
일 실시예에 따르면, 2선식 직렬 인터페이스를 이용하는 직렬 송신 방법은, 슬레이브 디바이스를 웨이크-업하도록 마스터 디바이스가 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 송신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하는 것을 포함하고, 여기서 상기 비동기 데이터 신호는 상기 슬레이브 디바이스의 기능을 직접 제어한다.
추가 실시예에 따르면, 상기 동기 직렬 신호는 상기 슬레이브 디바이스용 구성 데이터(configuration data)를 포함할 수 있다. 추가 실시예에 따르면, 상기 동기 직렬 신호는 교정 요청(calibration request)을 포함할 수 있다. 추가 실시예에 따르면, 상기 슬레이브 디바이스는 무선 주파수 송신기일 수 있다. 추가 실시예에 따르면, 상기 송신기는 온-오프-키(OOK) 무선 주파수 송신기일 수 있다. 추가 실시예에 따르면, 상기 비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프할 수 있다. 추가 실시예에 따르면, 상기 2선식 직렬 인터페이스를 통한 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함할 수 있다. 추가 실시예에 따르면, 상기 통신은 웨이크-업 대기 구간을 더 포함할 수 있다. 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함할 수 있다. 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함할 수 있다. 추가 실시예에 따르면, 상기 교정 비트가 설정되어 있을 때에는 상기 슬레이브 디바이스가 교정을 수행할 수 있다.
또 하나의 실시예에 따르면, 시스템은 하나의 신호 라인 및 하나의 클록 라인을 포함하는 2선식 직렬 인터페이스를 통해 결합하는 마스터 디바이스 및 슬레이브 디바이스를 포함할 수 있고, 여기서 상기 마스터 디바이스는 상기 슬레이브 디바이스를 웨이크-업하도록 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 송신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하여 상기 슬레이브 디바이스를 제어하고, 여기서 상기 비동기 데이터 신호는 상기 슬레이브 디바이스의 기능을 직접 제어한다.
상기 시스템의 추가 실시예에 따르면, 상기 슬레이브 디바이스는 온-오프-키(OOK) 무선 주파수 송신기일 수 있고, 상기 비동기 데이터 송신의 비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프한다. 상기 시스템의 추가 실시예에 따르면, 상기 2선식 직렬 인터페이스를 통한 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함할 수 있다. 상기 시스템의 추가 실시예에 따르면, 상기 통신은 웨이크-업 대기 구간을 더 포함할 수 있다. 상기 시스템의 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함할 수 있다. 상기 시스템의 추가 실시예에 따르면, 상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함할 수 있다. 상기 시스템의 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함할 수 있다. 상기 시스템의 추가 실시예에 따르면, 상기 교정 비트가 설정되어 있을 때에는 상기 슬레이브 디바이스가 교정을 수행할 수 있다.
다른 또 하나의 실시예에 따르면, 집적회로 디바이스는 2선식 직렬 인터페이스, 상기 2선식 직렬 인터페이스와 결합하는 제어 유닛, 및 상기 제어 유닛에 의해 제어되는 기능 유닛을 포함할 수 있고, 여기서 상기 제어 유닛은 상기 집적회로 디바이스를 웨이크-업하도록 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 수신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하도록 동작 가능하고, 여기서 상기 비동기 데이터 신호는 상기 집적회로 디바이스의 상기 기능 유닛을 직접 제어한다.
상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 집적회로 디바이스는 온-오프-키(OOK) 무선 주파수 송신기일 수 있고, 상기 비동기 데이터 송신의 비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프한다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 2선식 직렬 인터페이스를 통해 수신된 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 통신은 상기 집적회로 디바이스의 동작 유닛들이 상기 제어 유닛에 의해 슬립 모드로부터 웨이크-업되는 웨이크-업 대기 구간을 더 포함할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 교정 비트가 설정되어 있을 때에는 상기 집적회로 디바이스는 교정을 수행할 수 있다. 상기 집적회로 디바이스의 추가 실시예에 따르면, 상기 집적회로 디바이스는 6핀 하우징 내에 배치될 수 있다.
복수의 서로 다른 프로토콜 및 이러한 직렬 인터페이스들의 구현이 가능하다.
첨부되고 본 명세서의 일부를 형성하는 도면들은 본 개시의 특정 측면들을 묘사하기 위해 포함된다. 도면들에 도시된 특징들은 반드시 일정한 비례(scale)로 도시된 것은 아님을 유의해야 한다. 본 개시 및 그 이점들은 첨부 도면들과 결합한 이하의 설명을 참조하면 보다 완전하게 이해될 수 있을 것이며, 도면들에서 같은 참조 번호들은 동일한 특징들을 가리킨다.
도 1은 제1 동작 모드에 따른 제1의 전형적인 타이밍을 도시한다.
도 2는 제2 동작 모드에 따른 제2의 전형적인 타이밍을 도시한다.
도 3은 다양한 실시예에 따른 디바이스의 3차원 도면을 도시한다.
도 4는 도 3에 따른 로우 핀 디바이스의 블록도를 도시한다.
도 5는 다양한 실시예에 따른 OOK 송신기와 결합한 마스터 디바이스를 도시한다.
본 개시 및 다양한 특징들과 본 개시의 유리한 세부 사항들은 예시적이고 따라서 비한정적인, 첨부된 도면에 도시되어 있고 이하의 상세한 설명에서 열거된 실시예들을 참조하여 완전하게 설명된다. 하지만, 상세한 설명 및 특정 예시들은 바람직한 실시예들을 나타내지만, 한정을 위해서가 아니라 단지 설명을 위해서 제공되는 것으로 이해해야 한다. 알고 있는 프로그래밍 기법들, 컴퓨터 소프트웨어, 하드웨어, 운영 플랫폼들 및 프로토콜들의 설명은 상세한 개시를 불필요하게 불분명하게 하지 않도록 생략될 수 있다. 기본적인 발명의 개념의 정신 및/또는 범위 내에서 다양한 대체, 수정, 부가 및/또는 재배열들은 본 개시로부터 동일 기술분야에서 통상의 지식을 가진 자에게는 명백해질 것이다.
다양한 실시예들에 따르면, 디바이스 제어 및 디바이스 구성을 가능케 하고 그리고 임의의 데이터 전송 속도(data rate)로 데이터 송신을 가능케 하는 2선식 직렬 인터페이스 및 프로토콜이 제안된다. 2선식 직렬 인터페이스는 단방향이 바람직하지만, 다른 실시예들에 의하면, 인터페이스는 또한 양방향일 수 있다.
이러한 인터페이스는 특히 온-오프-키(On-OFF-Key : OOK) 유형의 무선 주파수(RF) 송신기들을 포함하는 집적회로 디바이스에 바람직하다. 하지만, 이러한 인터페이스는 또한, 그 밖의 다른 적합한 디바이스에도 구현될 수 있다. OOK 송신기들은 안정된 발진기 또는 상기 발진기의 출력부와 결합한 버퍼 증폭기를, 송신될 데이터와 동기화되어 간단하게 턴온 또는 턴오프함으로써 동작한다. 이러한 유형의 변조는 특히 배터리로 동작하는 디바이스들에 바람직한데, 그 이유는 이러한 유형의 변조가 기타 변조 기법들과 비교하여 배터 전류 드레인의 상당한 감소를 제공하기 때문이다. 이러한 송신기들은 전형적으로 서브기가헤르츠(sub GHz) 주파수 범위에서 동작하며, 상기 인터페이스는 단방향으로만, 즉 송신기의 방향으로만 동작하도록 설계될 수 있다.
일 실시예에 따르면, 디바이스 인터페이스는 최소수의 선들을 이용하는 단일 마스터, 단일 슬레이브 단방향 직렬 프로토콜을 사용하여, RF 송신기를 제어하는 기능을 구비해야 하며, 슬레이브 디바이스 동작 모드 제어, 파라미터 재구성 및 비동기 데이터 전송을 제공하고, 그리고 데이터 전송 속도 및 타임-아웃의 선험적인 지식에 의존하지 않는다.
다양한 실시예에 따르면, 하나의 클록 라인과 하나의 데이터 라인으로 이루어진 2선식 직렬 인터페이스로서, 데이터를 동기식 방식으로 전송할 수 있고 송신기의 온/오프 기능을 비동기적으로 제어할 수 있는 2선식 직렬 인터페이스가 제안된다. 이를 위해, 별개의 데이터 라인과 클록 라인이 사용되므로 동기식 프로토콜에 따른 제어 및 구성 비트들의 동기식 전송이 가능하다. 예를 들어, 일 실시예에 따르면, I2C 인터페이스(이러한 프로토콜에 한정되는 것은 아님)와 유사한, 2개의 라인 둘 다는 디폴트에 의해 하이 상태로 아이들링하고 그리고 데이터는 클록이 로우일 때에만 변한다. 이는 시작 패턴 및 종료 패턴(클록 라인이 하이인 동안 데이터 라인이 하이-투(to)-로우 또는 로우-투(to)-하이 천이함)의 정의를 가능케 한다. 일부 실시예에 따라서는, 상기 인터페이스가 일 실시예에 따른 단일-마스터 및 단일-슬레이브 프로토콜을 이용하여 단방향으로만 동작하도록 설계될 수 있기 때문에, 어떤 어드레싱도 사용되지 않는다. 하지만, 다른 동기식 프로토콜들, 예를 들어 어드레스를 포함하는 프로토콜들이 이용될 수 있고, 그리고 상기 인터페이스 또한, 양방향으로 동작할 수 있다.
시작 패턴 후에, 고정된 수의 제어 비트들이 슬레이브의 동작 모드 및 이어질 구성 비트들의 수를 정의한다. 일부 실시예에 따르면, 클록들을 카운팅하는 것이 구성의 종점(end)을 결정할 수 있다. 일부 실시예들에 따르면, 이는 또 하나의 동작 모드 변경(operating mode change)으로서 사용될 수 있는데, 예를 들어, 송신기 온/오프 기능을 비동기적인 방식으로 제어할 수 있다. 그 후에는 클록이 로우를 계속 유지하고 그리고 이제부터 종료 패턴이 송신될 때까지 임의의 수의 데이터 비트들이 데이터 라인에서 임의의 데이터 전송 속도로 비동기적으로 송신될 수 있다. 따라서 다양한 실시예에 따르면, 직렬 프로토콜에서 동기식 및 비동기식 데이터 전송이 결합된다.
OOK 송신기 디바이스에 구현될 때에는, 비동기 데이터가 임의의 데이터 전송 속도를 가질 수 있는데, 그 이유는 비동기 데이터가 로직 상태에 따라 송신기 기능을 턴온 또는 턴오프하는데 단지 사용되기 때문이다. 따라서 안정된 발진기 또는 상기 발진기의 출력부와 연결된 증폭기는 이 신호에 의해 단지 턴온 및 턴오프될 수 있다. 이것이 실제 송신 신호이므로 디바이스 내에는 어떤 디코딩도 필요하지 않다.
일 실시예에 따르면, 마스터 디바이스에 대한 슬레이브인 서브-GHz OOK RF 송신기는 작은 패키지 크기와 함께 저비용, 저전력 소비를 필요로 한다. 저비용 및 작은 패키지 크기를 달성하기 위해서는, 송신기가 로우 핀 카운트들을 가질 필요가 있다. 도 3은 일부 실시예에 따른 이러한 송신기용의 가능한 하우징을 도시한다. 도 3은 6개의 핀(310)을 구비한 SOT23 패키지(300)를 도시한다. 하지만, 리드 무(no lead) 패키지들, 볼 그리드 패키지들, DIL 패키지 등과 같은 다른 패키지들이 이용될 수 있다. 핀들 특히, 도 3에 도시된 로우 핀 카운트 패키지(300)의 핀들(310)은, 본 명세서에 기재된 바와 같은 다양한 실시예들에 따른 공급 전압 VDD, VSS, 발진기 입력 OSC, 무선 주파수 출력 RFO, 그리고 직렬 인터페이스용 2개의 핀들, 즉 클록 핀 SCK 및 데이터 핀 SDI에 사용될 수 있다.
도 4는 도 3에서 언급한 바와 같은 핀들 VDD, VSS, OSC, RFO, SCK 및 SDI을 구비한 로우 핀 하우징(400)에 배치된 송신기의 예시적인 블록도를 도시한다. 내부 발진기 회로(410)는 외부 발진기 신호 OSC를 수신한다. 일부 실시예들에서, 이 신호는 드라이버/변조기 스테이지(420)에 직접 공급될 수 있다. 다른 실시예에서, 발진기 회로는 추가로 외부 신호를 처리할 수 있는데, 예를 들어 발진기 회로(410)는 PLL 또는 기타 처리 회로망을 포함할 수 있다. 인터페이스/제어 유닛(430)은 2선식 직렬 인터페이스에 의해 제공된 동기식 프로토콜을 통해 명령들을 수신하도록 동작 가능하다. 따라서 동기식 프로토콜 내의 플래그들은 아래에 보다 상세하게 설명되는 바와 같이 설정될 수 있으며, 각자의 구성 레지스터들에 저장될 수 있는 구성 비트들이 수신될 수 있으며, 여기서 각자의 구성 레지스터들은 발진기 및/또는 드라이버/변조기 회로들과 같은 디바이스 내의 다양한 회로들의 기능을 제어한다. 전압 레귤레이들뿐만 아니라 전압 기준부 및 전류 기준부와 같은 기타 유닛들이 존재할 수 있다.
또한, 제어 유닛(430)은 디바이스를 슬립 모드에 있게 하거나 슬립 모드 밖에 있게 동작할 수 있는 슬립/웨이크-업 로직을 포함할 수 있으며, 슬립 모드에서 디바이스는 에너지 소비를 상당히 줄인다. 이를 위해, 제어 유닛(430)은 웨이크-업 명령, 예를 들어 2선식 직렬 인터페이스를 통해 수신된 시작 패턴을 인식할 수 있도록 항상 동작하는 최소 필요 회로망을 구비할 수 있다. 디바이스 내의 모든 기타 유닛들은 제어 유닛(430)의 제어 하에서 슬립 또는 저전력 모드에 들어가도록 설계될 수 있다. 따라서 상기 디바이스는 이하에서 보다 상세하게 설명되듯이, 시작 패턴에서 시작하고 종료 패턴에서 종료하는 송신 프레임에 의해 정의될 수 있는 통신 구간 동안에만 동작할 수 있다.
도 5는 다양한 실시예에 따른 직렬 2선식 인터페이스(530)를 갖는 마스터 디바이스(510), 예를 들어 마이크로컨트롤러(MC)를 구비한 시스템(500)의 다른 또 하나의 실시예를 도시한다. 게다가 또, 이 직렬 인터페이스는 다양한 실시예에 따라 동기식 및 비동기식 송신 프로토콜들을 결합하여 새로운 직렬 프로토콜을 형성한다. 이 프로토콜의 동기식 부분은 I2C 프로토콜과 유사하게 동작할 수 있다. 하지만, 그 밖의 다른 적합한 직렬 프로토콜이 이용될 수 있다. 2선식 인터페이스(530)는 마이크로컨트롤러(510)를 로우 핀 카운트 하우징, 이 예시에서는 다양한 실시예에 따른 직렬 인터페이스를 포함하는 8핀 하우징을 구비한 OOK 송신기(520)와 연결한다. 하지만, 기타 로우 핀 카운트 하우징들, 예를 들어 6핀 또는 다른 로우 핀 수가 이용될 수 있다. 예를 들어 발진기가 완전히 집적되어 외부 연결을 필요로 하지 않는다면, 5핀 하우징이 이용될 수 있다.
드라이버/변조기 스테이지(420)는 핀 RFO에서 무선 주파수 신호를 출력한다. 위에서 논의한 바와 같이, 온-오프 변조 신호는 직렬 데이터 신호로부터 직접 얻어질 수 있으며, 제어 가능한 스위치(440)를 통해 드라이브/변조기(420)에 공급될 수 있다. 인터페이스/제어 유닛(430)은 클록 핀 SCK 및 데이터 핀 SDI와 결합하며, 구성 및 교정 설정 값들을 저장하도록 구성될 수 있다. 이를 위해, 발진기 회로(410) 및/또는 드라이브/변조기 스테이지(420)의 특정 파라미터들의 제어를 가능케 하는 구성/교정 버스(450)가 구현될 수 있다. 버스(450) 대신에 전용 제어 라인들이 이용될 수 있다.
로우 핀 카운트 하우징의 OOK 송신기 디바이스에 구현될 때에는, 다양한 실시예에 따른 직렬 인터페이스를 통해 이러한 로우 핀 카운트 디바이스를 제어하는 상기 마스터 디바이스는, 저전력 소비를 달성하기 위해 이러한 디바이스의 송신기를 턴온/오프하는 매우 간단한 방식이 필요하다. 위에서 설명한 바와 같이, 상기 마스터는 다양한 실시예에 따라 프로토콜을 구현하는 2선식 인터페이스를 통해 디바이스를 구성하고 제어하며 그리고 송신 데이터를 상기 디바이스로 송신할 것이다. 위에서 논의한 바와 같이, 단순한 2선식 직렬 인터페이스에서는 하나의 데이터 라인 및 하나의 클록 라인이 사용된다. 마스터로부터 슬레이브로의 통신은 일부 실시예에 의하면 다음의 시퀀스를 포함할 수 있다.
"시작 + 명령 비트들 + 구성 비트들 + tx 데이터 비트들 + 종료"
2선식 인터페이스의 "시작"은 마스터 및 슬레이브 사이의 통신을 시작할 것이고, (지연되어) 슬레이브 디바이스의 전원을 온시킬 것이다. 2선식 인터페이스에서의 "종료"는 통신을 종료할 것이고, 그리고 슬레이브 디바이스에의 전원을 오프시킬 것이다. "명령 비트들"은 슬레이브 디바이스 동작 모드를 설정할 것이고; "명령 비트들"은 슬레이브 인터페이스 로직을 단순화하기 위해 상기 클록 라인에 동기화된다. "구성 비트들"은 슬레이브 디바이스를 구성시킬 것이고, 여기서 "구성 비트들"은 상기 클록 라인에 동기화되고 그리고 일부 실시예에 따라서는 통신 시간 및 슬레이브 온-타임을 줄이기 위한 옵션으로 구현될 수 있다. 비동기식 "tx 데이터 비트들"은 데이터 전송 속도, 데이터 코딩, 패킷 구조 및 타이밍에 유연성을 제공한다.
도 1은 제1 동작 모드에 따른 제1의 전형적인 타이밍을 도시한다. 이 모드는 구성 데이터의 송신이 없는 빠른 스타트-업을 포함한다. 따라서 디폴트 설정 또는 이전에 송신된 구성 설정이 사용된다. 시작 패턴은 도 1에 도시된 바와 같은 소정의 패턴일 수 있다. 예를 들어, 시작 패턴은 클록 신호 라인이 로직 "1" 또는 하이 상태로 유지되는 동안에 데이터 라인의 로직 "1" 또는 하이 상태에서 로직 "0" 또는 로우 상태로의 천이에 의해 정의된다. 하지만, 다른 시작 패턴들이 다양한 실시예에 따라 이용될 수 있다. 다음의 "cal" 비트는 디바이스 내에서 교정 루틴이 초기화되어야 하는지를 나타낼 수 있다. 교정 또는 그 밖의 다른 기능성은 옵션일 수 있고, 슬레이브 디바이스의 특정 기능에 의존할 수 있다. OOK 송신기에서는, 이러한 교정 기능이 고정 방식으로 구현될 수 있거나 또는 이러한 비트를 사용하여 옵션으로 구현될 수 있다. 따라서, 일부 실시예에 따르면, 재교정(cal=1)이 보통 필요하지 않을 것이고, 따라서 옵션으로 구현될 수 있다. 하지만, 구현된다면, 교정 기능이 슬레이브 디바이스 내에서 활성화될 수 있게 하는 각자의 비트를 설정함으로써 이러한 교정이 초기화된다. 교정은 예를 들어 디바이스의 웨이크-업 동안에 수행될 수 있다. 도 1에 도시된 바와 같이, 추가의 구성 비트 타임 슬롯 "cfg"가 제공된다. 도 1에 도시된 신호의 예시에서, 이 비트는 설정되어 있지 않았으며, 따라서 도 2에서 보다 상세하게 설명될 것이다. 기타 제어 비트들이 이 기술분야에서 통상의 지식을 가진 자에 의해 인식될 수 있듯이 시작 시퀀스에 구현될 수 있다.
이 특정 실시예의 시작 패턴 및 다음의 2개의 비트를 수신하면, 슬레이브 디바이스는 "웨이크-업"을 위한 소정 수의 사이클들 또는 특정 대기 시간을 필요로 할 수 있다. 즉, 실제 비동기 데이터가 전송될 수 있기 전에, 소정 시간 주기 동안 대기하기 위해서는 마스터 디바이스가 필요할 수 있다. 타임 슬롯 "송신"은 클록 라인이 소정의 로직 상태, 예를 들어 로직 "0" 또는 로우 상태로 유지되고 있는 동안, 데이터 라인에서의 비동기의 데이터 송신을 포함한다. 하지만, 로직 "1" 또는 하이가 시작 패턴 및 종료 패턴이 그에 맞춰 선택된다면 사용될 수 있다. "송신" 슬롯의 주요 시간 주기 동안에, 송신기의 온-오프 기능을 정의하는 데이터가 송신기의 온-오프 기능을 변조하는데 사용된다. 도 1은 "송신" 슬롯의 종점이 소정의 종료 패턴에 의해 정의되어 있음을 추가로 도시한다. 이 실시예에서, 종료 패턴은 하나의 라인을, 다른 라인이 로직 "0" 또는 로우 상태로부터 로직 "1" 또는 하이 상태로 천이하는 동안에, 로직 "1" 또는 하이 상태로 설정함으로써 정의된다. 이 종료 패턴이 수신되면, 슬레이브 디바이스는 다시 활성화될 다음의 시작 패턴을 기다릴 수 있는 저전력 또는 슬립 모드로 스위칭될 수 있다. 일부 실시예에 따라 내부 구성 상태는 비휘발성 레지스터들 또는 메모리에서 유지될 수 있다. 따라서 구성은 단지 한 번만 필요할 것이다.
도 2는 구성 데이터가 송신되는 또 하나의 신호 시퀀스를 도시한다. 이러한 송신은 구성 설정 값들 업데이트와 함께 시작한다. 일부 실시예에 따르면, 재교정이 필요하거나 또는 필요하지 않을 수도 있다. 예를 들어, 일부 실시예에서는 주파수 설정 변경의 경우에 재교정이 필요할 수 있다. 따라서 송신 신호 시퀀스는 도 1에 나타낸 바와 같이 교정 비트 "cal"의 설정을 포함하거나 또는 포함하지 않을 수 있다. 위에서 논의한 바와 같이, 도 2는 구성 비트 "cfg"가 설정되었음을 도시한다. 따라서 디바이스를 구성하기 위해서는 소정 수의 다음 비트들, 예를 들어 도 2에 도시된 바와 같은 16비트가 사용될 수 있다. 슬레이브 디바이스는 구성 비트들을 수신하기 위해 단순한 카운터 및 시프트 레지스터뿐만 아니라 관련 로직을 구현할 수 있다. 구성 비트들의 가변 수는 일부 실시예에 따른 특정 종점 패턴을 이용하여 구현될 수 있다. 그 후 웨이크 업 타임 구간이 이어질 수 있다. 하지만, 웨이크-웹 구간은 구성 비트들의 수신과 함께 병렬로 시작할 수 있다. 웨이크-업 후에, 도 1에 도시된 바와 같은 비동기 데이터 송신이 뒤따를 수 있다.
본 발명은 그 특정 실시예들에 관하여 개시되었지만, 이 실시예들은 단지 예로서, 본 발명을 한정하지 않는다. 식별항목 [요약서] 및 [과제의 해결 수단]의 설명을 포함하는 본 발명의 개시된 실시예들의 설명은 총망라하려는 것이 아니고 또한 본 명세서에 개시된 정확한 형태들로 본 발명을 제한하려는 것은 아니다(그리고 특히, 식별항목 [요약서] 및 [과제의 해결 수단] 내에 임의의 특정 실시예, 특징 또는 기능을 포함시키는 것은 본 발명의 범위를 이러한 실시예, 특징 또는 기능으로 한정하려는 것은 아니다). 오히려, 그러한 설명은 식별항목 [요약서] 및 [과제의 해결 수단]에 설명된 임의의 이러한 실시예, 특징 또는 기능을 포함하는 임의의 개시된 특정 실시예, 특징 또는 기능으로 본 발명을 한정함 없이, 이 기술분야의 당업자에게 본 발명을 이해할 자료(context)를 제공하기 위하여 예시적인 실시예들, 특징들 또는 기능들을 설명하려는 것이다.
본 발명의 특정 실시예들 및 예들은 여기서는 단지 예시의 목적으로 본 명세서에 설명되었지만, 관련 기술분야의 당업자들이라면 인식하고 이해할 다양한 균등적 개량들이 본 발명의 사상 및 범위 내에서 가능하다. 나타낸 바와 같이, 이 개량들은 본 발명의 예시적인 실시예들의 전술한 설명을 고려하여 본 발명에 대해 행해질 수 있으며, 본 발명의 사상 및 범위 내에 포함되어야 한다. 따라서, 본 발명은 그 특정 실시예들을 참조하여 여기에 설명되었지만, 일정 범위의 개량, 다양한 변경들 및 대체들이 전술한 개시들 내에서 이루어지며, 그리고 일부 경우들에는 본 발명의 실시예들의 몇몇 특징들은 개시된 본 발명의 범위 및 사상을 벗어나지 않고 다른 특징들을 대응하여 사용하지 않고 채용될 것이라고 인식될 것이다. 그러므로, 많은 개량들이, 특정 상황 또는 재료를 본 발명의 본질적인 범위 및 사상에 맞추어 이루어질 수 있다.
본 명세서 전체에 걸쳐, "일 실시예", "실시예", 또는 "특정 실시예" 또는 유사한 용어를 언급하는 것은 상기 실시예와 관련하여 기술된 특정한 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함되며 모든 실시예들에 반드시 존재하는 것은 아님을 의미한다. 따라서, 본 명세서 전체에 걸쳐 여러 곳에 "일 실시예에서", "실시예에서", 또는 "특정 실시예에서"의 문구들 또는 유사한 용어가 각각 사용되는 것은 반드시 동일한 실시예를 언급하는 것은 아니다. 게다가, 임의의 특정 실시예의 특정한 특징들, 구조들, 또는 특성들은 임의의 적당한 방법으로 하나 이상의 다른 실시예들과 결합될 수 있다. 본 명세서에서 설명되고 예시된 실시예들의 다른 변경들 및 개량들이 본 개시의 교시들을 고려하여 가능하고 그리고 본 발명의 사상 및 범위의 일부분으로 여겨져야 한다고 이해해야 한다.
본 명세서의 설명에서, 본 발명의 실시예들의 완전한 이해를 제공하기 위해 컴포넌트들 및/또는 방법들의 예들과 같은 다수의 특정한 상세가 제공된다. 하지만, 관련 기술의 통상의 지식을 가진 자는 하나 이상의 특정한 상세 없이도 실시예가 실시될 수 있거나, 또는 다른 장치들, 시스템들, 조립체들, 방법들, 컴포넌트들, 재료들, 및/또는 일부분들 등을 써서 실시될 수 있다고 인식할 것이다. 다른 예들에 있어서는, 잘 알려진 구조들, 컴포넌트들, 시스템들, 재료들, 또는 동작들은 본 발명의 실시예들의 특징들을 애매하게 하지 않기 위해 구체적으로 제시되지 않거나 상세하게 설명되지 않는다. 본 발명은 특정 실시예를 이용하여 예시될 수 있지만, 이 예시는 본 발명을 임의의 특정 실시예로 한정하지 않으며, 또한 이 기술 분야의 당업자는 추가 실시예들이 쉽게 이해될 수 있고 또한 본 발명의 일부이다고 인식할 것이다.
C, C++, 자바, 어셈블리 언어 등을 포함하는 임의의 적당한 프로그래밍 언어가 본 명세서에 개시된 본 발명의 실시예들의 루틴들, 방법들 또는 프로그램들을 실행하는데 사용될 수 있다. 절차 또는 오브젝트 지향과 같은 서로 다른 프로그래밍 기술들이 사용될 수 있다. 임의의 특정 루틴이 단일 컴퓨터 처리 디바이스 또는 다수의 컴퓨터 처리 디바이스들 상에, 그리고 단일 컴퓨터 프로세서 또는 다수의 컴퓨터 프로세서들 상에서 실행될 수 있다. 데이터는 단일 저장 매체에 저장될 수 있거나 또는 다수의 저장 매체들을 통해 분배될 수 있고, 그리고 단일 데이터베이스 또는 다수의 데이터베이스들 내에 (또는 다른 데이터 저장 기술들) 상주할 수 있다. 단계들, 동작들, 또는 계산들이 특정 순서로 나타날 수 있지만, 이 순서는 서로 다른 실시예들에서 변경될 수 있다. 몇몇 실시예들에서, 복수의 단계들이 본 명세서에 순차적인 것으로 제시된 범위에서, 대안의 실시예들에서는 이러한 단계들의 얼마간의 결합이 동시에 수행될 수 있다. 본 명세서에 설명된 일련의 동작들은 중단되거나 일시 중지될 수 있고, 그렇지 않으면 운영 시스템, 커널(kernel) 등과 같은 또 하나의 프로세스에 의해 제어될 수 있다. 루틴들은 운영 시스템 환경에서 동작할 수 있거나 또는 자체적인 독립형 루틴들로서 동작할 수 있다. 본 명세서에 설명된 기능들, 루틴들, 방법들, 단계들 및 동작들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의 결합으로 수행될 수 있다.
"프로세서"는 데이터, 신호들 또는 다른 정보를 처리하는 임의의 하드웨어 시스템, 메커니즘 또는 구성요소를 포함한다. 프로세서는 범용 중앙 처리 유닛, 다수의 처리 유닛들, 기능성을 달성하기 위한 전용 회로부, 또는 다른 시스템들을 구비한 시스템을 포함할 수 있다. 처리는 지리적 위치에 한정되거나 시간 제한들을 가질 필요가 없다. 예를 들어, 프로세서는 그의 기능들을 "실시간", "오프라인", "배치(batch) 모드" 등으로 수행할 수 있다. 처리의 일부들은 서로 다른 시간들에서 및 서로 다른 위치들에서 서로 다른(혹은 동일한) 처리 시스템들에 의해 수행될 수 있다.
본 명세서에서 사용된 바와 같은, "포함한다", "포함하는", "가진다", "갖는" 또는 이들의 임의의 다른 변형의 용어들은 비-배타적으로 포함(non-exclusive inclusion)하는 것을 의미한다. 예를 들어, 컴포넌트들의 리스트를 포함하는 프로세스, 제품, 물건, 또는 장치는 반드시 그 컴포넌트들만으로 제한되는 것은 아니라, 명시적으로 나열되지 않았거나 이러한 프로세스, 제품, 물건, 또는 장치에 고유한 다른 컴포넌트들을 포함할 수 있다.
도면들/도표들에 도시된 하나 이상의 요소들은 더 분리되거나 집적되는 방식으로 또한 구현될 수 있고 특정 애플리케이션에 따라 유용하며, 또는 특정 경우들에서는 작동 불능으로 제거되거나 렌더링될 수 있다고 인식될 것이다. 또한, 도면들에 도시된 임의의 신호 화살표들은 달리 특별히 언급되지 않는 한, 단지 예시로서 고려되어야 하고 이들로 한정되지 않는다.

Claims (29)

  1. 2선식 직렬 인터페이스를 이용하는 직렬 송신 방법으로서,
    슬레이브 디바이스를 웨이크-업하도록 마스터 디바이스가 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 송신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하는 것을 포함하고,
    비동기 데이터 신호는 상기 슬레이브 디바이스의 기능을 직접 제어하는, 직렬 송신 방법.
  2. 제1항에 있어서,
    상기 동기 직렬 신호는 상기 슬레이브 디바이스용 구성 데이터를 포함하는, 직렬 송신 방법.
  3. 제1항에 있어서,
    상기 동기 직렬 신호는 교정 요청을 포함하는, 직렬 송신 방법.
  4. 제1항에 있어서,
    상기 슬레이브 디바이스는 무선 주파수 송신기인, 직렬 송신 방법.
  5. 제4항에 있어서,
    상기 송신기는 온-오프-키(OOK) 무선 주파수 송신기인, 직렬 송신 방법.
  6. 제5항에 있어서,
    비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프하는, 직렬 송신 방법.
  7. 제1항에 있어서,
    상기 2선식 직렬 인터페이스를 통한 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함하는, 직렬 송신 방법.
  8. 제7항에 있어서,
    상기 통신은 웨이크-업 대기 구간을 더 포함하는, 직렬 송신 방법.
  9. 제7항에 있어서,
    상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함하는, 직렬 송신 방법.
  10. 제9항에 있어서,
    상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함하는, 직렬 송신 방법.
  11. 제7항에 있어서,
    상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함하는, 직렬 송신 방법.
  12. 제11항에 있어서,
    상기 교정 비트가 설정되어 있을 때에는 상기 슬레이브 디바이스가 교정을 수행할 것인, 직렬 송신 방법.
  13. 하나의 신호 라인 및 하나의 클록 라인을 포함하는 2선식 직렬 인터페이스를 통해 결합한 마스터 디바이스 및 슬레이브 디바이스를 포함하는 시스템으로서,
    상기 마스터 디바이스는 상기 슬레이브 디바이스를 웨이크-업하도록 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 송신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하여 상기 슬레이브 디바이스를 제어하고,
    비동기 데이터 신호는 상기 슬레이브 디바이스의 기능을 직접 제어하는, 시스템.
  14. 제13항에 있어서,
    상기 슬레이브 디바이스는 온-오프-키(OOK) 무선 주파수 송신기이고,
    상기 비동기 데이터 송신의 비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프하는, 시스템.
  15. 제13항에 있어서,
    상기 2선식 직렬 인터페이스를 통한 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함하는, 시스템.
  16. 제13항에 있어서,
    상기 통신은 웨이크-업 대기 구간을 더 포함하는, 시스템.
  17. 제13항에 있어서,
    상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함하는, 시스템.
  18. 제17항에 있어서,
    상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함하는, 시스템.
  19. 제13항에 있어서,
    상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함하는, 시스템
  20. 제19항에 있어서,
    상기 교정 비트가 설정되어 있을 때에는 상기 슬레이브 디바이스가 교정을 수행할 것인, 시스템
  21. 집적회로 디바이스로서,
    2선식 직렬 인터페이스,
    상기 2선식 직렬 인터페이스와 결합하는 제어 유닛, 및
    상기 제어 유닛에 의해 제어되는 기능 유닛을 포함하고,
    상기 제어 유닛은 상기 집적회로 디바이스를 웨이크-업하도록 제1 동기 직렬 신호를 상기 2선식 직렬 인터페이스를 통해 수신하고, 이어서 상기 2선식 직렬 인터페이스의 2선들 중 하나에 비동기 데이터를 송신하도록 동작 가능하고,
    비동기 데이터 신호는 상기 집적회로 디바이스의 상기 기능 유닛을 직접 제어하는, 집적회로 디바이스.
  22. 제21항에 있어서,
    상기 집적회로 디바이스는 온-오프-키(OOK) 무선 주파수 송신기이고,
    상기 비동기 데이터 송신의 비동기 데이터 신호는 신호의 로직 상태 상태에 따라 상기 송신기를 각각 턴온 또는 턴오프하는, 집적회로 디바이스.
  23. 제21항에 있어서,
    상기 2선식 직렬 인터페이스를 통해 수신된 통신은 시작 패턴, 이어서 상기 비동기 데이터 송신, 이어서 종료 패턴을 포함하는, 집적회로 디바이스.
  24. 제21항에 있어서,
    상기 통신은 상기 집적회로 디바이스의 동작 유닛들이 상기 제어 유닛에 의해 슬립 모드로부터 웨이크-업되는 웨이크-업 대기 구간을 더 포함하는, 집적회로 디바이스.
  25. 제21항에 있어서,
    상기 통신은 상기 동기 신호 내에 구성 비트를 더 포함하는, 집적회로 디바이스.
  26. 제25항에 있어서,
    상기 구성 비트가 설정될 때에는 상기 통신이 동기 구성 데이터를 포함하는, 집적회로 디바이스.
  27. 제21항에 있어서,
    상기 통신은 상기 동기 신호 내에 교정 비트를 더 포함하는, 집적회로 디바이스.
  28. 제27항에 있어서,
    상기 교정 비트가 설정되어 있을 때에는 상기 집적회로 디바이스가 교정을 수행할 것인, 집적회로 디바이스.
  29. 제21항에 있어서,
    상기 집적회로 디바이스는 6핀 하우징 내에 배치되는, 집적회로 디바이스.
KR1020157023738A 2013-03-11 2014-03-06 2선식 직렬 인터페이스 및 프로토콜 KR20150128681A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361776451P 2013-03-11 2013-03-11
US61/776,451 2013-03-11
US14/197,330 US9910819B2 (en) 2013-03-11 2014-03-05 Two-wire serial interface and protocol
US14/197,330 2014-03-05
PCT/US2014/021294 WO2014164216A1 (en) 2013-03-11 2014-03-06 Two-wire serial interface and protocol

Publications (1)

Publication Number Publication Date
KR20150128681A true KR20150128681A (ko) 2015-11-18

Family

ID=51489325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023738A KR20150128681A (ko) 2013-03-11 2014-03-06 2선식 직렬 인터페이스 및 프로토콜

Country Status (6)

Country Link
US (1) US9910819B2 (ko)
EP (1) EP2972925B1 (ko)
KR (1) KR20150128681A (ko)
CN (1) CN105051712B (ko)
TW (1) TWI654516B (ko)
WO (1) WO2014164216A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520888B1 (en) 2015-07-24 2016-12-13 Cypress Semiconductor Corporation Integrated circuit device with on-board calibration of signal generator circuits, and related methods
FR3051269B1 (fr) * 2016-05-12 2019-04-05 Continental Automotive France Dispositif de communication entre un calculateur electronique et un module deporte
CN106681953B (zh) * 2016-12-09 2020-04-10 合肥杰发科技有限公司 使用i2c总线与主机连接的从机及其通信方法
EP3435245A1 (en) * 2017-07-27 2019-01-30 Nxp B.V. Biometric sensing system and communication method
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
CN109815185B (zh) * 2018-12-13 2022-03-15 山东亚华电子股份有限公司 一种实现两线制总线的主机

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933845A (en) * 1987-09-04 1990-06-12 Digital Equipment Corporation Reconfigurable bus
KR950009681B1 (ko) * 1988-06-30 1995-08-26 금성일렉트론주식회사 순서 선택 우선의 임의/순서 선택회로
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5592685A (en) * 1992-10-07 1997-01-07 Digital Equipment Corporation Synchronous/asynchronous partitioning of an asynchronous bus interface
US5577067A (en) * 1994-02-22 1996-11-19 Comsonics, Inc. Data acquisition and storage system for telecommunication equipment to facilitate alignment and realignment of the telecommunications equipment
JPH0844665A (ja) * 1994-07-14 1996-02-16 Fujitsu Ltd 複数のデータ転送サイズ及びプロトコルをサポートするバス
US5764907A (en) * 1994-10-17 1998-06-09 Chrysler Corporation Computer to microcomputer interface
US5761516A (en) * 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
JP2910677B2 (ja) * 1996-06-21 1999-06-23 日本電気株式会社 同期式半導体記憶回路
US20080002735A1 (en) * 1997-04-01 2008-01-03 Paradox Security Systems Ltd. Device network
KR100285956B1 (ko) * 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
JP2000188626A (ja) * 1998-10-13 2000-07-04 Texas Instr Inc <Ti> 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク／トランザクション層コントロ―ラ
US6481013B1 (en) * 1998-11-09 2002-11-12 Peracom Networks, Inc. Entertainment and computer coaxial network and method of distributing signals therethrough
DE19926006A1 (de) 1999-06-08 2000-12-14 Moeller Gmbh Datenübertragungseinrichtung
US7099970B1 (en) * 2001-04-03 2006-08-29 Electronic Label Technology, Inc. Apparatus and method to enhance a one-wire bus
FI20010760A0 (fi) * 2001-04-11 2001-04-11 Nokia Corp Menetelmä radiotaajuisen (RF) signaalin vastaanottamiseksi ja RF-vastaanotin
US6772251B1 (en) * 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
AU2003225172A1 (en) * 2002-05-08 2003-11-11 Semtech Corporation Single-wire communication bus for miniature low-power systems
US7049798B2 (en) * 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US7668512B2 (en) * 2003-01-15 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Transceiver with a test mode of operation
US20050100114A1 (en) 2003-09-12 2005-05-12 Airbee Wireless, Inc. System and method for data transmission
US20080079592A1 (en) * 2004-08-31 2008-04-03 Latinis Gary R Battery voltage monitor
JP4605048B2 (ja) * 2005-03-09 2011-01-05 パナソニック株式会社 主側通信装置および従側通信装置
US7818593B2 (en) * 2005-09-28 2010-10-19 Qualcomm Incorporated Power conversation for devices on a shared bus using bus busy and free signals
US7893834B2 (en) * 2005-12-01 2011-02-22 Electronics And Telecommunications Research Institute Power control method for mobile RFID reader and RFID reader using the same
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt
TWI339797B (en) * 2007-06-23 2011-04-01 Princeton Technology Corp Data storage system
JP5030698B2 (ja) * 2007-07-24 2012-09-19 株式会社リコー 半導体装置及びノイズ低減方法
US8010818B2 (en) * 2008-05-23 2011-08-30 Texas Instruments Incorporated Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
TWI365381B (en) * 2008-09-02 2012-06-01 Richtek Technology Corp Single-wire transmission interface and method of transmission through single-wire
US8122159B2 (en) * 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
FR2963449B1 (fr) * 2010-07-27 2013-01-25 St Microelectronics Rousset Conversion d'un bus bifilaire en bus unifilaire
WO2012170921A2 (en) * 2011-06-10 2012-12-13 Intersil Americas LLC System and method for operating a one-wire protocol slave in a two-wire protocol bus environment

Also Published As

Publication number Publication date
CN105051712B (zh) 2018-08-28
WO2014164216A1 (en) 2014-10-09
EP2972925A1 (en) 2016-01-20
EP2972925B1 (en) 2019-09-04
US9910819B2 (en) 2018-03-06
CN105051712A (zh) 2015-11-11
US20140258574A1 (en) 2014-09-11
TWI654516B (zh) 2019-03-21
TW201447559A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
KR20150128681A (ko) 2선식 직렬 인터페이스 및 프로토콜
CN107015927B (zh) 一种基于SoC支持多个SPI接口标准组的装置
JP2019508915A (ja) メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン
US20150100711A1 (en) Low power camera control interface bus and devices
EP3039559B1 (en) Configurable clock tree
EP3053051A1 (en) Camera control interface sleep and wake up signaling
CN103732424A (zh) 具有天线切换能力的接收器
US20180173665A1 (en) Hard reset over i3c bus
KR20130113203A (ko) 전자 장치 및 전자 장치의 파워 관리 방법
KR101614569B1 (ko) 메모리 요청과 데이터 전송 간 타이밍 교정을 포함하는 프로토콜
KR102281075B1 (ko) 인터페이스 시스템
US20180173667A1 (en) Hard reset over i3c bus
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
CN101369948B (zh) 一种实现低功耗的通信系统
US9813221B2 (en) Combined flow and low-power state control using same lines between interfaces
KR20010101532A (ko) 인터페이스
US20170177060A1 (en) Micro server
WO2017146932A1 (en) Soundwire xl turnaround signaling
CN204731959U (zh) 基于ZigBee技术的串口无线模块
CN114828029A (zh) 分布式通信单元和通信扩展装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application