TW201731272A - 具有自動從屬選擇產生之串列週邊介面 - Google Patents

具有自動從屬選擇產生之串列週邊介面 Download PDF

Info

Publication number
TW201731272A
TW201731272A TW105140948A TW105140948A TW201731272A TW 201731272 A TW201731272 A TW 201731272A TW 105140948 A TW105140948 A TW 105140948A TW 105140948 A TW105140948 A TW 105140948A TW 201731272 A TW201731272 A TW 201731272A
Authority
TW
Taiwan
Prior art keywords
slave
slave select
line
select line
interface circuit
Prior art date
Application number
TW105140948A
Other languages
English (en)
Inventor
凱文 奇爾瑟
緒亞姆山德 雷曼納珊
賽 卡爾席克 雷傑拉曼
賈斯丁 米爾克斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201731272A publication Critical patent/TW201731272A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本發明揭示一種串列週邊介面(SPI)模組,其包括一收發器,該收發器包含一時脈線、一資料線及至少一個從屬選擇線。該SPI亦包括一介面電路,該介面電路經組態以在一自動從屬選擇模式中操作,其中該介面電路經組態以在產生一第一時脈邊緣之前的至少一個時脈自動確證該從屬選擇線。

Description

具有自動從屬選擇產生之串列週邊介面
本發明係關於同步串列介面,特定言之,具有自動從屬選擇產生之一串列週邊介面(SPI)。
同步串列週邊裝置使用單獨資料線及時脈線,其中使用時脈信號同步傳輸一資料。該等裝置係微控制器中之常用介面週邊裝置。其等亦可用於複數個獨立裝置中,諸如類比轉數位轉換器、數位轉類比轉換器、感測器裝置、傳輸器及接收器以及需與一微處理器或微控制器通信或在微處理器或微控制器內通信之任何其他類型之裝置。
本發明之實施例包含一種串列週邊介面(SPI)模組。該模組可包含一收發器,該收發器包括一時脈線、一資料線及至少一個從屬選擇線。與上述實施例之任一者組合,該模組可包含一介面電路,該介面電路經組態以在一自動從屬選擇模式中操作。與上述實施例之任一者組合,該介面電路經組態以在產生一第一時脈邊緣之前的至少一個鮑時脈自動確證該從屬選擇線。與上述實施例之任一者組合,該介面電路可進一步經組態以使該從屬選擇線維持為確證直至一傳送計數達到零。與上述實施例之任一者組合,該介面電路可進一步經組態以在一最終時脈邊緣之後的一預定時間撤銷確證該從屬選擇線。與上述實施例之任一者組合,該介面電路可進一步經組態以在一最終時脈邊緣之後的一半鮑時脈撤銷確證該從屬選擇線。與上述實施例之任一者組合,該介面電路可進一步經組態以在一可程式化大小位元組傳送模式中及在一可程式化封包傳送模式中操作。與上述實施例之任一者組合,該介面電路可進一步經組態以在一可程式化大小位元組傳送模式中操作,其中各位元組包括可程式化數目個位元。與上述實施例之任一者組合,該介面電路可進一步經組態以在一可程式化封包傳送模式中操作,其中待傳送之一位元總數係可程式化,一第一參數界定待針對一封包傳送之8位元位元組數目,且一第二參數界定針對該封包之一最後傳送之位元數目。與上述實施例之任一者組合,該介面電路可進一步經組態以基於包含一非零值之一傳送計數來確證該從屬選擇線。與上述實施例之任一者組合,該介面電路可進一步經組態以在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線。與上述實施例之任一者組合,該介面電路可進一步經組態以在移除該自動從屬選擇模式之該超越控制之後評估一傳送計數以判定是否撤銷確證該從屬選擇線。 本發明之實施例包含一微控制器或一處理器,其包含上文描述之模組之任一者。 本發明之實施例包含一種操作上文描述之微控制器、處理器或模組之任一者之方法。方法可包含串列協定介面資料傳送之一方法,包括使用一時脈線、一資料線及至少一個從屬選擇線自一主控元件傳遞至一從屬元件且在一自動從屬選擇模式中操作。與上述實施例之任一者組合,該方法可包含在產生一第一時脈邊緣之前的至少一個時脈自動確證該從屬選擇線。與上述實施例之任一者組合,該方法可進一步包含使該從屬選擇線維持為確證直至一傳送計數達到零。與上述實施例之任一者組合,該方法可進一步包含在一最終時脈邊緣之後的一預定時間撤銷確證該從屬選擇線。與上述實施例之任一者組合,該方法可進一步包含在一最終時脈邊緣之後的一半鮑時脈撤銷確證該從屬選擇線。與上述實施例之任一者組合,該方法可進一步包含在一可程式化大小位元組傳送模式中及在一可程式化封包傳送模式中操作。與上述實施例之任一者組合,該方法可進一步包含在一可程式化大小位元組傳送模式中操作,其中各位元組包括可程式化數目個位元。與上述實施例之任一者組合,該方法可進一步包含在一可程式化封包傳送模式中操作,其中待傳送之一位元總數係可程式化,一第一參數界定待針對一封包傳送之8位元位元組數目,且一第二參數界定針對該封包之一最後傳送之位元數目。與上述實施例之任一者組合,該方法可進一步包含基於包含一非零值之一傳送計數來確證該從屬選擇線。與上述實施例之任一者組合,該方法可進一步包含在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線。與上述實施例之任一者組合,該方法可進一步包含在移除該自動從屬選擇模式之該超越控制之後評估一傳送計數以判定是否撤銷確證該從屬選擇線。
相關專利申請案 此申請案主張2015年12月9日申請之共同擁有之美國臨時專利申請案第62/265,395號之優先權;該案出於所有目的以引用的方式併入本文中。 圖1圖解說明根據本發明之實施例之具有利用SPI介面之組件之一例示性系統100。在一項實施例中,使用SPI介面之組件可使用自動進入從屬選擇模式且發佈從屬選擇信號之一SPI介面。可在硬體中實行從屬選擇信號之此自動產生。與發佈在一軟體命令之後實行之一從屬選擇信號之其他方法相比,可在硬體中實行從屬選擇信號之產生。 SPI在多個裝置之間串列傳送資料。在一特定從屬時脈邊緣上改變串列輸出資料且在下一從屬時脈上取樣資料。從屬元件在其之從屬選擇經確證時傳送資料。根據一些實施例,為控制旗標,介面可包括一傳送計數器及一複雜時脈產生狀態機。 舉例而言,系統100可包含將與其他組件通信之一組件作為一SPI協定主控元件,諸如主控元件104。系統100可包含將與主控元件104通信之一或多個其他組件,諸如從屬元件106及從屬元件108。系統100可包含任何合適數目及種類之組件。舉例而言,主控元件104、從屬元件106及從屬元件108之各者可實施一或多個類比轉數位轉換器、週邊裝置、數位轉類比轉換器、感測器裝置、傳輸器及接收器以及需與一微處理器或微控制器通信或在微處理器或微控制器內通信之任何其他類型之裝置。此外,儘管根據SPI協定將系統之特定元件如此指定為一主控元件或數個從屬元件,但可根據藉由系統100之一初始化將任何此等元件組態為一主控元件或一從屬元件。因此,在一個實例中,元件104可經組態為一SPI主控元件且元件106可經組態為一SPI從屬元件,但在不同實例中,元件104可經組態為與元件106通信之一SPI從屬元件,而元件106可經組態為一SPI主控元件。再者,儘管兩個元件106、108經圖解說明為組態為從屬元件,但系統100可包含任何合適數目個從屬元件以與主控元件104通信。元件104、106、108可構建於一共同晶粒、裝置或其他機構(諸如一微控制器102)內。 主控元件104可以任何合適方式通信地耦合至從屬元件106、108。舉例而言,主控元件104可透過單獨串列資料輸出(SDO)線及單獨從屬選擇(SS)線而通信地耦合至從屬元件106、從屬元件108之各者。主控元件104可透過單獨或共同時脈(SCLK)及串列資料輸入(SDI)線而通信地耦合至從屬元件106、從屬元件108之各者。SDO線可用於將來自主控元件104之資料發佈至一給定從屬元件106或從屬元件108。SDI線可用於將來自從屬元件106或從屬元件108之資料發佈至主控元件104。SCLK線可用於同步元件之間的操作。SS線可由主控元件104使用以命令個別從屬元件106、108使其等喚醒且接收或感測資料。 元件104、106、108之各者可經由各自介面(諸如介面110、介面112A及介面112B)通信。介面110可經組態以允許主控元件104與從屬單元通信,且介面112A、112B可經組態以允許從屬元件106、108與主控元件104通信。可藉由數位邏輯、類比電路及數位電路之任何合適組合實施介面110、112A、112B。 在一項實施例中,主控元件104中之介面110可經組態以在傳送資料至一適當從屬元件之一請求之後對此一從屬元件自動發佈或確證一從屬選擇信號。介面110可模糊原本使微控制器102之軟體發佈一命令至介面110以發佈或確證從屬選擇信號之要求。在一進一步實施例中,介面110可在針對一給定從屬元件之一傳送計數經設定為一非零值時自動確證從屬選擇信號。選定從屬選擇信號可對應於資料待傳送至或自其傳送資料之從屬元件。 舉例而言,可在一位元組傳送模式或一封包傳送模式中實行主控元件104與從屬元件106、108之間的資料傳送。在一位元組傳送模式中,各資料傳送可包含發送或接收資訊之一單一位元組。位元組可包括可變數目個位元,其藉由一位元數目參數來設定。在一封包傳送模式中,各資料傳送可包含發送或接收N個資料位元組,接著一單一終端資料位元組,該位元組包含可變數目個位元,其藉由一位元數目參數來設定。至微控制器102之軟體命令可建立模式以及針對N及位元數目參數之參數。 圖2圖解說明根據本發明之實施例之當在一位元組傳送模式中操作時一主控元件104與一從屬元件之間的傳送時序。在圖2之實例中,位元組傳送模式可經組態以在從屬時脈線之脈衝之下降邊緣之後透過SDO線發佈資料位元。為開始發佈資料,可確證從屬選擇線(在此實例中,藉由使其保持低)。可在各時脈脈衝之後發送資訊位元。可在傳送之三個後續循環中發送三個資料位元組,其中各位元組藉由位元參數設定為三個位元長。可在撤銷確證從屬選擇線之後終止傳送。 圖3圖解說明根據本發明之實施例之當在一封包傳送模式中操作時一主控元件104與一從屬元件之間的傳送時序。在圖4之實例中,封包傳送模式可經組態以在確證從屬選擇線之後按一指定單一位元組(藉由預設,八個位元長)及其後接著三個位元之一指定長度之一位元組之量發佈資料位元。 返回至圖1,系統100可簡化用於存取SPI模組之軟體。系統100可藉由在精確、基於硬體之時間自動確證從屬選擇信號以便確保從屬選擇信號相對於從屬時脈正確地運行而簡化軟體。從屬時脈及從屬選擇信號可具有更佳相對時序。可根據一最小回應時間定義相對時序。此一保證最小回應時間難以使用軟體實施,此係因為對兩個信號之呼叫必須在軟體及精確時間中正確地進行,且必須考慮各種系統時脈及資料傳送速度。 在一項實施例中,從屬選擇信號可經實施為產生從屬時脈產生之硬體中之相同狀態機之部分。因此,從屬時脈之產生亦可藉由預設引起從屬選擇之確證。此外,此可保證從屬時脈與從屬選擇信號之間的一正確時序關係。在一進一步實施例中,可藉由一傳送計數器閘控從屬選擇信號,從而允許維持從屬選擇信號(即使在未傳送所有資料時)。在又一進一步實施例中,可接著在已完成資料傳送之後的一適當時間撤銷確證從屬選擇信號。 圖4圖解說明根據本發明之實施例之用於操作一從屬主控介面之一例示性狀態機。舉例而言,此一介面可包含介面110。可藉由對介面之軟體呼叫起始介面。在圖4中展示之狀態可包含作用中狀態。閒置條件可存在直至使用者軟體藉由以下步驟準備一傳送:(a)將傳送計數器(TC)設定為一非零值;(b)將資料載入至一傳輸器緩衝器;及(c)針對資料傳送啟用主控模組。可個別地或以組合及任何順序實行此等資料就緒條件。 在一第一閒置狀態中,介面可等待直至TC經載入有一值。介面可輪詢TC以查看TC是否等於零或非零。一旦TC係非零,則可確證從屬選擇輸出。狀態機可移動至一啟動狀態或一雙態觸變-1狀態。至啟動狀態或雙態觸變-1狀態之移動可取決於是否設定一快速啟動(FST)位元,從而指定從屬時脈將多快及在何處開始操作。自啟動狀態,狀態機可移動至雙態觸變-1狀態。在從屬時脈發佈脈衝以引起資料發送時,狀態機可在雙態觸變-1狀態與雙態觸變-0狀態之間交替。可在一虛設狀態中之最後從屬時脈之下降邊緣之後的一半鮑撤銷確證從屬選擇輸出,或可在一完成狀態中之此一下降邊緣之後的一半或一個鮑撤銷確證從屬選擇輸出。是否使用虛設狀態可取決於精確地選擇應多久撤銷確證從屬選擇之一選項。一旦完成,可設定一旗標(SRMTIF)。由於TC與最後從屬時脈脈衝一致地累減,從屬選擇信號無法僅取決於TC值,而係代替性地保持於確證狀態中直至狀態機進入完成(FINISH)狀態。在最後時脈之後保持達一單一1/2鮑係一傳統時序選擇;只要從屬選擇信號僅延伸超過最終從屬時脈邊緣即可滿足時序要求。 若使用者希望在相同從屬選擇輸出傳送封包下實行多個資料傳送操作,則可需保持在兩個傳送之間確證之從屬選擇。此外,從屬選擇應保持確證,即使在TC為零時狀態機進入完成或閒置(IDLE)狀態。最終,可進行軟體呼叫以藉由設定一暫存器(SPIxCON2)中之一位元(SSET)而強制確證從屬選擇信號。若TC係非零,則對清除SSET位元之軟體呼叫將不撤銷確證從屬選擇。 圖5圖解說明進一步圖解說明根據本發明之實施例之傳送計數與自動從屬選擇信號之關係之一時序圖。當TC經設定為零時,在圖5中展示之「TC=0」檢查可為高的。當TC經載入有值時,在圖5中展示之「TC=0」檢查可為低的。基於傳送計數之自動從屬選擇在SPI主控模式中操作介面110模組。輸出時序確證使用者何時透過軟體將相關聯於一傳送模式之傳送計數設定為一非零值。硬體保證從屬選擇信號在第一從屬時脈邊緣之前的至少一個時脈出現且保持確證直至TC變為0。此外,硬體保證從屬選擇信號在最終從屬時脈邊緣之後的至少一半鮑時脈撤銷確證。最初基於位元組或封包傳送模式設定TC值,諸如在位元組傳送模式中八乘以位元組數目乘以位元數目或在封包傳送模式中八乘以位元組數目乘以八外加上尾隨位元數目。 返回至圖1,系統100可因此實現時序精確性而非僅使用軟體確證從屬選擇輸出。無法違背從屬選擇與從屬時脈之間的時序,即使在快速及變化振盪器及時脈之情況下。當使用自動從屬選擇產生時,簡化軟體呼叫,因為軟體呼叫無需確證或撤銷確證從屬選擇輸出。從屬選擇輸出可在傳送計數變為零之後自動撤銷確證。此外,系統100可與基於DMA之傳送器整合,其中軟體無需監測DMA。 如在上文論述,舉例而言,可使用一指定位元啟用或停用從屬選擇信號之自動產生。雖然使用此一位元,但可基於TC自動確證及撤銷確證從屬選擇輸出。 開啟及關閉從屬選擇信號之自動產生之一實例包含EEPROM資料傳送。在此一情況中,主控元件104可發送一讀取(READ)命令且接著自EEPROM讀取回資料。從屬選擇信號之自動產生可在發送命令位元組時超越控制,但針對資料位元組而啟用。軟體呼叫可確保其等重疊。可在位元組傳送模式及僅傳輸模式中設定主控元件104。可停用從屬選擇信號之自動產生,或更簡單地,可藉由設定一位元手動地設定從屬選擇信號。可自主控元件104發佈命令位元組至一從屬元件。隨後,一旦傳輸命令,便可將針對主控元件104之SPI協定切換至一僅接收模式。傳送計數可經設定為待讀取之位元組數目。可清除用於從屬選擇信號之手動確證之位元。隨後,可自動處置從屬選擇信號之撤銷確證。在TC係非零時,從屬選擇可保持確證直至傳送完成。此後,可在傳送結束時自動撤銷確證從屬選擇。 圖6圖解說明根據本發明之實施例之使用從屬選擇信號之自動產生之一例示性方法600。 在605,舉例而言,可藉由對一微控制器之軟體操作設定用於操作一主控介面之參數。參數可指定在從屬元件與主控元件之間的傳送中待接收多少位元或位元組。參數亦可指定是否啟用或覆寫從屬選擇信號之一自動產生。超越控制可指定待產生從屬選擇信號而無關於自動產生條件。 若已接收一軟體命令以手動確證一從屬選擇線,從而超越控制從屬選擇線之自動產生及撤銷確證,則方法600可進行至610。否則,方法600可進行至620。舉例而言,可藉由判定是否已設定一對應位元來進行此一軟體命令之判定。亦可經由對實行方法600之其餘部分之硬體之中斷來執行605。 在610,可確證從屬選擇線。當與方法600之步驟並行確證從屬選擇線時,可在主控元件與從屬元件之間傳送資料。 在615,可判定是否已解除從屬選擇線之手動確證。解除從屬選擇線之手動確證可不特定暗示從屬選擇線之一手動撤銷確證。舉例而言,可藉由判定是否已清除對應位元進行解除從屬選擇線之手動確證之判定。若已清除位元,則方法600可進行至620。否則,方法600可在615重複。 在620,可判定TC是否為空。雖然在與方法600並行之步驟中傳送資料,但TC可以其他方式累減。若TC為空,則方法600可進行至630。若TC並非空,則方法600可進行至625。 在625,可撤銷確證從屬選擇線。方法600可進行至635。 在630,可確證從屬選擇線。方法600可返回至605。 在635,可判定方法600是否應重複或終止。舉例而言,方法600可在605重複。 方法600可藉由任何合適機構來實施,諸如藉由系統100及圖1至圖5之一或多者之元件。特定言之,可藉由一從屬介面實行方法600。方法600可視情況在任何合適點重複或終止。再者,儘管特定數目個步驟經圖解說明以實施方法600,但可視情況重複、並列或彼此遞迴地實行、省略或以其他方式視需要修改方法600之步驟。方法600可在任何合適點(諸如在605)起始。 儘管已在上文描述例示性實施例,但可在不脫離此等實施例之精神及範疇之情況下自本發明作出其他變動及實施例。
100‧‧‧系統
102‧‧‧微控制器
104‧‧‧主控元件
106‧‧‧從屬元件
108‧‧‧從屬元件
110‧‧‧介面
112A‧‧‧介面
112B‧‧‧介面
600‧‧‧方法
605‧‧‧步驟
610‧‧‧步驟
615‧‧‧步驟
620‧‧‧步驟
625‧‧‧步驟
630‧‧‧步驟
635‧‧‧步驟
SCLK‧‧‧時脈
SDI‧‧‧串列資料輸入
SDO‧‧‧串列資料輸出
圖1圖解說明根據本發明之實施例之具有利用SPI介面之組件之一例示性系統; 圖2圖解說明根據本發明之實施例之當在一位元組傳送模式中操作時一主控元件與一從屬元件之間的傳送時序; 圖3圖解說明根據本發明之實施例之當在一封包傳送模式中操作時一主控元件104與一從屬元件之間的傳送時序; 圖4圖解說明根據本發明之實施例之用於操作一從屬主控介面之一例示性狀態機; 圖5圖解說明進一步圖解說明根據本發明之實施例之傳送計數與自動從屬選擇信號之關係之一時序圖;及 圖6圖解說明根據本發明之實施例之使用從屬選擇信號之自動產生之一例示性方法。
100‧‧‧系統
102‧‧‧微控制器
104‧‧‧主控元件
106‧‧‧從屬元件
108‧‧‧從屬元件
110‧‧‧介面
112A‧‧‧介面
112B‧‧‧介面
SCLK‧‧‧時脈
SDI‧‧‧串列資料輸入
SDO‧‧‧串列資料輸出

Claims (20)

  1. 一種串列週邊介面(SPI)模組,其包括: 一收發器,其包括一時脈線、一資料線及至少一個從屬選擇線;及 一介面電路,其經組態以在一自動從屬選擇模式中操作,其中該介面電路經組態以在產生一第一時脈邊緣之前的至少一個時脈自動確證該從屬選擇線。
  2. 如請求項1之模組,其中該介面電路進一步經組態以使該從屬選擇線維持為確證直至一傳送計數達到零。
  3. 如請求項1之模組,其中該介面電路進一步經組態以在一最終時脈邊緣之後的一預定時間撤銷確證該從屬選擇線。
  4. 如請求項1之模組,其中該介面電路進一步經組態以在一最終時脈邊緣之後的一半鮑時脈撤銷確證該從屬選擇線。
  5. 如請求項1之模組,其中該介面電路進一步經組態以在一可程式化大小位元組傳送模式中及在一可程式化封包傳送模式中操作。
  6. 如請求項1之模組,其中該介面電路進一步經組態以在一可程式化大小位元組傳送模式中操作,其中各位元組包括可程式化數目個位元。
  7. 如請求項1之模組,其中該介面電路進一步經組態以在一可程式化封包傳送模式中操作,其中: 待傳送之一位元總數係可程式化; 一第一參數定義針對一封包之待傳送之8位元位元組數目;且 一第二參數定義針對該封包之一最後傳送之位元數目。
  8. 如請求項1之模組,其中該介面電路進一步經組態以基於包含一非零值之一傳送計數來確證該從屬選擇線。
  9. 如請求項1之模組,其中該介面電路進一步經組態以在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線。
  10. 如請求項1之模組,其中該介面電路進一步經組態以: 在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線;及 在移除該自動從屬選擇模式之該超越控制之後,評估一傳送計數以判定是否撤銷確證該從屬選擇線。
  11. 一種串列協定介面資料傳送之方法,其包括: 使用一時脈線、一資料線及至少一個從屬選擇線自一主控元件傳遞至一從屬元件;及 在一自動從屬選擇模式中操作,包含在產生一第一時脈邊緣之前的至少一個時脈自動確證該從屬選擇線。
  12. 如請求項11之方法,其進一步包括使該從屬選擇線維持為確證直至一傳送計數達到零。
  13. 如請求項11之方法,其進一步包括在一最終時脈邊緣之後的一預定時間撤銷確證該從屬選擇線。
  14. 如請求項11之方法,其進一步包括在一最終時脈邊緣之後的一半鮑時脈撤銷確證該從屬選擇線。
  15. 如請求項11之方法,其進一步包括在一可程式化大小位元組傳送模式中及在一可程式化封包傳送模式中操作。
  16. 如請求項11之方法,其進一步包括在一可程式化大小位元組傳送模式中操作,其中各位元組包括可程式化數目個位元。
  17. 如請求項11之方法,其進一步包括在一可程式化封包傳送模式中操作,其中: 待傳送之一位元總數係可程式化; 一第一參數定義針對一封包之待傳送之8位元位元組數目;且 一第二參數定義針對該封包之一最後傳送之位元數目。
  18. 如請求項11之方法,其進一步包括基於包含一非零值之一傳送計數來確證該從屬選擇線。
  19. 如請求項11之方法,其進一步包括在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線。
  20. 如請求項11之方法,其進一步包括: 在判定該自動從屬選擇模式之一超越控制之後確證該從屬選擇線;及 在移除該自動從屬選擇模式之該超越控制之後,評估一傳送計數以判定是否撤銷確證該從屬選擇線。
TW105140948A 2015-12-09 2016-12-09 具有自動從屬選擇產生之串列週邊介面 TW201731272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562265395P 2015-12-09 2015-12-09
US15/373,219 US10503686B2 (en) 2015-12-09 2016-12-08 SPI interface with automatic slave select generation

Publications (1)

Publication Number Publication Date
TW201731272A true TW201731272A (zh) 2017-09-01

Family

ID=57708779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140948A TW201731272A (zh) 2015-12-09 2016-12-09 具有自動從屬選擇產生之串列週邊介面

Country Status (5)

Country Link
US (1) US10503686B2 (zh)
EP (1) EP3387543A1 (zh)
CN (1) CN108140002A (zh)
TW (1) TW201731272A (zh)
WO (1) WO2017100513A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10489319B2 (en) * 2016-12-20 2019-11-26 Atmel Corporation Automatic transmission of dummy bits in bus master
TWI657662B (zh) * 2018-07-19 2019-04-21 新唐科技股份有限公司 信號介面系統及其資料傳送方法
RU2762040C1 (ru) * 2020-11-06 2021-12-15 СВИ Коммуникатионс-унд Компутер ГмбХ Система объединения цифровых потоков и способ объединения цифровых потоков (варианты)
US11341081B1 (en) * 2021-03-10 2022-05-24 Texas Instruments Incorporated Propagation delay compensation for SPI interfaces

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5542053A (en) * 1994-11-30 1996-07-30 International Business Machines Corporation Bridge interface between two buses of a computer system with a direct memory access controller programmed by a scatter/gather programmer
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US5781492A (en) * 1997-02-04 1998-07-14 Advanced Micro Devices, Inc. System and method for mapping memory to DRAM after system boot from non-volatile memory
FR2870368B1 (fr) * 2004-01-27 2006-12-15 Atmel Corp Procede et dispositif pour piloter de multiples peripheriques avec des frequences d'horloge differentes dans un circuit integre
US20070047579A1 (en) * 2005-08-23 2007-03-01 Suvhasis Mukhopadhyay Multipacket interface
US20090138638A1 (en) 2007-11-27 2009-05-28 Microsoft Corporation Serial Peripheral Interface for a Transceiver Integrated Circuit
US8150028B2 (en) * 2008-12-17 2012-04-03 Silicon Laboratories, Inc. Circuit device with serial bus isolation
CN101882120B (zh) * 2009-05-06 2012-06-27 上海华虹集成电路有限责任公司 自动检测多种mcu接口并实现接口转换的装置
US8892800B2 (en) * 2012-02-09 2014-11-18 Intel Corporation Apparatuses for inter-component communication including slave component initiated transaction
CN102750206A (zh) * 2012-05-10 2012-10-24 加弘科技咨询(上海)有限公司 多bios电路及多bios切换的方法
JP6139010B2 (ja) * 2013-03-15 2017-05-31 インテル・コーポレーション デバイス
US9838561B2 (en) * 2015-07-10 2017-12-05 Kabushiki Kaisha Toshiba Serial data transfer using transfer type information to select a storage unit

Also Published As

Publication number Publication date
EP3387543A1 (en) 2018-10-17
WO2017100513A1 (en) 2017-06-15
US10503686B2 (en) 2019-12-10
CN108140002A (zh) 2018-06-08
US20170168980A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
TW201731272A (zh) 具有自動從屬選擇產生之串列週邊介面
CN107710184B (zh) 具有少于八位的字节及可变分组大小的spi接口
CN105824777A (zh) 一种spi总线在ipran设备中的实现方法
JP5570556B2 (ja) Ioユニットと通信を行う数値制御装置
US11824681B2 (en) Processing system, related integrated circuit, device and method
TWI654516B (zh) 使用兩線串列介面之串列傳輸方法及包括兩線串列介面之系統及積體電路裝置
US11853252B2 (en) Processing system, related integrated circuit, device and method
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
WO2016078357A1 (zh) 主机、主机管理从机的方法及系统
US20160299861A1 (en) Method for improving the performance of synchronous serial interfaces
WO2016000376A1 (zh) 一种基于pci-e接口的信号处理方法及信号处理装置
US10489319B2 (en) Automatic transmission of dummy bits in bus master
JP6104210B2 (ja) 適応型インタフェースを実装する方法およびfpga制御システム
KR101443276B1 (ko) 차량용 이더넷을 위한 제어기 및 그 제어방법
KR20130111391A (ko) 프로그래밍 가능 하드웨어를 구성하기 위한 통신 시스템 및 그 방법
WO2018006777A1 (zh) 一种通讯连接装置及方法、通讯单板
US10417164B2 (en) Synchronous transmission device and synchronous transmission method
US11762794B2 (en) Processing system, related integrated circuit, device and method
US20230385215A1 (en) Processing system, related integrated circuit, device and method
US20230281142A1 (en) Processing system, related integrated circuit, system and method
CN1936871A (zh) 嵌入式系统以及仲裁方法
KR100751405B1 (ko) Fpga와 usb 간의 인터페이스 장치
WO2024092188A1 (en) Firmware broadcast in a multi-chip module
CN110554984A (zh) 基于cpld的串口桥接方法及系统
CN117234976A (zh) 一种数据传输方法、电子设备及存储介质