TWI657662B

TWI657662B - 信號介面系統及其資料傳送方法

Info

Publication number: TWI657662B
Application number: TW107125002A
Authority: TW
Inventors: 陳奕安
Original assignee: 新唐科技股份有限公司
Priority date: 2018-07-19
Filing date: 2018-07-19
Publication date: 2019-04-21
Also published as: CN110737610A; TW202008718A; CN110737610B; US10476504B1

Abstract

一種信號介面系統及其資料傳送方法。信號介面系統包括一資料線、一時脈線、一主控電路及至少一隨從電路。主控電路具有耦接資料線的主要資料接腳及耦接時脈線的主要時脈接腳。至少一隨從電路分別具有耦接資料線的次要資料接腳及耦接時脈線的次要時脈接腳。主控電路透過資料線傳送主要控制資料至至少一隨從電路，並且透過時脈線傳送額外控制資料至至少一隨從電路。

Description

信號介面系統及其資料傳送方法

本發明是有關於一種信號介面，且特別是有關於一種信號介面系統及其資料傳送方法。

在單一電子裝置中，主控（Master）電路（例如控制器或晶片組）通過同一通信協定（protocol）之匯流上的多個隨從（Slave）電路（例如感測器或儲存元件）來進行通信。但隨著使用需求的不同，隨從電路可能有需要較多資訊（例如高解析度感測需求），亦即隨從電路可能有高資料量的需求。此時，若為了修復電子裝置使用高資料量的隨從電路，造成同一條匯流排上的隨從電路具有不同的資料量需求時，則同一條匯流排上的隨從電路可能會接收到用不到的資訊（亦即垃圾資訊），造成信號頻寬的浪費；或者，隨從電路可能會接收到或傳送不足的資訊（亦即垃圾資訊），造成隨從電路的效能的浪費。

另一方面，若為了適應高資料量而提高時脈信號的頻率，而可能導致隨從電路無法正常運作。此時，隨從電路可能需要全面更新，導致修復成本的上升，並且高頻率的操作也直接提高了電子裝置的功耗。此外，依據不同的應用環境，隨從電路的選擇也可能不同，但受限於高/低資料量及/或高/低操作頻率，則隨從電路的選擇會變得困難，影響了電子裝置的設計時間及/或硬體成本的增加。

本發明提供一種信號介面系統及其資料傳送方法，可提高系統的相同性，並且保持良好的傳輸效率。

本發明的信號介面系統，包括一資料線、一時脈線、一主控電路及至少一隨從電路。主控電路具有耦接資料線的主要資料接腳及耦接時脈線的主要時脈接腳。至少一隨從電路分別具有耦接資料線的次要資料接腳及耦接時脈線的次要時脈接腳。主控電路透過資料線傳送主要控制資料至至少一隨從電路，並且透過時脈線傳送額外控制資料至至少一隨從電路。

本發明的信號介面系統的資料傳送方法，信號介面系統包括主控電路及至少一隨從電路，資料傳送方法包括下列步驟。透過主控電路及資料線傳送主要控制資料至至少一隨從電路。以及，透過主控電路及時脈線傳送額外控制資料至至少一隨從電路。

基於上述，本發明實施例的信號介面系統及其資料傳送方法，透過資料線上來傳送主要控制資料，並且透過時脈線傳送額外控制資料。藉此，可避免欲傳輸之資料封包過大，保持良好的傳輸效率，並且讓資料量需求不同的隨從電路保持良好的運作，也提高系統的相同性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的信號介面系統的系統示意圖。請參照圖1，在本實施例中，信號介面系統100包括主控電路110、至少一隨從電路（例如120、130）、資料線140及時脈線150。主控電路110具有耦接資料線140的主要資料接腳111及耦接時脈線150的主要時脈接腳113。

隨從電路（例如120、130）分別具有耦接資料線140的次要資料接腳及耦接時脈線150的次要時脈接腳。亦即，隨從電路120具有耦接資料線140的次要資料接腳121及耦接時脈線150的次要時脈接腳123；隨從電路130具有耦接資料線140的次要資料接腳131及耦接時脈線150的次要時脈接腳133。

主控電路110可透過主要資料接腳111提供資料信號DAT至資料線140，而資料信號DAT用以傳送主要控制資料DCM至隨從電路（例如120、130）。並且，主控電路110可透過主要時脈接腳113提供時脈信號CLK至時脈線150，而時脈信號CLK除了用以取樣資料信號DAT外，也用以傳送額外控制資料DCA至隨從電路（例如120、130）。其中，主要控制資料DCM及額外控制資料DCA大致為同時傳送。

另一方面，隨從電路（例如120、130）可透過次要資料接腳（例如121、131）提供資料信號DAT至資料線140，此時資料信號DAT可用以傳送回報資料DRM至主控電路110。

在本實施例中，主要控制資料DCM的多個資料位元各別的邏輯準位依據資料信號DAT的判別方式不同於額外控制資料DCA的多個資料位元各別的邏輯準位依據時脈信號CLK的判別方式。

依據上述，本實施例的信號介面系統100，主要控制資料DCM是透過資料線140上的資料信號DAT來傳送，並且時脈線150上的時脈信號CLK也可以傳送額外控制資料DCA。此時，若隨從電路（例如120、130）為低資料量需求，則可僅接收主要控制資料DCM；反之，若隨從電路（例如120、130）為高資料量需求，則可同時接收主要控制資料DCM及額外控制資料DCA。藉此，可避免欲傳輸之資料封包（例如主要控制資料DCM及/或額外控制資料DCA）過大，保持良好的傳輸效率，並且讓資料量需求不同的隨從電路保持良好的運作，也提高系統的相容性。另一方面，由於不需要提高資料信號DAT及時脈信號CLK的頻率，讓系統的消耗功率能良好的維持。

圖2為依據本發明一實施例的信號介面系統的資料信號及時脈信號的波形示意圖。請參照圖1及圖2，在本實施例中，主要控制資料DCM的資料位元各別的邏輯準位依據資料信號DAT中對應期間的電壓準位來判定，額外控制資料DCA的資料位元各別的邏輯準位依據時脈信號CLK中對應期間的工作週期來判定。

進一步來說，在本實施例中，隨從電路（例如120、130）的主要資料接收器例如接受且依據時脈信號CLK的下降沿擷取主要控制資料DCM的多個資料位元各別的邏輯準位。因此，在對應期間P11中，隨從電路（例如120、130）的主要資料接收器會擷取到高電壓準位，因此可判定主要控制資料DCM中對應的資料位元的邏輯準位為邏輯準位“1”；在對應期間P13中，隨從電路（例如120、130）的主要資料接收器會擷取到低電壓準位，因此可判定主要控制資料DCM中對應的資料位元的邏輯準位為邏輯準位“0”。

另一方面，由於電路操作會受元件特性及環境因素的影響，通常時脈信號CLK的工作週期無法固定於50%（理想值），因此隨從電路（例如120、130）的主要資料接收器通常設計為可以容許一定的誤差值，亦即可以接收時脈信號CLK的工作週期是位於容許上限值（例如60%）及容許下限值（例如40%）之間。此時，隨從電路（例如120、130）的時脈接收器可設計成可判別收時脈信號CLK的工作週期是接近容許上限值（例如60%）或接近容許下限值（例如40%），來判別額外控制資料DCA的邏輯準位。

因此，隨從電路（例如120、130）的次要資料接收器例如接收且依據時脈信號CLK的下降沿及上升沿擷取額外控制資料DCA的多個資料位元各別的邏輯準位。因此，在對應期間P11中，隨從電路（例如120、130）的次要資料接收器例如擷取到的時脈信號CLK的工作週期是接近容許上限值（例如55~60%），此時隨從電路（例如120、130）的次要資料接收器可判定時脈信號CLK的工作週期是容許上限值，因此可判定額外控制資料DCA中對應的資料位元的邏輯準位為邏輯準位“0”（第一邏輯準位），在此以5%作為容許上限值的判定範圍，但本發明實施例不以此為限；在對應期間P13中，隨從電路（例如120、130）的次要資料接收器例如擷取到的時脈信號CLK的工作週期是接近容許下限值（例如40~45%），此時隨從電路（例如120、130）的次要資料接收器可判定時脈信號CLK的工作週期是容許下限值，因此可判定主要控制資料DCM中對應的資料位元的邏輯準位為邏輯準位“1”（第二邏輯準位），在此以5%作為容許下限值的判定範圍，但本發明實施例不以此為限。

在上述實施例中，容許上限值的判定範圍與容許下限值的判定範圍是設定為相同，但在其他實施例中可以設定為不同，並且接近容許上限值的範圍與接近容許下限值的範圍之間具有一定間距（例如1%的間距）。並且，同一對應期間（如P11及P13）中，資料信號DAT及時脈信號CLK是同時判定一個邏輯準位，亦即主要控制資料DCM的資料率與額外控制資料DCA的資料率相同。

進一步來說，隨從電路（例如120、130）的次要資料接收器可透過計數器或計時間判定時脈信號CLK在各個對應期間（如P11及P13）中為低電壓準位的時間（如t1及t3）及為高電壓準位的時間（如t2及t4），以判定時脈信號CLK的工作週期。換言之，隨從電路（例如120、130）的次要資料接收器可接收且依據時脈信號CLK的下降沿開始低電壓準位的時間（如t1及t3）的判定，且接收且依據時脈信號CLK的上降沿結束低電壓準位的時間（如t1及t3）的判定；同樣的，隨從電路（例如120、130）的次要資料接收器可接收且依據時脈信號CLK的上降沿開始高電壓準位的時間（如t1及t3）的判定，且接收且依據時脈信號CLK的下降沿結束低電壓準位的時間（如t1及t3）的判定。

圖3為依據本發明另一實施例的信號介面系統的資料信號及時脈信號的波形示意圖。請參照圖1及圖2，在本實施例中，主要控制資料DCM的資料位元各別的邏輯準位依據資料信號DAT中對應期間的電壓準位來判定，額外控制資料DCA的資料位元各別的邏輯準位依據時脈信號CLK中對應期間的工作週期或頻率來判定。其中，主要控制資料DCM的各別資料位元的邏輯準位的判定方式可參照圖2所示，在此則不再贅述。

在實際運作上，由於電路操作會受元件特性及環境因素的影響，通常時脈信號CLK的頻率無法固定於預定值（例如100 kHz），因此隨從電路（例如120、130）的主要資料接收器通常設計為可以容許一定的誤差值，亦即可以接收時脈信號CLK的頻率是位於容許上限頻率（例如110 kHz）及容許下限頻率（例如90 kHz）之間。此時，隨從電路（例如120、130）的次要資料接收器可設計成可判別收時脈信號CLK的工作週期是接近容許上限頻率（例如110 kHz）或接近容許下限頻率（例如90 kHz），來判別額外控制資料DCA的邏輯準位。

因此，隨從電路（例如120、130）的次要資料接收器例如接收且依據時脈信號CLK的下降沿擷取額外控制資料DCA的多個資料位元各別的邏輯準位。因此，在對應期間P21中，隨從電路（例如120、130）的次要資料接收器例如擷取到的時脈信號CLK的頻率是接近容許上限頻率（例如105~110 kHz），此時隨從電路（例如120、130）的次要資料接收器可判定時脈信號CLK的頻率是容許上限頻率，因此可判定額外控制資料DCA中對應的資料位元的邏輯準位為邏輯準位“0”（第一邏輯準位），在此以5 kHz作為容許上限頻率的判定範圍，但本發明實施例不以此為限；在對應期間P23中，隨從電路（例如120、130）的次要資料接收器例如擷取到的時脈信號CLK的頻率是接近容許下限頻率（例如90~95 kHz），此時隨從電路（例如120、130）的次要資料接收器可判定時脈信號CLK的頻率是容許下限頻率，因此可判定額外控制資料DCA中對應的資料位元的邏輯準位為邏輯準位“1”（第二邏輯準位），在此以5 kHz作為容許下限頻率的判定範圍，但本發明實施例不以此為限。

在上述實施例中，容許上限頻率的判定範圍與容許下限頻率的判定範圍是設定為相同，但在其他實施例中可以設定為不同，並且接近容許上限頻率的範圍與接近容許下限頻率的範圍之間具有一定間距（例如1 kHz的間距）。並且，同一對應期間（如P21及P23）中，資料信號DAT及時脈信號CLK是同時判定一個邏輯準位，亦即主要控制資料DCM的資料率與額外控制資料DCA的資料率相同。

進一步來說，隨從電路（例如120、130）的次要資料接收器可透過計數器或計時間判定時脈信號CLK在各個對應期間（如P11及P13）中時間長度，以判定時脈信號CLK的頻率。換言之，隨從電路（例如120、130）的次要資料接收器可接收且依據時脈信號CLK的下降沿開始各個對應期間的時間長度的判定，且接收且依據時脈信號CLK的下一個下降沿結束各個對應期間的時間長度的判定。

圖4為依據本發明一實施例的信號介面系統的資料傳送方法的流程圖。請參照圖4，在本實施例中，信號介面系統包括主控電路及至少一隨從電路，資料傳送方法包括下列步驟。在步驟S410中，透過主控電路及資料線傳送主要控制資料至至少一隨從電路。並且，在步驟S420中，透過主控電路及時脈線傳送額外控制資料至至少一隨從電路。其中，步驟S410及S420的順序為用以說明，本發明實施例不以此為限；並且，步驟S410及S420的細節可參照圖1至圖3的實施例所述，在此則不再贅述。

綜上所述，本發明實施例的信號介面系統及其資料傳送方法，透過資料線上來傳送主要控制資料，並且透過時脈線傳送額外控制資料。藉此，可避免欲傳輸之資料封包過大，保持良好的傳輸效率，並且讓資料量需求不同的隨從電路保持良好的運作，也提高系統的相同性。另一方面，由於不需要提高資料信號及時脈信號的頻率，讓系統的消耗功率能良好的維持。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧信號介面系統

110‧‧‧主控電路

111‧‧‧主要資料接腳

113‧‧‧主要時脈接腳

120、130‧‧‧隨從電路

121、131‧‧‧次要資料接腳

123、133‧‧‧次要時脈接腳

140‧‧‧資料線

150‧‧‧時脈線

CLK‧‧‧時脈信號

DAT‧‧‧資料信號

DCA‧‧‧額外控制資料

DCM‧‧‧主要控制資料

DRM‧‧‧回報資料

P11、P13、P21、P23‧‧‧對應期間

S410、S420‧‧‧步驟

圖1為依據本發明一實施例的信號介面系統的系統示意圖。圖2為依據本發明一實施例的信號介面系統的資料信號及時脈信號的波形示意圖。圖3為依據本發明另一實施例的信號介面系統的資料信號及時脈信號的波形示意圖。圖4為依據本發明一實施例的信號介面系統的資料傳送方法的流程圖。

Claims

一種信號介面系統，包括：一資料線；一時脈線；一主控電路，具有耦接該資料線的一主要資料接腳及耦接該時脈線的一主要時脈接腳；以及至少一隨從電路，分別具有耦接該資料線的一次要資料接腳及耦接該時脈線的一次要時脈接腳；其中該主控電路透過該資料線傳送一主要控制資料至該至少一隨從電路，並且透過該時脈線傳送一額外控制資料至該至少一隨從電路，其中該主控電路透過該主要資料接腳提供一資料信號至該資料線以傳送該主要控制資料，並且該主控電路透過該主要時脈接腳提供一時脈信號至該時脈線以傳送該額外控制資料，其中該主要控制資料的多個資料位元各別的邏輯準位依據該資料信號的判別方式不同於該額外控制資料的多個資料位元各別的邏輯準位依據該時脈信號的判別方式。
如申請專利範圍第1項所述的信號介面系統，其中該主要控制資料的該些資料位元各別的邏輯準位依據該資料信號中對應期間的電壓準位來判定，該額外控制資料的該些資料位元各別的邏輯準位依據該時脈信號中對應期間的上作週期或頻率來判定。
如申請專利範圍第2項所述的信號介面系統，其中當該時脈信號中對應期間的工作週期為一容許上限值時，判定該額外控制資料的對應的資料位元為一第一邏輯準位，當該時脈信號中對應期間的工作週期為一容許下限值時，判定該額外控制資料的對應的資料位元為一第二邏輯準位。
如申請專利範圍第2項所述的信號介面系統，其中當該時脈信號中對應期間的頻率為一容許上限頻率時，判定該額外控制資料的對應的資料位元為一第一邏輯準位，當該時脈信號中對應期間的頻率為一容許下限頻率時，判定該額外控制資料的對應的資料位元為一第二邏輯準位。
如申請專利範圍第1項所述的信號介面系統，其中該至少一隨從電路依據該時脈信號擷取該主要控制資料的多個資料位元各別的邏輯準位，該至少一隨從電路依據該時脈信號擷取該額外控制資料的多個資料位元各別的邏輯準位。
如申請專利範圍第1項所述的信號介面系統，其中該主要控制資料的資料率與該額外控制資料的資料率相同。
一種信號介面系統的資料傳送方法，該信號介面系統包括一主控電路及至少一隨從電路，該資料傳送方法包括：透過該主控電路及一資料線傳送一主要控制資料至該至少一隨從電路；以及透過該主控電路及一時脈線傳送一額外控制資料至該至少一隨從電路，其中該主要控制資料透過該資料線上的一資料信號來傳送，並且該額外控制資料透過該時脈線上的一時脈信號來傳送，其中該主要控制資料的多個資料位元各別的邏輯準位依據該資料信號的判別方式不同於該額外控制資料的多個資料位元各別的邏輯準位依據該時脈信號的判別方式。
如申請專利範圍第7項所述的資料傳送方法，其中該主要控制資料的該些資料位元各別的邏輯準位依據該資料信號中對應期間的電壓準位來判定，該額外控制資料的該些資料位元各別的邏輯準位依據該時脈信號中對應期間的工作週期或頻率來判定。
如申請專利範圍第8項所述的資料傳送方法，更包括：當該時脈信號中對應期間的工作週期為一容許上限值時，判定該額外控制資料的對應的資料位元為一第一邏輯準位；以及當該時脈信號中對應期間的工作週期為一容許下限值時，判定該額外控制資料的對應的資料位元為一第二邏輯準位。
如申請專利範圍第8項所述的資料傳送方法，更包括：當該時脈信號中對應期間的頻率為一容許上限頻率時，判定該額外控制資料的對應的資料位元為一第一邏輯準位；以及當該時脈信號中對應期間的頻率為一容許下限頻率時，判定該額外控制資料的對應的資料位元為一第二邏輯準位。
如申請專利範圍第8項所述的資料傳送方法，其中該至少一隨從電路依據該時脈信號擷取該主要控制資料的多個資料位元各別的邏輯準位，該至少一隨從電路依據該時脈信號擷取該額外控制資料的多個資料位元各別的邏輯準位。
如申請專利範圍第8項所述的資料傳送方法，其中該主要控制資料的資料率與該額外控制資料的資料率呈現相同。