JP2007233976A - Ipコア間の通信方法及びそれを使用する集積回路 - Google Patents
Ipコア間の通信方法及びそれを使用する集積回路 Download PDFInfo
- Publication number
- JP2007233976A JP2007233976A JP2006058431A JP2006058431A JP2007233976A JP 2007233976 A JP2007233976 A JP 2007233976A JP 2006058431 A JP2006058431 A JP 2006058431A JP 2006058431 A JP2006058431 A JP 2006058431A JP 2007233976 A JP2007233976 A JP 2007233976A
- Authority
- JP
- Japan
- Prior art keywords
- core
- communication
- cores
- acu
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】本発明は、超高集積回路ブロックで成るIPコア11に自立性を持たせたアーキテクチャを組み込み、簡素なフォーマットのメッセージ通信によってオンチップバス16の標準化を容易にし、IPコア11間のバス調停機構も不要で、使用を容易にするIPコア間の通信方式を特徴とする。
【選択図】 図6
Description
通信制御ユニットACUが開発元の異なるIPコアとのインタフェースをとることでIPコアの再利用を容易にし、課題となっていた各種IPコアの標準化の問題を解決する。さらに、チップ上でのネットワークを形成するにあたり、従来のバス型ネットワークではバス調停機構の問題があるが、ACUがコンピュータネットワークで用いられているトークン方式でバスの使用権を制御することで、バス調停機構は不要とする。
11 IPコア
12 トークン制御ブロック
13 アドレス変換ブロック
14 アドレス判別ブロック
15 エラー判別ブロック
16 オンチップバス
Claims (1)
- 複数のIPコアと共通のオンチップバスとの間それぞれに接続制御ユニットを配置し、各IPコアと接続された接続制御ユニット間をトークン方式によって連係させたことを特徴とするIPコア間の通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058431A JP2007233976A (ja) | 2006-03-03 | 2006-03-03 | Ipコア間の通信方法及びそれを使用する集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058431A JP2007233976A (ja) | 2006-03-03 | 2006-03-03 | Ipコア間の通信方法及びそれを使用する集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007233976A true JP2007233976A (ja) | 2007-09-13 |
Family
ID=38554465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058431A Pending JP2007233976A (ja) | 2006-03-03 | 2006-03-03 | Ipコア間の通信方法及びそれを使用する集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007233976A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102606224B1 (ko) * | 2023-05-25 | 2023-11-29 | 메티스엑스 주식회사 | 프로세스 간 통신을 지원하기 위한 하드웨어 아키텍처를 포함하는 전자 장치 및 프로세스 간 통신을 수행하는 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232879A (ja) * | 1992-12-08 | 1994-08-19 | Matsushita Electric Ind Co Ltd | トークン検出制御ネットワーク |
JP2002117011A (ja) * | 2000-10-06 | 2002-04-19 | Tokyo Denki Univ | 集積回路およびその制御方法 |
-
2006
- 2006-03-03 JP JP2006058431A patent/JP2007233976A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232879A (ja) * | 1992-12-08 | 1994-08-19 | Matsushita Electric Ind Co Ltd | トークン検出制御ネットワーク |
JP2002117011A (ja) * | 2000-10-06 | 2002-04-19 | Tokyo Denki Univ | 集積回路およびその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102606224B1 (ko) * | 2023-05-25 | 2023-11-29 | 메티스엑스 주식회사 | 프로세스 간 통신을 지원하기 위한 하드웨어 아키텍처를 포함하는 전자 장치 및 프로세스 간 통신을 수행하는 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10210120B2 (en) | Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch | |
KR20180050728A (ko) | 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화 | |
US20070180310A1 (en) | Multi-core architecture with hardware messaging | |
US11372787B2 (en) | Unified address space for multiple links | |
US7254603B2 (en) | On-chip inter-network performance optimization using configurable performance parameters | |
JP2011170868A (ja) | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 | |
KR20090104137A (ko) | 통합된 고속 패킷 스위칭 방식 직렬 인터페이스를 갖는 프로세서 칩 아키텍처 | |
CN113094309A (zh) | 一种数据位宽转换方法和装置 | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
CN105808476B (zh) | 跨时钟域数据的传输方法及装置 | |
US7549009B2 (en) | High-speed PCI interface system and a reset method thereof | |
US7529960B2 (en) | Apparatus, system and method for generating self-generated strobe signal for peripheral device | |
JP2007233976A (ja) | Ipコア間の通信方法及びそれを使用する集積回路 | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
CN116541329A (zh) | 一种数据传输方法、装置、设备及介质 | |
CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
EP2460278A1 (en) | Transaction terminator | |
Attia et al. | Design and implementation of low latency network interface for network on chip | |
WO2022100148A1 (zh) | 一种背板通讯设备及其控制方法、存储介质 | |
US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
CN106354683B (zh) | 微控制装置及应用于微控制装置的输入/输出系统 | |
Hayakawa et al. | An interface and communication technique between circuit blocks in system LSI. | |
Lee et al. | A phase-based approach for on-chip bus architecture optimization | |
JP2008042428A (ja) | データ処理装置 | |
TWI242719B (en) | RS232 adapter and system for time trigged protocol |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |