CN116541329A - 一种数据传输方法、装置、设备及介质 - Google Patents

一种数据传输方法、装置、设备及介质 Download PDF

Info

Publication number
CN116541329A
CN116541329A CN202310547643.7A CN202310547643A CN116541329A CN 116541329 A CN116541329 A CN 116541329A CN 202310547643 A CN202310547643 A CN 202310547643A CN 116541329 A CN116541329 A CN 116541329A
Authority
CN
China
Prior art keywords
module
signal
data transmission
memory access
direct memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310547643.7A
Other languages
English (en)
Inventor
孙宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310547643.7A priority Critical patent/CN116541329A/zh
Publication of CN116541329A publication Critical patent/CN116541329A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种数据传输方法、装置、设备及介质，涉及计算机技术领域，方法包括：通过仲裁模块获取总目标信号，并将总目标信号中的参数配置信号发送至参数配置模块；通过参数配置模块并基于参数配置信号中的从机参数信号控制片选器从相同目标地址的若干从机中选择目标从机；通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行目标从机和主机之间的直接内存访问模式的数据传输。由此可见，本申请通过从机参数信号从相同目标地址的若干从机中选择目标从机，以实现目标从机与主机的数据传输；本申请利用直接内存访问控制器实现直接内存访问模式的数据传输，减少了CPU资源的耗费，提高了数据传输速度。

Description

一种数据传输方法、装置、设备及介质
技术领域
本发明涉及计算机技术领域，特别涉及一种数据传输方法、装置、设备及介质。
背景技术
当前，主机和从机之间通过I2C(Inter-Integrated Circuit)总线实现数据传输，并且主机与从机之间传输数据必须需要从机的器件地址，I2C总线具有能挂载多个从机进行传输的优点，但一般挂载在总线上的外围设备都是通过具有不同的器件地址进行区分的，主机寻址到与所需地址相同的从机时就可以开始进行传输；但是，对于同一器件地址下的多个从机，现有方法无法从多个从机中确定目标从机与主机进行数据传输。
综上所述，如何从同一器件地址下的多个从机中选择目标从机与主机进行数据传输是当前亟待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种数据传输方法、装置、设备及介质，能够从同一器件地址下的多个从机中选择目标从机与主机进行数据传输，其具体方案如下：
第一方面，本申请公开了一种数据传输方法，包括：
通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；
通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；
通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
可选的，所述通过仲裁模块获取总目标信号之后，还包括：
通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块；
通过所述存储及配置模块基于所述寄存器配置信号进行本地的寄存器的配置过程。
可选的，所述通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块之后，还包括：
通过所述存储及配置模块将所述寄存器配置信号发送至所述传输控制模块；
通过所述传输控制模块基于所述寄存器配置信号控制所述I2C总线以链式传输方式进行传输的数据传输过程；所述数据传输过程包括数据传输的开启或结束。
可选的，所述通过仲裁模块获取总目标信号，包括：
通过仲裁模块获取总目标信号，并根据所述总目标信号中的信号传输地址信息将所述总目标信号区分为发送至所述参数配置模块的所述参数配置信号和发送至所述存储及配置模块的所述寄存器配置信号；所述信号传输地址信息为参数配置模块地址信息和存储及配置模块地址信息。
可选的，所述通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输之前，还包括：
通过中央处理器获取主机通过所述直接内存访问控制器发送的以直接内存访问工作模式进行数据传输的直接内存访问请求，并将允许的请求响应发送至所述直接内存访问控制器；
通过所述直接内存访问控制器基于所述请求响应发送直接内存访问信号至所述存储及配置模块，以允许所述直接内存访问控制器与所述存储及配置模块之间的数据传输。
可选的，所述存储及配置模块包括先进先出模块；所述先进先出模块用于存储所述主机通过直接内存访问控制器发送的主目标数据或所述目标从机通过片选器、I2C总线和传输控制模块发送的从目标数据。
可选的，所述通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块之后，还包括：
通过所述参数配置模块并基于所述参数配置信号中的传输速率参数信息从若干预设传输速率中选择所述I2C总线的目标传输速率。
第二方面，本申请公开了一种数据传输装置，包括：
信号发送模块，用于通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；
从机选择模块，用于通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；
数据传输模块，用于通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现前述公开的数据传输方法。
第四方面，本申请公开了一种计算机可读存储介质，用于保存计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的数据传输方法。
可见，本申请通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。由此可见，本申请通过从机参数信号从相同目标地址的若干从机中选择目标从机，以实现目标从机与主机的数据传输；本申请利用直接内存访问控制器实现直接内存访问模式的数据传输，减少了CPU资源的耗费，提高了数据传输速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种数据传输方法流程图；
图2为本申请公开的一种具体的数据传输方法流程图；
图3为本申请公开的一种数据传输各模块示意图；
图4为本申请公开的一种数据传输装置结构示意图；
图5为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
主机和从机之间通过I2C总线实现数据传输，并且主机与从机之间传输数据必须需要从机的器件地址，I2C总线具有能挂载多个从机进行传输的优点，但一般挂载在总线上的外围设备都是通过具有不同的器件地址进行区分的，主机寻址到与所需地址相同的从机时就可以开始进行传输；但是，对于同一器件地址下的多个从机，现有方法无法从多个从机中确定目标从机与主机进行数据传输。
为此，本申请实施例提出一种数据传输方案，能够从同一器件地址下的多个从机中选择目标从机与主机进行数据传输。
本申请实施例公开了一种数据传输方法，参见图1所示，该方法包括：
步骤S11：通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块。
本实施例中，所述通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块之后，还包括：通过所述参数配置模块并基于所述参数配置信号中的传输速率参数信息从若干预设传输速率中确定所述I2C总线的目标传输速率。所述传输速率参数信息可为具体的代表相应传输速率的标识；在一种具体实施例中，包括低速模式(100kbps)、中速模式(400kbps)和高速模式(3.4Mbps)三种传输速率。
本实施例中，所述总目标信号，为通过外围总线(Advanced Peripheral Bus，APB)传输的外围信号，也即APB信号。APB该总线协议AMBA(Advanced Microcontroller BusArchitecture)总线结构之一，几乎已成为一种标准的片上总线结构。APB主要用于低带宽的周边外设(外部设备)之间的连接；所述总目标信号可为用户通过外部设备输入的信号。
步骤S12：通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机。
本实施例中，所述从机参数信号为表示不同从机的标识信息；所述片选器用于基于从机参数信号进行目标从机的切换。
步骤S13：通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
本实施例中，所述通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输之前，还包括：通过中央处理器获取主机通过所述直接内存访问控制器发送的以直接内存访问工作模式进行数据传输的直接内存访问请求，并将允许的请求响应发送至所述直接内存访问控制器；通过所述直接内存访问控制器基于所述请求响应发送直接内存访问信号至所述存储及配置模块，以允许所述直接内存访问控制器与所述存储及配置模块之间的数据传输。需要指出的是，在进行直接内存访问模式的数据传输之前，需要进入直接内存访问模式，具体的是，通过直接内存访问(DMA，Direct Memory Access)控制器向中央处理器(CPU，CentralProcessing Unit)发出直接内存访问请求，中央处理器响应直接内存访问请求，系统转变为直接内存访问工作方式，并把I2C总线控制权交给直接内存访问控制器，进行直接内存访问模式数据传输。
本实施例中，所述I2C是一个多主从的串行总线，属于半双工同步传输类型总线。I2C总线是非常常见的数据总线，仅仅使用两条线就能完成多机通讯，一条SCL(SystemClock Line)时钟线，另外一条双向数据线SDA(serialdata)；其中，通过双向数据线进行主机和从机的数据传输。
本实施例中，所述存储及配置模块包括先进先出模块；所述先进先出模块用于存储所述主机通过直接内存访问控制器发送的主目标数据或所述目标从机通过片选器、I2C总线和传输控制模块发送的从目标数据(也即，FIFO模块来存储从主机memory(内存)的数据或者I2C要传输给主机memory的数据)。需要指出的是，数据传输过程包括主机至目标从机的数据传输，也包括目标从机至主机的数据传输；所述先进先出(FIFO，First In FirstOut)模块为一种先进先出的数据缓存器，可保证数据的顺序性。
本实施例中，传输控制模块用于控制I2C总线的传输过程的开始与结束。
本实施例中，挂载在I2C总线上的从机都具有相同的器件地址，总线通过片选器对从机进行区分，为了节约资源，总线对所有从机都发送时钟信号(SCL)，只对片选器选通的从机进行双向数据传输(SDA)，为了防止数据误发，片选器一次只能对一个从机保持选通状态(即参数配置中从机切换装置每次只能选定一个从机进行数据传输)。
本实施例中，根据各模块功能以及需求可使用verilog代码进行设计的实现。
可见，本申请通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。由此可见，本申请通过从机参数信号从相同目标地址的若干从机中选择目标从机，以实现目标从机与主机的数据传输；本申请利用直接内存访问控制器实现直接内存访问模式的数据传输，减少了CPU资源的耗费，提高了数据传输速度；本申请能够自主切换传输速率。
本申请实施例公开了一种具体的数据传输方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。参见图2所示，具体包括：
步骤S21：通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机。
本实施例中，所述通过仲裁模块获取总目标信号，包括：通过仲裁模块获取总目标信号，并根据所述总目标信号中的信号传输地址信息将所述总目标信号区分为发送至所述参数配置模块的所述参数配置信号和发送至所述存储及配置模块的所述寄存器配置信号；所述信号传输地址信息为参数配置模块地址信息和存储及配置模块地址信息。
步骤S22：通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块；通过所述存储及配置模块基于所述寄存器配置信号进行本地的寄存器的配置过程。
本实施例中，所述存储及配置模块获取寄存器配置信号后对直接内存访问模式寄存器进行配置，以根据这些配置的寄存器参数来进行直接内存访问传输的控制工作，包括开始和结束控制，传输超时检测等，在此不做具体限定，之后，完成直接内存访问信号的握手交互。
在一种具体实施例中，寄存器参数为1，表示直接内存访问传输开始，寄存器参数为0，表示直接内存访问传输结束，寄存器参数为2，表示进行传输超时检测，寄存器参数为3，表示停止传输超时检测。
步骤S23：通过所述存储及配置模块将所述寄存器配置信号发送至所述传输控制模块；通过所述传输控制模块基于所述寄存器配置信号控制所述I2C总线以链式传输方式进行传输的数据传输过程；所述数据传输过程包括数据传输的开启或结束。
本实施例中，所述传输控制模块基于所述寄存器配置信号控制所述传输控制模块从所述存储及配置模块的先进先出模块获取数据并将数据通过I2C总线以链式传输方式传输的传输过程，或，控制所述传输控制模块获取I2C总线以链式传输方式传输的数据并将数据发送至所述存储及配置模块的先进先出模块的传输过程。需要指出的是，链式传输方式使得一次I2C传输中可以大批量的传输数据，而不需要每次发起直接内存访问请求后都重新进行I2C开始条件以及地址的匹配等操作。
步骤S24：通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
本实施例中，从主机到目标从机的数据传输流程为通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行数据传输；从目标从机到主机是通过片选器、I2C总线、传输控制模块、存储及配置模块和直接内存访问控制器进行数据传输。
本实施例中，主器件(主机)用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。
需要指出的是，I2C总线只需要一根数据线和一根时钟线两根线，总线接口已经集成在芯片内部，不需要特殊的接口电路，而且片上接口电路的滤波器可以滤去总线数据上的毛刺。因此I2C总线简化了硬件电路PCB(Printed Circuit Board)布线，降低了系统成本，提高了系统可靠性。因为I2C芯片除了这两根线和少量中断线，与系统再没有连接的线，可以很容易形成标准化和模块化，便于重复利用。
可见，本申请通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块；通过所述存储及配置模块基于所述寄存器配置信号控制本地的数据传输过程；所述数据传输过程包括数据传输的开启或结束；通过所述存储及配置模块将所述寄存器配置信号发送至所述传输控制模块；通过所述传输控制模块基于所述寄存器配置信号控制所述I2C总线以链式传输方式进行传输的数据传输过程；所述数据传输过程包括数据传输的开启或结束；通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。由此可见，通过从机参数信号从相同目标地址的若干从机中选择目标从机，以实现目标从机与主机的数据传输；本申请利用直接内存访问控制器实现直接内存访问模式的数据传输，减少了CPU资源的耗费，提高了数据传输速度。
参加图3所示，为数据传输各模块示意图，图中，仲裁模块也称为APB_sel模块，存储及配置模块也称为APB_DMA模块，传输控制模块也称为ctrl模块；数据传输的各部分功能如下所示，第一，外部设备基于通过直接内存访问控制器向CPU(中央处理器)发出直接内存访问请求，CPU响应直接内存访问请求，系统转变为直接内存访问工作方式，并把总线控制权交给直接内存访问控制器，同时产生直接内存访问信号，直接内存访问信号发送至存储及配置模块之后，便可以进行直接内存访问控制器与存储及配置模块之间的数据传输；第二，仲裁模块的功能是用来仲裁输入的APB信号(总目标信号)是应该传输给参数配置模块还是存储及配置模块，具体是通过信号中是通过参数配置模块地址还是存储及配置模块地址来确定的；第三，存储及配置模块主要是通过APB接口(外围总线接口)配置直接内存访问模式寄存器，根据这些配置的寄存器参数来进行直接内存访问传输的控制工作，包括开始和结束控制，传输超时检测等。然后完成直接内存访问信号的握手交互，并且与传输控制模块之间进行数据交互。该模块中还包括FIFO模块(先进先出模块)，能够用来存储从主机memory(内存)的数据和I2C要传输给主机memory的数据；和传输控制模块的数据交互主要是把寄存器配置的相关信息传递给传输控制模块，控制传输控制模块的开始和结束，还有I2C传输数据的交互等(I2C总线控制信号也即寄存器配置的相关信息)；第四，传输控制模块利用状态机(也即寄存器的参数)根据APB_DMA模块中FIFO的空满控制I2C总线数据传输。使用状态机进行链式传输，在一次I2C传输中可以大批量的传输数据，而不需要每次发起直接内存访问请求后都重新进行I2C开始条件以及地址的匹配等操作；第五，参数配置模块可以对I2C总线所需的参数进行配置；例如从机切换和传输速率切换等。从机可通过二进制进行编码，通过从机切换装置控制切换线从而完成I2C总线和切换从机之间的数据传输，还可通过配置进行传输速率的切换，设计中设置了低速模式(100kbps)、中速模式(400kbps)和高速模式(3.4Mbps)三种传输速率；第六，片选器挂载在I2C总线上的从机都具有相同的器件地址，总线通过片选器对从机进行区分。为了节约资源，总线对所有从机都发送时钟信号(SCL)，只对片选器选通的从机进行双向数据传输(SDA)，为了防止数据误发，片选器一次只能对一个从机保持选通状态(即参数配置中从机切换装置每次只能选定一个从机进行数据传输)。
综上，本申请将直接内存访问模式以及I2C数据传输进行了结合，设计了基于器件地址相同模式下的直接内存访问模式I2C总线数据传输，通过各个模块功能的实现，能够简化了硬件电路PCB布线，降低了系统成本，减少耗费CPU资源，有利于提高CPU效率，能够自主切换I2C总线传输速率，进行大批量数据的传输，还扩展了I2C主从通信协议，具有相同地址的器件也能够进行数据传输。另外，本方案结构清晰，灵活可靠，可重复利用。
相应的，本申请实施例还公开了一种数据传输装置，参见图4所示，该装置包括：
信号发送模块11，用于通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；
从机选择模块12，用于通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；
数据传输模块13，用于通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
其中，关于上述各个模块更加具体的工作过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
可见，本申请通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。由此可见，本申请通过从机参数信号从相同目标地址的若干从机中选择目标从机，以实现目标从机与主机的数据传输；本申请利用直接内存访问控制器实现直接内存访问模式的数据传输，减少了CPU资源的耗费，提高了数据传输速度。
在一种实施例中，所述数据传输装置，还包括：
第一信号传输模块，用于通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块；
第一配置模块，用于通过所述存储及配置模块基于所述寄存器配置信号进行本地的寄存器的配置过程；
在一种实施例中，所述数据传输装置，还包括：
第二信号传输模块，用于通过所述存储及配置模块将所述寄存器配置信号发送至所述传输控制模块；
数据传输控制模块，用于通过所述传输控制模块基于所述寄存器配置信号控制所述I2C总线以链式传输方式进行传输的数据传输过程；所述数据传输过程包括数据传输的开启或结束；
在一种实施例中，所述信号发送模块11，包括：
信号区分模块，用于通过仲裁模块获取总目标信号，并根据所述总目标信号中的信号传输地址信息将所述总目标信号区分为发送至所述参数配置模块的所述参数配置信号和发送至所述存储及配置模块的所述寄存器配置信号；所述信号传输地址信息为参数配置模块地址信息和存储及配置模块地址信息；
在一种实施例中，所述数据传输装置，还包括：
响应回应模块，用于通过中央处理器获取主机通过所述直接内存访问控制器发送的以直接内存访问工作模式进行数据传输的直接内存访问请求，并将允许的请求响应发送至所述直接内存访问控制器；
传输允许模块，用于通过所述直接内存访问控制器基于所述请求响应发送直接内存访问信号至所述存储及配置模块，以允许所述直接内存访问控制器与所述存储及配置模块之间的数据传输；
在一种实施例中，所述存储及配置模块包括先进先出模块；所述先进先出模块用于存储所述主机通过直接内存访问控制器发送的主目标数据或所述目标从机通过片选器、I2C总线和传输控制模块发送的从目标数据；
在一种实施例中，所述数据传输装置，还包括：
通过所述参数配置模块并基于所述参数配置信号中的传输速率参数信息从若干预设传输速率中选择所述I2C总线的目标传输速率。
进一步的，本申请实施例还提供了一种电子设备。图5是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图5为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、显示屏23、输入输出接口24、通信接口25、电源26和通信总线27。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的数据传输方法中的相关步骤。另外，本实施例中的电子设备20具体可以为电子计算机。
本实施例中，电源26用于为电子设备20上的各硬件设备提供工作电压；通信接口25能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口24，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括计算机程序221，存储方式可以是短暂存储或者永久存储。其中，计算机程序221除了包括能够用于完成前述任一实施例公开的由电子设备20执行的数据传输方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的，本申请实施例还公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的数据传输方法。
关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本申请书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的一种数据传输方法、装置、设备、存储介质进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种数据传输方法，其特征在于，包括：
通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；
通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；
通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
2.根据权利要求1所述的数据传输方法，其特征在于，所述通过仲裁模块获取总目标信号之后，还包括：
通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块；
通过所述存储及配置模块基于所述寄存器配置信号进行本地的寄存器的配置过程。
3.根据权利要求2所述的数据传输方法，其特征在于，所述通过所述仲裁模块将所述总目标信号中的寄存器配置信号发送至所述存储及配置模块之后，还包括：
通过所述存储及配置模块将所述寄存器配置信号发送至所述传输控制模块；
通过所述传输控制模块基于所述寄存器配置信号控制所述I2C总线以链式传输方式进行传输的数据传输过程；所述数据传输过程包括数据传输的开启或结束。
4.根据权利要求2所述的数据传输方法，其特征在于，所述通过仲裁模块获取总目标信号，包括：
通过仲裁模块获取总目标信号，并根据所述总目标信号中的信号传输地址信息将所述总目标信号区分为发送至所述参数配置模块的所述参数配置信号和发送至所述存储及配置模块的所述寄存器配置信号；所述信号传输地址信息为参数配置模块地址信息和存储及配置模块地址信息。
5.根据权利要求1所述的数据传输方法，其特征在于，所述通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输之前，还包括：
通过中央处理器获取主机通过所述直接内存访问控制器发送的以直接内存访问工作模式进行数据传输的直接内存访问请求，并将允许的请求响应发送至所述直接内存访问控制器；
通过所述直接内存访问控制器基于所述请求响应发送直接内存访问信号至所述存储及配置模块，以允许所述直接内存访问控制器与所述存储及配置模块之间的数据传输。
6.根据权利要求1所述的数据传输方法，其特征在于，所述存储及配置模块包括先进先出模块；所述先进先出模块用于存储所述主机通过直接内存访问控制器发送的主目标数据或所述目标从机通过片选器、I2C总线和传输控制模块发送的从目标数据。
7.根据权利要求1所述的数据传输方法，其特征在于，所述通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块之后，还包括：
通过所述参数配置模块并基于所述参数配置信号中的传输速率参数信息从若干预设传输速率中选择所述I2C总线的目标传输速率。
8.一种数据传输装置，其特征在于，包括：
信号发送模块，用于通过仲裁模块获取总目标信号，并将所述总目标信号中的参数配置信号发送至参数配置模块；
从机选择模块，用于通过所述参数配置模块并基于所述参数配置信号中的从机参数信号，控制所述片选器从相同目标地址的若干从机中选择目标从机；
数据传输模块，用于通过直接内存访问控制器、存储及配置模块、传输控制模块、I2C总线和片选器进行所述目标从机和主机之间的直接内存访问模式的数据传输。
9.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至7任一项所述的数据传输方法。
10.一种计算机可读存储介质，其特征在于，用于保存计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的数据传输方法。
CN202310547643.7A 2023-05-12 2023-05-12 一种数据传输方法、装置、设备及介质 Pending CN116541329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310547643.7A CN116541329A (zh) 2023-05-12 2023-05-12 一种数据传输方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310547643.7A CN116541329A (zh) 2023-05-12 2023-05-12 一种数据传输方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN116541329A true CN116541329A (zh) 2023-08-04

Family

ID=87448510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310547643.7A Pending CN116541329A (zh) 2023-05-12 2023-05-12 一种数据传输方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN116541329A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076371A (zh) * 2023-08-28 2023-11-17 广州市粤港澳大湾区前沿创新技术研究院 一种多机数据传输方法、装置、存储介质及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076371A (zh) * 2023-08-28 2023-11-17 广州市粤港澳大湾区前沿创新技术研究院 一种多机数据传输方法、装置、存储介质及电子设备
CN117076371B (zh) * 2023-08-28 2024-04-12 广州市粤港澳大湾区前沿创新技术研究院 一种多机数据传输方法、装置、存储介质及电子设备

Similar Documents

Publication Publication Date Title
US11010327B2 (en) I3C point to point
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
EP1002275B1 (en) A universal serial bus device controller
US7266625B2 (en) Data communication system
US7028109B2 (en) Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints
WO2017044301A1 (en) Input/output signal bridging and virtualization in a multi-node network
CN108111382B (zh) 基于i3c总线的通信装置及其通信方法
JP4377603B2 (ja) バス通信システムおよびその通信制御方法
CN112639753B (zh) 聚合带内中断
US7337382B2 (en) Data transfer control device, electronic instrument, and data transfer control method
TW202014904A (zh) Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出
JP2002055936A (ja) Ｕｓｂデバイス機器、ｕｓｂデバイス機器間の通信システムおよび通信方法
CN116541329A (zh) 一种数据传输方法、装置、设备及介质
US7359996B2 (en) Data transfer control device, electronic equipment, and data transfer control method
US7469304B2 (en) Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation
CN102445981B (zh) 数据传输系统以及数据传输方法
CN111858459B (zh) 处理器及计算机
CN111130678B (zh) 数据传输方法、装置、设备及计算机可读存储介质
CN117222994A (zh) 使用共享时钟和专用数据线的i2c总线架构
JP4497587B2 (ja) コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体
CN212850538U (zh) 一种实现rs485多主机通信的装置和rs485通信系统
KR102153384B1 (ko) 호스트로부터 유에스비 장치의 전원을 온 또는 오프시키기 위한 전원 제어 장치 및 이의 작동 방법
Li et al. Research on Improvement of Configurable I2C controller IP Core
CN104317688A (zh) 一种电池状态检测方法
JP2006171868A (ja) 印字装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination