CN117076371A - 一种多机数据传输方法、装置、存储介质及电子设备 - Google Patents

一种多机数据传输方法、装置、存储介质及电子设备 Download PDF

Info

Publication number
CN117076371A
CN117076371A CN202311093247.8A CN202311093247A CN117076371A CN 117076371 A CN117076371 A CN 117076371A CN 202311093247 A CN202311093247 A CN 202311093247A CN 117076371 A CN117076371 A CN 117076371A
Authority
CN
China
Prior art keywords
data
host
code
slave
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311093247.8A
Other languages
English (en)
Other versions
CN117076371B (zh
Inventor
汤彩芸
蔡文明
刘扬帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Guangdong Hong Kong Macao Greater Bay Area Frontier Innovation Technology Research Institute
Original Assignee
Guangzhou Guangdong Hong Kong Macao Greater Bay Area Frontier Innovation Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Guangdong Hong Kong Macao Greater Bay Area Frontier Innovation Technology Research Institute filed Critical Guangzhou Guangdong Hong Kong Macao Greater Bay Area Frontier Innovation Technology Research Institute
Priority to CN202311093247.8A priority Critical patent/CN117076371B/zh
Publication of CN117076371A publication Critical patent/CN117076371A/zh
Application granted granted Critical
Publication of CN117076371B publication Critical patent/CN117076371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种多机数据传输方法、装置、存储介质及电子设备，适用于从机，多机数据传输方法包括：根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使主机根据第一请求数据命令反馈第一数据；其中，第一数据是主机根据第一请求数据命令对从闪存中取出的数据包校验后生成的；接收到的第一数据进行解包，获得第一代码数据和第一校验码，并根据第一校验码对第一代码数据进行校验；若第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送第一请求数据命令给主机，以使主机重新反馈第二数据；其中，第二数据是主机根据第一请求数据命令后再次发送第一数据得到的；能够提高数据传输效率。

Description

一种多机数据传输方法、装置、存储介质及电子设备
技术领域
本发明涉及芯片互联技术领域，尤其涉及一种多机数据传输方法、装置、存储介质及电子设备。
背景技术
在芯片互联的现有技术中，一般每个芯片的启动代码是一独立成套的，业界考虑到成本等因素一般都是将需要读取的代码数据存放在主机外挂载的闪存等介质中，那么主机则可以直接从闪存中读取代码数据，而从机所需的代码数据则是通过主机从闪存获取到后进行转发得到。现有技术在实现主从芯片间数据传输时，一般都是主机从闪存中获取到后再将代码数据发送给从机，从机再向主机反馈数据接收情况，但是，这种数据传输方式数据传输效率低。
发明内容
本发明的目的是针对上述现有技术的不足，提出了一种多机数据传输方法、装置、存储介质及电子设备，能够提高数据传输效率。
第一方面，本发明提供了一种多机数据传输方法，包括：
根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的；
对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验；
若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
本发明采用从机向主机主动发送第一请求数据命令，无需通过中断机制向主机反馈接收数据是否正确，从而能够减少硬件实现的复杂度及硬件成本，进而提高数据传输效率；并且，通过从机主动发送请求数据后给主机，从机根据接收到的校验后的数据进行检验，能够提高数据传输的正确性，能够提高数据的安全性；此外，设置数据发送阈值，限制从机无限制地从主机要求相同的数据，能够避免从机长时间占用主机的主动发送数据的资源，能够提高资源利用率，从而能够进一步提高数据传输效率。
进一步，所述根据重配置后的第一集成电路互联总线，包括：
在所述从机上电启动并进行初始化后，禁能从机侧的第一集成电路互联总线，将第一集成电路互联总线控制器对应的寄存器配置为主接收模式；
在配置所述第一集成电路互联总线控制器的速度和从机地址后，使能所述第一集成电路互联总线，以使根据所述第一集成电路互联总线主动发送请求数据命令。
本发明采用对从机的集成电路互联总线控制器对应的寄存器配置成主接收模式，并将对应的速度和从机接收地址进行重配置，能够为从机增加主接收模式，从而使得从机具有主机的主动发送数据请求命令，进而从机能够主动发送请求数据命令给主机，无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率。
进一步，所述根据重配置后的第一集成电路互联总线，还包括：对主机侧的第二集成电路互联总线进行重配置，具体为：
在所述主机上电启动并进行初始化后，禁能所述第二集成电路互联总线，将第二集成电路互联总线控制器对应的寄存器配置为从发送模式；
在配置所述第二集成电路互联总线控制器的速度和主机地址后，使能所述第二集成电路互联总线，以使根据所述第二集成电路互联总线获取所述从机的请求数据命令。
本发明采用对主机的集成电路互联总线控制器对应的寄存器配置成从机接收模式，并将对应的速度和主机接收地址进行重配置，使得主机能够接收从机的数据请求命令，将主机的主动发送数据的功能转换为被动接收从机的数据请求命令，无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率。
进一步，所述根据重配置后的第一集成电路互联总线，还包括：所述主机与所述从机采用相同的元件进行数据传输；其中，所述元件包括：芯片、晶片和CPU socket。
进一步，还包括：
若所述第一代码数据通过校验，则将在第一高速缓存存储器中得到的校验数据存入所述从机的第一静态随机存取存储器中，并向主机主动发送第二请求数据命令，获取所述第二请求数据命令对应的数据，直到达到请求数据命令次数阈值。
进一步，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的，包括：
所述主机接收到所述第一请求数据命令后，将所述第一请求数据命令对应的第二代码数据与所述第二代码数据对应的第二校验码进行打包，得到第一数据；
其中，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的。
进一步，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的，包括：
根据队列串行外围接口协议端口从所述闪存中获取第四数据，并对所述第四数据进行解包，得到第五代码数据和第五校验码；
根据所述第五校验码对所述第五代码数据按照先查错再纠错的方式进行校验，将校验通过的第五数据存入第二静态随机存取存储器中，并从所述第二静态随机存取存储器中取出与所述第一请求数据命令对应的所述第二代码数据与所述第二校验码。
第二方面，本发明提供了一种多机数据传输装置，包括：
请求数据模块，用于根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的；
校验模块，用于对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验；
重复请求数据模块，用于若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
本发明采用将从机的集成电路互联总线配置成主机接收模式，能够允许从机主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率；并且，通过从机主动发送请求数据后给主机，从机根据接收到的校验后的数据进行检验，能够提高数据传输的正确性，能够提高数据的安全性；此外，设置数据发送阈值，限制从机无限制地从主机要求相同的数据，能够避免从机长时间占用主机的主动发送数据的资源，能够提高资源利用率，从而能够进一步提高数据传输效率。
第三方面，本发明提供了一种计算机可读存储介质，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行如第一方面所述的多机数据传输方法。
本发明通过计算机可读存储介质，能够便于根据计算机可读存储机制，将从机主动发送请求数据命令给主机，并从机根据接收到的校验后的数据进行检验的技术方案应用都更多数字产品或者数字设备当中，从而进一步扩大规模性的多机数据传输，并提高大规模的多机数据传输效率，具有更高的适用性。
第四方面，本发明还提供了一种电子设备，所述电子设备包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行如第一方面所述的多机数据传输方法。
本发明通过多机数据传输的电子设备，能够实现多机数据传输集成化应用，并通过模块化功能集成，便于提高多机数据传输质量，进而提高多机数据传输效率，且集成到具体的设备当中，能够应用到更多业务的多机数据传输当中，具有更高的适应性。
附图说明
图1是本发明实施例提供的多机数据传输方法的流程示意图；
图2是本发明实施例提供的主从机重配置的流程示意图；
图3是本发明实施例提供的主机与单从机进行数据传输的流程示意图；
图4是本发明实时例提供的主从机数据传输的流程示意图；
图5是本发明实时例提供的主从机数据传输的流程示意图；
图6是本发明实施例提供的多机数据传输装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在一个优选的实施例中，在多机互联的过程中，将挂载闪存的作为主机，其他与主机互联的作为从机，主机和从机之间的数据传输可以采用多种通信协议。
在一个优选的实施例中，主机和从机之间采用I2C(Inter－Integrated Circuit,集成电路互联)总线进行数据传输，从机等待主机传输数据，而主机能够自主从闪存中获取数据，包括主机自身需要的数据和从机需要的数据，主机从闪存中获取到数据后，通过I2C总线传输给从机。
值得说明的是，在现有技术中通常会在主机处设置数据校验，从而忽略主机转发给从机的数据的正确性，即默认主机转发的数据是具有完整性的，在从机处并没有设置数据校验；并且，现有技术总是将从机作为被动接收数据的一方，因此，从机需要通过中断的形式，才能向主机反馈接收数据的情况，而通过中断实现反馈的方式导致硬件实现的复杂度高，且当从机数量多时，主机和从机之间需要设置更多的线来实现中断，导致硬件成本更高。
基于此，本发明的技术构思为：对从机进行配置，以使从机主动向主机下发请求数据的命令，主机根据从机的请求数据的命令将经过主机进行一次校验后，将数据发送给从机，从机对接收到的数据进行二次校验，并且对校验出错的数据，再次向主机发送请求数据的命令，在有限次数内可重复发送同一请求数据的命令，直到从机的请求数据的需求全部得到满足。通过这种方式，将从机置于请求数据的主动位置，即无需从机通过非中断的机制就能向主机重新要求重发的请求数据，从而能够降低硬件成本，并且能够提高数据传输效率。
实施例一，参见图1，是本发明实施例提供的多机数据传输方法的流程示意图，包括步骤S11～S13，具体为：
步骤S11、根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的。
其中，从机侧的第一集成电路互联总线进行重配置的过程包括：在所述从机上电启动并进行初始化后，禁能从机侧的第一集成电路互联总线，将第一集成电路互联总线控制器对应的寄存器配置为主接收模式；在配置所述第一集成电路互联总线控制器的速度和从机地址后，使能所述第一集成电路互联总线，以使根据所述第一集成电路互联总线主动发送请求数据命令。
重配置还包括对主机侧的第二集成电路互联总线进行重配置，具体为：所述主机上电启动并进行初始化后，禁能所述第二集成电路互联总线，将第二集成电路互联总线控制器对应的寄存器配置为从发送模式；在配置所述第二集成电路互联总线控制器的速度和主机地址后，使能所述第二集成电路互联总线，以使根据所述第二集成电路互联总线获取所述从机的请求数据命令。
值得说明的是，禁能从机侧的第一集成电路互联总线和禁能所述第二集成电路互联总线，是为了在第一集成电路互联总线和第二集成电路互联总线可用的情况下不再使能总线功能，从而进行重配置，在重配置后，使能所述第一集成电路互联总线和使能所述第二集成电路互联总线，是为了使用重配置的第一集成电路互联总线和第二集成电路互联总线。
在一个优选的实施例中，主从机通过I2C总线互联进行通信之前，还包括在主机和从机分别进行重配置后，通过通用输入输出(General Purpose Input Output，GPIO)进行识别；其中，当从机需要重启时，从机复用GPIO主动请求主机中断，以使主机接收到中断信息后进行响应并发送初始化数据包给从机进行启动；当从机接收到初始化数据包后进行启动，在从机启动后，重新与主机进行数据安全传输。
在一个优选的实施例中，GPIO复用为中断pin，而无需通过中断机制请求主机中断，能够进一步减少由硬件实现中断机制的复杂度及硬件成本，进一步提高数据传输效率；并且，与现有技术通过主机定时询问从机是否中断不同，本发明通过复用GPIO除了能够在主从机重配置后进行快速识别外，从机能够主动通知主机，从而使得从机具有更大的主动性，减少了主机定时询问所浪费的资源，进一步提高了从机在数据传输时的主动性，从而进一步提高了数据传输效率。
在一个优选的实施例中，所述根据重配置后的第一集成电路互联总线，还包括：所述主机与所述从机采用相同的元件进行数据传输；其中，所述元件包括：芯片、晶片和CPUsocket。
在一个优选的实施例中，配置主机的I2C为从发送模式，配置从机的I2C为主接收模式，即从机可以主动发送请求数据的命令，主机接收请求数据的命令后，将从主机的SRAM(Static Random Access Memory,静态随机存储器)中读取代码数据与对应的校验码打包传输给从机；其中，代码数据和代码数据对应的校验码是主机从闪存中读取数据后，对数据进行解包，得到待校验的代码数据和校验码，根据校验码对代码数据按照先查错再纠错的方式进行校验，并将校验通过的代码数据和校验码存入SRAM中。从机接收主机发送的数据包后，将数据包放入从机的ECC检验引擎(ECC Engine)中进行检验，并将检验通过的数据存入从机的SRAM中，若从机校验失败后，再次向主机重复发送相同的请求数据命令，要求主机再次发送对应的数据。
值得说明的是，将从机被动接收数据的方式变为为主动请求数据的方式，一般来说均是主机主动发送数据到从机，但如果在这种模式下实现安全的数据传输，则需要从机反馈接收的数据是否正确，这种反馈实现起来复杂，不仅会降低传输效率并且可能会在硬件上增加复杂度，而本方案直接将从机配置成主动请求的一方，整个数据传输流程丝滑无负担，并在从机处进行数据校验，提供了一种全新的安全稳定的多机数据传输方案。
参见图2，是本发明实施例提供的主从机重配置的流程示意图。对主从机上电后，分别对主从机进行处理；其中，对主机进行初始化，此时默认主机侧的集成电路互联总线(I2C总线)为master(主机)模式，即主机侧的I2C总线为主机模式，也即主机为主动获取数据的一方，需要对主机进行重配置后，进行数据传输。在主机重配置过程中，首先禁能主机侧的I2C总线(Disable I2C总线)，将I2C总线控制器的寄存器配置为从发送模式，再重配置I2C总线的速度和主机地址，最后使能I2C总线(Enable I2C总线)。
在一个优选的实施例中，对从机进行初始化，此时默认主机侧的集成电路互联总线(I2C总线)为slave(从机)模式，即主机侧的I2C总线为主机模式，也即主机为被动获取数据的一方，需要对从机进行重配置后，进行数据传输。在从机重配置过程中，首先禁能从机侧的I2C总线(Disable I2C总线)，将I2C总线控制器的寄存器配置为主接收模式，再重配置I2C总线的速度和从机地址，最后使能I2C总线(Enable I2C总线)。根据上述主从机重配置过程，实现了从机为主动发送数据请求的一方，从而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率。
在一个优选的实施例中，将从机侧的第一集成电路互联总线配置为主接收模式，还包括：所述主机与所述从机采用相同的元件进行数据传输；其中，所述元件包括：芯片、晶片或者CPU socket。
本发明采用对从机的集成电路互联总线控制器对应的寄存器配置成主机接收模式，并将对应的速度和从机地址进行重配置，能够为从机增加主机接收模式，从而使得从机具有主机的主动发送数据请求命令，进而从机能够主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，减少硬件实现的复杂度及硬件成本，提高数据传输效率。
步骤S12、对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验。
对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，包括：根据所述第一集成电路互联总线，获得由所述主机发送与所述第一请求数据命令对应的第一数据，并将所述第一数据存入所述从机的第一校验高速缓存存储器中，对所述第一数据进行解包，获得第一代码数据和第一校验码。
值得说明的是，一般的校验方式包括CRC(Cyclic Redundancy Check,循环冗余检验)方式和ECC(Error Correcting Code,错误检查和纠正)方式，CRC方式能够检错，但是不能纠错，而ECC不仅能检错还能进行纠正。
在一个优选的实施例中，根据ECC方式进行校验。
在一个优选的实施例中，ECC校验为校验方式为汉明码(Hamming Code)。
在一个优选的实施例中，ECC校验为汉明码SEC-DED(Single Error Correct-Double Error Dection)。
在一个优选的实施例中，主机和从机对数据的校验都可以采用先查错后纠错的方式进行校验，即都可以采用ECC方式进行校验。
步骤S13、若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
具体地，若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，包括：若所述第一代码数据未通过校验，且当前数据发送次数增加后仍然不大于所述数据发送阈值，则重复发送所述第一请求数据命令给所述主机，直到所述当前数据发送次数大于所述数据发送阈值，或者代码数据通过校验。
若所述第一代码数据通过校验，则将在第一高速缓存存储器中得到的校验数据存入所述从机的第一静态随机存取存储器中，并向主机主动发送第二请求数据命令，获取所述第二请求数据命令对应的数据，直到达到请求数据命令次数阈值。
在一个优选的实施例中，请求数据命令次数阈值可以为3。
在一个优选的实施例中，数据发送阈值可以为3。
值得说明的是，第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的，包括：所述主机接收到所述第一请求数据命令后，将所述第一请求数据命令对应的第二代码数据与所述第二代码数据对应的第二校验码进行打包，得到第一数据；其中，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的。
具体地，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的，包括：据队列串行外围接口协议端口从所述闪存中获取第四数据，并对所述第四数据进行解包，得到第五代码数据和第五校验码；根据所述第五校验码对所述第五代码数据按照先查错再纠错的方式进行校验，将校验通过的第五数据存入第二静态随机存取存储器中，并从所述第二静态随机存取存储器中取出与所述第一请求数据命令对应的所述第二代码数据与所述第二校验码。
在一个优选的实施例中，所述第一数据、所述第二数据、所述第三数据、第四数据或者第五数据采用以下的数据格式：
4k代码数据与1k校验码。
在一个优选的实施例中，所述数据格式还可以包括更大的代码数据及对应的校验码。示例性地，代码数据还可以包括256k的数据，校验码随着代码数据增加。
在一个优选的实施例中，所述从机可以为一个也可以为多个。
实施例二，主机和从机分别进行重配置，主机的I2C为从发送模式，从机的I2C为主接收模式，并通过GPIO进行识别主从机和主从机的ID；其中，若从机发生中断，通过复用GPIO为中断pin，向主机主动发送中断信息，主机接收到中断信息后进行响应并发送初始化数据包给从机进行启动。
通过重配置后主从机通过I2C总线互联可以进行通信，当从机向主机发送请求数据命令时，主机读取已存储的代码数据和校验码并打包发送给从机。主机中已存储的代码数据和校验码是通过主机从闪存中获取数据后进行解包，得到校验码和代码数据，通过校验码对代码数据进行ECC校验，并存储校验通过的数据与校验码得到的。
从机接收到数据后，先进行解包，得到校验码和代码数据，并根据校验码对代码数据进行ECC校验，若校验未通过，则重新发送请求数据命令给主机，主机接收到请求数据命令后，重新发送数据给从机，从机重发相同的请求数据命令的请求数据命令次数阈值为3次，若第3次接收到的数据仍然校验未通过，则不再向主机发送相同的请求数据命令，并结束从机与主机的数据传输过程。
若在3次请求数据命令次数阈值内，从机接收的数据校验通过，则向主机下发下一条请求数据命令，若数据发送阈值为3，则在3次不同的请求数据命令之后，从机不再向主机发送下一条请求数据命令，并结束从机与主机的数据传输过程。
本发明采用对主从机重配置后，使得从机主动发送数据请求命令，无需通过中断机制向主机反馈接收数据是否正确，减少硬件实现的复杂度及硬件成本的同时提高数据传输效率；复用GPIO识别主从机和中断控制，使得主机主动向主机发送中断信息，减少主机定时询问从机中断情况所浪费的资源，同时进一步提高了从机在数据传输时的主动性，从而进一步提高了数据传输效率；设置数据发送阈值，限制从机无限制地从主机要求相同的数据，能够避免从机长时间占用主机的主动发送数据的资源，能够提高资源利用率，从而能够进一步提高数据传输效率。
实施例三，主机和从机分别进行重配置，主机的I2C为从发送模式，从机的I2C为主接收模式，并通过GPIO进行识别主从机和主从机的ID；其中，若从机发生中断，通过复用GPIO为中断pin，向主机主动发送中断信息，主机接收到中断信息后进行响应并发送初始化数据包给从机进行启动。
通过重配置后主从机通过I2C总线互联可以进行通信，从机向主机发送请求数据命令后，主机从闪存中获取数据，数据中包括校验码和代码数据，主机通过校验码对代码数据进行ECC校验，并存储校验通过的数据与校验码，主机读取已存储的代码数据和校验码并打包发送给从机。
从机接收到数据后，先进行解包，得到校验码和代码数据，并根据校验码对代码数据进行ECC校验，若校验未通过，则重新发送请求数据命令给主机，主机接收到请求数据命令后，重新发送数据给从机，从机重发相同的请求数据命令的请求数据命令次数阈值为3次，若第3次接收到的数据仍然校验未通过，则不再向主机发送相同的请求数据命令，并结束从机与主机的数据传输过程。
若在3次请求数据命令次数阈值内，从机接收的数据校验通过，则向主机下发下一条请求数据命令，若数据发送阈值为3，在通过第一条请求数据命令后的数据校验通过后，从机向主机发送下一条请求数据命令，主机接收到后，再次从闪存中获取数据，再次校验数据，并传输给从机，从机再次执行验证过程。在3次不同的请求数据命令之后，从机不再向主机发送下一条请求数据命令，并结束从机与主机的数据传输过程。
本实施例区别于实施例二的地方在于：主机在接收到从机请求数据命令后，再从闪存中读取数据，并经过校验后将校验通过的代码数据与校验码发送给从机，从机接收后进行校验，这个过程中，从机获取的数据均是由主机从闪存中实时获取的数据，便于从机从闪存中快速获取实时数据，并根据代码数据执行实时任务，能够提高实时数据的传输效率。
实施例四，参见图3，是本发明实施例提供的主机与单从机进行数据传输的流程示意图，主机挂载闪存，并通过主机侧的第二集成电路互联总线(I2C总线)与从机侧的第一集成电路总线(I2C总线)互联，从机通过主动向主机发送请求数据命令获取需要的代码数据和对应的校验码。主机从闪存中获取代码数据和校验码的打包后的数据包，在第一校验高速缓存存储器中(ECC Cache)中进行校验，并将校验通过的校验数据和对应的校验码存入自身的SRAM中，根据接收的请求数据命令，从SRAM中获取代码数据和校验码，并打包后发送给从机。从接收到数据包后，在第一校验高速缓存存储器中进行校验，并将校验通过的校验数据存入自身的SRAM中。
本发明通过配置后从机侧的I2C总线，能够使得从机主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率。
实施例五，参见图4，是本发明实时例提供的主从机数据传输的流程示意图。其中，主机和从机分别预先进行了重配置，并分别在主从机的SCP(System Control Processor,系统控制处理器)处进行数据传输。master SCP为主机SCP，slave SCP为从机SCP，将主机侧的I2C总线和从机侧的I2C总线分别配置成从发送模式和主接收(master receive)模式(master rx)，并由从机SCP主动向主机SCP发送请求数据命令，主机接收到请求数据命令后，从自身的SRAM中将4k的data代码数据和1k的ECC校验码打包成数据包发送给从机。从机接收到数据包后，根据ECC校验码对待校验的data代码数据进行校验，若通过校验，即校验成功后，则将得到的校验数据存入SRAM中，并在请求数据命令次数阈值的限制下，继续向主机SCP发送第二次的请求数据命令，以使获取下一次的数据包；若未通过校验，即从机SCP校验失败，则在数据发送阈值的限制下，向主机SCP重新发送相同的请求数据命令，以使获得能够校验成功的数据包。
当请求数据命令次数(require)到达请求数据命令次数阈值3时，则从机SCP不再向主机SCP发送请求数据命令。当对同一数据包的请求数据命令的次数达到数据发送阈值3，即：当前数据发送次数(resend)达到数据发送阈值3时，或者当从机SCP根据主机SCP再次发送的数据包校验通过时，从机SCP不再要求主机SCP重复发送相同的数据包。
在一个优选的实施例中，一旦请求数据命令次数达到请求数据命令次数阈值或者当前数据发送次数达到数据发送阈值时，从机SCP不再要求主机SCP重复发送相同的数据包。
值得说明的是，在图4中，由于主机SCP发送的数据是从自身的SRAM中读出的，则由主机SCP发出的data代码数据和ECC校验码是正确的，这是由于主机SRAM中的数据是主机从闪存中读取后，并经过校验后存入的。
值得说明的是，在图4中，主机SCP可以每从闪存中获取一次数据包，在data代码数据校验通过后，将校验得到的校验数据和ECC校验码打包发送给从机SCP，也可以是主机SCP从闪存中获取完所有的数据包，并均校验成功后，再将依次将校验数据和对应的ECC校验码打包发送给从机SCP，由从机SCP进行校验。
本发明采用将从机的集成电路互联总线配置成主机接收模式后，从机能够主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率；并且，通过从机主动发送请求数据后给主机，从机根据接收到的校验后的数据进行检验，能够提高数据传输的正确性，能够提高数据的安全性；此外，设置数据发送阈值，限制从机无限制地从主机要求相同的数据，能够避免从机长时间占用主机的主动发送数据的资源，能够提高资源利用率，从而能够进一步提高数据传输效率。
实施例六，参见图5，是本发明实时例提供的主从机数据传输的流程示意图。图中，包括步骤S41～S48，具体为：
步骤S41、对上电后的主从机进行重配置。
步骤S42、主机从闪存中获取数据包，并保存校验通过的校验数据；其中，由主机的QSPI(Queued SPI，QSPI协议)模块从闪存中获取数据包，并在校验高速缓存存储器中进行校验，然后存储校验通过的校验数据，在主机中将校验数据存入SRAM中。
步骤S43、从机向主机发送请求数据命令；其中，从机将请求数据命令通过从机侧的I2C总线发送到主机侧的I2C总线，以使主机根据主机侧的I2C总线获取请求数据命令。
步骤S44、主机接收请求数据命令，并打包对应的数据包后传输给从机；其中，主机根据主机侧的I2C总线发送数据包到从机侧的I2C总线，以使从机根据主机侧的I2C总线获取数据包。
步骤S45、从机接收数据包，并在本地的高速缓存存储器中进行校验。
步骤S46、判断是否校验通过，若校验通过则进入步骤S47，否则进入步骤48。
步骤S47、存储校验通过的校验数据；其中，将校验数据存入从机本地的SRAM中。
值得说明的是，图5为从机通过获取一次数据的过程，若还需向主机请求下一次数据，需要再次发送下一次的请求数据命令，直到从机获得全部所需的数据。
步骤S48、当前数据发送次数增加，且不大于所述数据发送阈值时，进入步骤S43。
本发明采用将从机的集成电路互联总线配置成主机接收模式后，从机能够主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率；并且，通过从机主动发送请求数据后给主机，从机根据接收到的校验后的数据进行检验，能够提高数据传输的正确性与安全性；此外，设置数据发送阈值，能够限制从机无限制地从主机要求相同的数据，避免了从机长时间占用主机的主动发送数据功能的这一资源，从而提高了资源利用率，进一步提高数据传输效率。
实施例七，参见图6，是本发明实施例提供的多机数据传输装置的结构示意图，包括请求数据模块51、校验模块52和重复请求数据模块53。
在一个优选的实施例中，请求数据模块51用于根据重配置后的I2C总线，从机主动向主机发送请求数据命令，以使主机反馈对应的数据，并将接收到的数据传输校验模块52；校验模块52根据接收到的数据进行校验，并将校验结果传输给重复请求数据模块53；重复请求数据模块53在接收到校验未通过时，在数据发送阈值的限制下，从机再次向主机重复发送相同的请求数据命令。
请求数据模块51，用于根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的。
其中，从机侧的第一集成电路互联总线进行重配置的过程包括：在所述从机上电启动并进行初始化后，禁能从机侧的第一集成电路互联总线，将第一集成电路互联总线控制器对应的寄存器配置为主接收模式；在配置所述第一集成电路互联总线控制器的速度和从机地址后，使能所述第一集成电路互联总线，以使根据所述第一集成电路互联总线主动发送请求数据命令。
重配置还包括对主机侧的第二集成电路互联总线进行重配置，具体为：所述主机上电启动并进行初始化后，禁能所述第二集成电路互联总线，将第二集成电路互联总线控制器对应的寄存器配置为从发送模式；在配置所述第二集成电路互联总线控制器的速度和主机地址后，使能所述第二集成电路互联总线，以使根据所述第二集成电路互联总线获取所述从机的请求数据命令。
值得说明的是，所述根据重配置后的第一集成电路互联总线，还包括：所述主机与所述从机采用相同的元件进行数据传输；其中，所述元件包括：芯片、晶片和CPU socket。
校验模块52，用于对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验。
对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，包括：根据所述第一集成电路互联总线，获得由所述主机发送与所述第一请求数据命令对应的第一数据，并将所述第一数据存入所述从机的第一校验高速缓存存储器中，对所述第一数据进行解包，获得第一代码数据和第一校验码。
重复请求数据模块，用于所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
具体地，若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，包括：若所述第一代码数据未通过校验，且当前数据发送次数增加后仍然不大于所述数据发送阈值，则重复发送所述第一请求数据命令给所述主机，直到所述当前数据发送次数大于所述数据发送阈值，或者代码数据通过校验。
若所述第一代码数据通过校验，则将在第一高速缓存存储器中得到的校验数据存入所述从机的第一静态随机存取存储器中，并向主机主动发送第二请求数据命令，获取所述第二请求数据命令对应的数据，直到达到请求数据命令次数阈值。
值得说明的是，第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的，包括：所述主机接收到所述第一请求数据命令后，将所述第一请求数据命令对应的第二代码数据与所述第二代码数据对应的第二校验码进行打包，得到第一数据；其中，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的。
具体地，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的，包括：据队列串行外围接口协议端口从所述闪存中获取第四数据，并对所述第四数据进行解包，得到第五代码数据和第五校验码；根据所述第五校验码对所述第五代码数据按照先查错再纠错的方式进行校验，将校验通过的第五数据存入第二静态随机存取存储器中，并从所述第二静态随机存取存储器中取出与所述第一请求数据命令对应的所述第二代码数据与所述第二校验码。
本发明采用在请求数据模块中将从机的集成电路互联总线配置成主机接收模式，能够允许从机主动发送请求数据命令给主机，而无需通过中断机制向主机反馈接收数据是否正确，进而能够减少硬件实现的复杂度及硬件成本，并提高数据传输效率；并且，通过请求数据模块，从机根据接收到的校验后的数据进行检验，能够提高数据传输的正确性，能够提高数据的安全性；此外，根据请求数据模块对接收的数据的校验，在重复请求数据模块中设置数据发送阈值，限制从机无限制地从主机要求相同的数据，能够避免从机长时间占用主机的主动发送数据的资源，能够提高资源利用率，从而能够进一步提高数据传输效率。
实施例八，本发明另一实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序；其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如所述的多机数据传输方法。
通过计算机可读存储介质，能够便于根据计算机可读存储机制，将从机主动发送请求数据命令给主机，并从机根据接收到的校验后的数据进行检验的技术方案应用都更多数字产品或者数字设备当中，从而进一步扩大规模性的多机数据传输，并提高大规模的多机数据传输效率，具有更高的适用性。
实施例九，本发明还提供了一种电子设备，所述电子设备包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行如第一方面所述的多机数据传输方法。
通过多机数据传输的电子设备，能够实现多机数据传输集成化应用，并通过模块化功能集成，便于提高多机数据传输质量，进而提高多机数据传输效率，且集成到具体的设备当中，能够应用到更多业务的多机数据传输当中，具有更高的适应性。
本领域内的技术人员应明白，本申请的实施例还可提供包括计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(装置)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种多机数据传输方法，其特征在于，适用于从机，所述多机数据传输方法包括：
根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的；
对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验；
若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
2.如权利要求1所述的多机数据传输方法，其特征在于，所述根据重配置后的第一集成电路互联总线，包括：
在所述从机上电启动并进行初始化后，禁能从机侧的第一集成电路互联总线，将第一集成电路互联总线控制器对应的寄存器配置为主接收模式；
在配置所述第一集成电路互联总线控制器的速度和从机地址后，使能所述第一集成电路互联总线，以使根据所述第一集成电路互联总线主动发送请求数据命令。
3.如权利要求2所述的多机数据传输方法，其特征在于，所述根据重配置后的第一集成电路互联总线，还包括：对主机侧的第二集成电路互联总线进行重配置，具体为：
在所述主机上电启动并进行初始化后，禁能所述第二集成电路互联总线，将第二集成电路互联总线控制器对应的寄存器配置为从发送模式；
在配置所述第二集成电路互联总线控制器的速度和主机地址后，使能所述第二集成电路互联总线，以使根据所述第二集成电路互联总线获取所述从机的请求数据命令。
4.如权利要求3所述的多机数据传输方法，其特征在于，所述根据重配置后的第一集成电路互联总线，还包括：所述主机与所述从机采用相同的元件进行数据传输；其中，所述元件包括：芯片、晶片和CPU socket。
5.如权利要求1所述的多机数据传输方法，其特征在于，还包括：
若所述第一代码数据通过校验，则将在第一高速缓存存储器中得到的校验数据存入所述从机的第一静态随机存取存储器中，并向主机主动发送第二请求数据命令，获取所述第二请求数据命令对应的数据，直到达到请求数据命令次数阈值。
6.如权利要求1所述的多机数据传输方法，其特征在于，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的，包括：
所述主机接收到所述第一请求数据命令后，将所述第一请求数据命令对应的第二代码数据与所述第二代码数据对应的第二校验码进行打包，得到第一数据；
其中，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的。
7.如权利要求6所述的多机数据传输方法，其特征在于，所述第二代码数据与所述第二校验码是从所述闪存中获取的第三数据，并对所述第三数据解包，得到待校验的第四代码数据和第四校验码，根据所述第四校验码对所述第四代码数据校验后得到的，包括：
根据队列串行外围接口协议端口从所述闪存中获取第四数据，并对所述第四数据进行解包，得到第五代码数据和第五校验码；
根据所述第五校验码对所述第五代码数据按照先查错再纠错的方式进行校验，将校验通过的第五数据存入第二静态随机存取存储器中，并从所述第二静态随机存取存储器中取出与所述第一请求数据命令对应的所述第二代码数据与所述第二校验码。
8.一种多机数据传输装置，其特征在于，包括：
请求数据模块，用于根据重配置后的第一集成电路互联总线，向主机主动发送第一请求数据命令，以使所述主机根据所述第一请求数据命令反馈第一数据；其中，所述第一数据是所述主机根据所述第一请求数据命令对从闪存中取出的数据包校验后生成的；
校验模块，用于对接收到的所述第一数据进行解包，获得第一代码数据和第一校验码，并根据所述第一校验码对所述第一代码数据进行校验；
重复请求数据模块，用于若所述第一代码数据未通过校验，则在数据发送阈值的次数限制下，重复发送所述第一请求数据命令给所述主机，以使所述主机重新反馈第二数据；其中，第二数据是所述主机根据所述第一请求数据命令后再次发送第一数据得到的。
9.一种计算机可读存储介质，其特征在于，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行如权利要求1-7任一项所述的多机数据传输方法。
10.一种电子设备，其特征在于，所述电子设备包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行如权利要求1-7任一项所述的多机数据传输方法。
CN202311093247.8A 2023-08-28 2023-08-28 一种多机数据传输方法、装置、存储介质及电子设备 Active CN117076371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311093247.8A CN117076371B (zh) 2023-08-28 2023-08-28 一种多机数据传输方法、装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311093247.8A CN117076371B (zh) 2023-08-28 2023-08-28 一种多机数据传输方法、装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN117076371A true CN117076371A (zh) 2023-11-17
CN117076371B CN117076371B (zh) 2024-04-12

Family

ID=88711372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311093247.8A Active CN117076371B (zh) 2023-08-28 2023-08-28 一种多机数据传输方法、装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN117076371B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006128787A1 (de) * 2005-06-03 2006-12-07 Robert Bosch Gmbh Verfahren zum betreiben eines bussystems, bussystem und busteilnehmer
JP2007072685A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp データ転送装置及び情報処理装置
CN103744811A (zh) * 2013-12-27 2014-04-23 华中科技大学 一种串行数据传输系统及方法
CN111490919A (zh) * 2019-01-29 2020-08-04 深圳市帝迈生物技术有限公司 一种主从机系统、设备终端及其通信校验方法
WO2021142965A1 (zh) * 2020-01-14 2021-07-22 深圳壹账通智能科技有限公司 数据同步方法、装置、计算机设备及存储介质
CN113225406A (zh) * 2021-03-20 2021-08-06 杭州雅格纳科技有限公司 一种主机和多从机的通信方法
CN114691578A (zh) * 2022-04-01 2022-07-01 华中科技大学 一种高性能串行通信方法、系统、介质、设备及终端
CN115361236A (zh) * 2022-10-20 2022-11-18 成都飞机工业（集团）有限责任公司 一种数据传输一致性校验方法、装置、设备及介质
CN115567167A (zh) * 2022-12-06 2023-01-03 芯动微电子科技(珠海)有限公司 一种总线传输数据纠错方法及装置
CN116541329A (zh) * 2023-05-12 2023-08-04 山东云海国创云计算装备产业创新中心有限公司 一种数据传输方法、装置、设备及介质
CN116578521A (zh) * 2023-07-14 2023-08-11 深圳中安辰鸿技术有限公司 一种单总线通信方法、装置、系统及设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006128787A1 (de) * 2005-06-03 2006-12-07 Robert Bosch Gmbh Verfahren zum betreiben eines bussystems, bussystem und busteilnehmer
JP2007072685A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp データ転送装置及び情報処理装置
CN103744811A (zh) * 2013-12-27 2014-04-23 华中科技大学 一种串行数据传输系统及方法
CN111490919A (zh) * 2019-01-29 2020-08-04 深圳市帝迈生物技术有限公司 一种主从机系统、设备终端及其通信校验方法
WO2021142965A1 (zh) * 2020-01-14 2021-07-22 深圳壹账通智能科技有限公司 数据同步方法、装置、计算机设备及存储介质
CN113225406A (zh) * 2021-03-20 2021-08-06 杭州雅格纳科技有限公司 一种主机和多从机的通信方法
CN114691578A (zh) * 2022-04-01 2022-07-01 华中科技大学 一种高性能串行通信方法、系统、介质、设备及终端
CN115361236A (zh) * 2022-10-20 2022-11-18 成都飞机工业（集团）有限责任公司 一种数据传输一致性校验方法、装置、设备及介质
CN115567167A (zh) * 2022-12-06 2023-01-03 芯动微电子科技(珠海)有限公司 一种总线传输数据纠错方法及装置
CN116541329A (zh) * 2023-05-12 2023-08-04 山东云海国创云计算装备产业创新中心有限公司 一种数据传输方法、装置、设备及介质
CN116578521A (zh) * 2023-07-14 2023-08-11 深圳中安辰鸿技术有限公司 一种单总线通信方法、装置、系统及设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
苏燕: "极速轮询", 山东商业职业技术学院学报, vol. 8, no. 5, 31 October 2008 (2008-10-31), pages 103 - 104 *
陈吕洲编著: "《Arduino程序设计基础》", 31 January 2014, 北京航空航天大学出版社, pages: 131 - 133 *

Also Published As

Publication number Publication date
CN117076371B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN107341083B (zh) 一种接口控制器的验证方法和验证系统
WO2011137640A1 (zh) 文件传输方法、文件发送装置和文件接收装置
WO2021128712A1 (zh) 电池地址管理方法及电池管理系统
CN106713044B (zh) 数据升级方法及装置
CN111736866A (zh) 兼容一对一和一对多的在线升级方法及终端设备
US7783964B2 (en) Redundant 3-wire communication system and method
CN117076371B (zh) 一种多机数据传输方法、装置、存储介质及电子设备
US7760655B2 (en) Method and device for transfer of data over a data connection from a sender to a receiver by means of packets
CN104714761B (zh) 一种应用Android系统的设备的无线数据打印系统和方法
CN107357596B (zh) 芯片程序更新系统
US8880972B2 (en) Serial transmission apparatus, information processing apparatus, and serial transmission method
CN115460036B (zh) 基于uart实现多路can数据收发的系统、方法、设备及存储介质
CN116204214A (zh) Bmc升级方法、装置、系统、电子设备及存储介质
US20220263869A1 (en) Data validation for zero copy protocols
US11677829B2 (en) Data processing device and data processing system
CN112822002B (zh) 基于spi的通信方法及装置、电子设备和存储介质
CN106487694B (zh) 一种数据流处理方法和装置
CN113411198B (zh) 基于双通道和rssp-i的通信方法、装置、电子设备及存储介质
CN114978898A (zh) 数据传输控制方法、装置、抬头显示器和存储介质
US20140153384A1 (en) Electronic device and transmission control method
CN112363962B (zh) 数据通信方法、系统、电子设备及计算机存储介质
CN111306087A (zh) 串行的传输风扇控制装置、串行的风扇控制系统及其方法
JP3245552B2 (ja) 転送制御システム
CN112363962A (zh) 数据通信方法、系统、电子设备及计算机存储介质
CN110649993B (zh) 快速确认帧的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant