CN105808476B - 跨时钟域数据的传输方法及装置 - Google Patents

跨时钟域数据的传输方法及装置 Download PDF

Info

Publication number
CN105808476B
CN105808476B CN201610228005.9A CN201610228005A CN105808476B CN 105808476 B CN105808476 B CN 105808476B CN 201610228005 A CN201610228005 A CN 201610228005A CN 105808476 B CN105808476 B CN 105808476B
Authority
CN
China
Prior art keywords
circuit
input circuit
data
clock
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610228005.9A
Other languages
English (en)
Other versions
CN105808476A (zh
Inventor
方励
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201610228005.9A priority Critical patent/CN105808476B/zh
Publication of CN105808476A publication Critical patent/CN105808476A/zh
Application granted granted Critical
Publication of CN105808476B publication Critical patent/CN105808476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种跨时钟域数据的传输方法及装置。其中，该方法包括：时钟管理模块检测输出电路与输入电路的时钟频率；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。本发明解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。

Description

跨时钟域数据的传输方法及装置
技术领域
本发明涉及芯片领域，具体而言，涉及一种跨时钟域数据的传输方法及装置。
背景技术
当前，主流的芯片越来越多的采用SoC(System on Chip)设计，意思是在一个芯片上集成了系统，而这个系统会根据使用场景采用不同的架构，绝大多数的SoC都包括处理器核心、存储器、内部总线、外围电路等多个电路模块。随着半导体行业的发展，芯片上集成的电路模块会越来越多，芯片在进行工作时，各个电路模块之间要进行数据的传递。
需要说明的是，由于各个电路模块都处于不同的时钟域，各个电路模块处于不同的时钟频率，各个电路模块(例如输出电路和输入电路)在进行数据传递时电路中会发生亚稳态的风险，从而导致数据传送不准确、电路功能失效的问题。
针对上述数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种跨时钟域数据的传输方法及装置，以至少解决数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
根据本发明实施例的一个方面，提供了一种跨时钟域数据的传输方法，包括：时钟管理模块检测输出电路与输入电路的时钟频率；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
根据本发明实施例的另一方面，还提供了一种跨时钟域数据的传输装置，包括：时钟管理模块，用于检测输出电路与输入电路的时钟频率；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块用于控制输入电路按照第一采样拍数对输出电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块用于控制输入电路按照第二采样拍数对输出电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
在本发明实施例中，采用时钟管理模块检测输出电路与输入电路的时钟频率；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数，解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的一种跨时钟域数据的传输方法的流程图；
图2是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；
图3是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；
图4是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；
图5是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；
图6是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；
图7是根据本发明实施例的一种可选地跨时钟域数据的传输方法的流程图；以及
图8是根据本发明实施例的一种跨时钟域数据的传输装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请中专业术语解释如下：
亚稳态：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
实施例一
根据本发明实施例，提供了一种跨时钟域数据的传输方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的跨时钟域数据的传输方法，如图1所示，该方法可以包括：
步骤S12，时钟管理模块检测输出电路与输入电路的时钟频率，其中，输出电路与输入电路处于不同的时钟域。
具体地，本方案应用于一种异步电路，在该异步电路中可以包括输出电路、输入电路以及时钟管理模块PWU，上述输出电路可以为主设备电路，上述输入电路可以为从设备电路，上述主设备电路与从设备电路处于不同的时钟域，主从设备的时钟频率、工作频率不相同，时钟管理模块PWU可以随时检测到异步电路中主从设备的时钟频率。
步骤S14，在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样。
具体地，在本方案中，如果从设备电路(即上述输出电路)的时钟频率较高，从设备电路的时钟频率高于主设备(即上述输入电路)的时钟频率时，时钟管理模块PWU可以将异步电路中的控制信号LATCH_LEV_SEL设为1，此时异步电路中的电平脉冲-电平脉冲转换电路的采样拍数为3拍，从设备电路可以按照3拍的采样拍数去对主设备电路的通信数据进行采样，这样就能将亚稳态发生的几率减小到极低，需要说明的是，采样时间的具体的计算公式可以参见亚稳态时间计算公式。
步骤S16，在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
具体地，在本方案中，如果从设备电路(即上述输出电路)的时钟频率较低，从设备电路的时钟频率低于主设备(即上述输入电路)的时钟频率时，为使主设备到从设备数据链路延迟最小，时钟管理模块PMU可以将异步电路中的控制信号LATCH_LEV_SEL设为0，此时异步电路中的电平脉冲-电平脉冲转换电路的采样拍数为2拍，这样就减小了系统延迟时间，也较少了亚稳态的发生几率。
本实施例通过时钟管理模块检测输出电路与输入电路的时钟频率，其中，输出电路与输入电路处于不同的时钟域；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。容易注意到，本方案可以自适应电路的工作状态，能根据电路的工作状态(时钟频率)自动跳转数据的采样级数latch。因此，本申请解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
需要说明的是，由于时钟频率与工作频率具有一定的比例关系，因此，本方案也可以根据主从设备的工作频率来确定上述采样拍数。
可选地，在步骤S12，时钟管理模块检测输出电路与输入电路的时钟频率之前，本实施例提供的方法还可以包括：
步骤S111，输出电路向输入电路发送通信请求信号，其中，输入电路根据通信请求信号向输出电路反馈应答信号。
具体地，在本方案中，主设备电路(即上述输出电路)与从设备电路(即上述输入电路)在传送通信数据之前要进行部分握手，主设备电路可以先向从设备电路发送通信请求信号Tx，从设备在接收到请求信号Tx信号之后，可以向主设备电路反馈应答信号Rx，需要说明的是，上述Tx以及Rx可以为主从设备的接口协议信号。
可选地，主从设备握手电路图如2所示，主从设备的握手原理图如图3所示，A电路处于时钟域A，B电路处于时钟域B，A电路向B电路发送assert request，B电路向A电路反馈assert acknowledge。
还需要说明的是，主从设备之间的通信请求与应答信号(Tx/Rx)跨时钟域传递是基于Partial handshake握手电路，握手信号可以为电平脉冲信号(Pulse),电平脉冲的跨时钟域传递是可以采用电平脉冲-电平脉冲转换电路(Pulse-to-pulse)。
步骤S112，输出电路根据应答信号生成通信数据。
具体地，在本方案中，在主从设备之间握手成功后，主从设备之间可以传送通信数据。
可选地，输入电路包括：同步器以及数据锁存器，其中，输入电路对通信数据进行采样的步骤包括：
步骤S21，同步器将通信数据同步至数据锁存器。
步骤S22，输出电路向数据锁存器发送第一信号，其中，第一信号用于表征通信数据处于稳定状态。
步骤S23，数据锁存器根据第一信号将通信数据发送至输入电路的输入端。
具体地，在本方案中，上述数据锁存器可以为用于锁存数据的MUX，结合图4，在异步电路中的采样电路D-MUX中，上述第一信号tx_sel信号有效可以代表通信数据tx_data稳定，同步器synchronizer将上述第一信号同步到数据锁存器MUX的电路端，此时通信数据tx_data保持稳定，待到第一信号tx_sel被同步到数据锁存器MUX控制端后，数据锁存器则将通信数据发送至输入电路的输入端，数据采样则完成，采样电路D-MUX设计如图5所示。
可选地，输出电路使用两个输入电路的时钟节拍发送通信请求信号；输入电路使用两个输出电路的时钟节拍向输出电路反馈应答信号。
具体地，主设备电路(即上述输出电路)发送通信请求至从设备电路(即上述输入电路)可以使用2个从设备电路的时钟节拍，从设备电路反馈应答至主设备电路可以使用2个主设备电路的时钟节拍，在本方案中，通讯时间不包括请求和应答信号的产生时间。
可选地，上述通信数据至少包括：地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
具体地，主从设备中的通信数据可以为地址控制信号Address，字操作信号BE，读写控制信号RW，写数据WDATA以及读数据RDATA。上述通信数据的跨时钟域传递也额可以基于图4中的异步处理电路，异步处理电路中的采样级数(Latch级数)也是可变的(2级/3级)，采样级数可以由PMU时钟管理模块(图4中未示出)提供。
下面介绍本申请的设计原理，结合图6，在主设备transmitter和从设备receiver进行通信时，主设备可以发往从设备的请求信号Tx,从设备响应主设备请求的应答信号Rx,地址控制信号Address，字操作信号BE，读写控制信号RW，写数据WDATA，读数据RDATA。结合图7，当主从设备工作于不同的时钟域时，需要在设备之间的通信链路加入异步处理模块Synchronizer,本方案的设计原理则是对图7中异步处理模块Synchronizer的改进。
综上，本方案基于异步握手和上述D-MUX采样电路来防止亚稳态产生，保证数据传输的正确。
实施例二
本申请还提供了一种跨时钟域数据的传输装置，如图8所示，上述装置可以包括：处于不同时钟域的输出电路与输入电路，其中，装置还可以包括：
时钟管理模块80，用于检测输出电路82与输入电路84的时钟频率。
在输出电路82的时钟频率高于输入电路84的时钟频率的情况下，时钟管理模块80用于控制输入84电路按照第一采样拍数对输出电路82的输出端的通信数据进行采样；
在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块用于控制输入电路84按照第二采样拍数对输出电路82的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。
本实施例通过时钟管理模块检测输出电路与输入电路的时钟频率，其中，输出电路与输入电路处于不同的时钟域；在输出电路的时钟频率高于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样；在输出电路的时钟频率低于输入电路的时钟频率的情况下，时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样，其中，第二采样拍数小于第一采样拍数。容易注意到，本方案可以自适应电路的工作状态，能根据电路的工作状态(时钟频率)自动跳转数据的采样级数latch。因此，本申请解决了数据在不同时钟域进行传送的过程中，输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
可选地，输出电路还用于向输入电路发送通信请求信号，其中，输入电路根据通信请求信号向输出电路反馈应答信号；输出电路还用于根据应答信号生成通信数据。
可选地，输入电路包括：同步器，用于将通信数据同步至数据锁存器；输出电路还用于向数据锁存器发送第一信号，其中，第一信号用于表征通信数据处于稳定状态；数据锁存器，用于根据第一信号将通信数据发送至输入电路的输入端。
可选地，输出电路使用两个输入电路的时钟节拍发送通信请求信号；输入电路使用两个输出电路的时钟节拍向输出电路反馈应答信号。
可选地，通信数据至少包括：地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种跨时钟域数据的传输方法，其特征在于，包括：
时钟管理模块检测输出电路与输入电路的时钟频率，其中，时钟管理模块根据所述输出电路和所述输入电路的时钟频率自动跳转数据的采样级数；
在所述输出电路的时钟频率高于所述输入电路的时钟频率的情况下，所述时钟管理模块控制所述输入电路按照第一采样拍数对所述输出电路的输出端的通信数据进行采样；
在所述输出电路的时钟频率低于所述输入电路的时钟频率的情况下，所述时钟管理模块控制所述输入电路按照第二采样拍数对所述输出电路的输出端的通信数据进行采样，其中，所述第二采样拍数小于所述第一采样拍数。
2.根据权利要求1所述的方法，其特征在于，在时钟管理模块检测输出电路与输入电路的时钟频率之前，所述方法还包括：
所述输出电路向所述输入电路发送通信请求信号，其中，所述输入电路根据所述通信请求信号向所述输出电路反馈应答信号；
所述输出电路根据所述应答信号生成所述通信数据。
3.根据权利要求1或2所述的方法，其特征在于，所述输入电路包括：同步器以及数据锁存器，其中，所述输入电路对所述通信数据进行采样的步骤包括：
所述同步器将所述通信数据同步至所述数据锁存器；
所述输出电路向所述数据锁存器发送第一信号，其中，所述第一信号用于表征所述通信数据处于稳定状态；
所述数据锁存器根据所述第一信号将所述通信数据发送至所述输入电路的输入端。
4.根据权利要求2所述的方法，其特征在于，
所述输出电路使用两个所述输入电路的时钟节拍发送所述通信请求信号；
所述输入电路使用两个输出电路的时钟节拍向所述输出电路反馈所述应答信号。
5.根据权利要求1所述的方法，其特征在于，所述通信数据至少包括：地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
6.一种跨时钟域数据的传输装置，其特征在于，所述装置至少包括：处于不同时钟域的输出电路与输入电路，其中，所述装置还包括：
时钟管理模块，用于检测输出电路与输入电路的时钟频率，其中，时钟管理模块根据所述输出电路和所述输入电路的时钟频率自动跳转数据的采样级数；
在所述输出电路的时钟频率高于所述输入电路的时钟频率的情况下，所述时钟管理模块用于控制所述输入电路按照第一采样拍数对所述输出电路的输出端的通信数据进行采样；
在所述输出电路的时钟频率低于所述输入电路的时钟频率的情况下，所述时钟管理模块用于控制所述输入电路按照第二采样拍数对所述输出电路的输出端的通信数据进行采样，其中，所述第二采样拍数小于所述第一采样拍数。
7.根据权利要求6所述的装置，其特征在于，
所述输出电路还用于向所述输入电路发送通信请求信号，其中，所述输入电路根据所述通信请求信号向所述输出电路反馈应答信号；
所述输出电路还用于根据所述应答信号生成所述通信数据。
8.根据权利要求6或7所述的装置，其特征在于，所述输入电路包括：
同步器，用于将所述通信数据同步至数据锁存器；
所述输出电路还用于向所述数据锁存器发送第一信号，其中，所述第一信号用于表征所述通信数据处于稳定状态；
所述数据锁存器，用于根据所述第一信号将所述通信数据发送至所述输入电路的输入端。
9.根据权利要求7所述的装置，其特征在于，
所述输出电路使用两个所述输入电路的时钟节拍发送所述通信请求信号；
所述输入电路使用两个输出电路的时钟节拍向所述输出电路反馈所述应答信号。
10.根据权利要求6所述的装置，其特征在于，所述通信数据至少包括：地址控制信号、字操作信号、读写控制信号、写数据以及读数据。
CN201610228005.9A 2016-04-12 2016-04-12 跨时钟域数据的传输方法及装置 Active CN105808476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610228005.9A CN105808476B (zh) 2016-04-12 2016-04-12 跨时钟域数据的传输方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610228005.9A CN105808476B (zh) 2016-04-12 2016-04-12 跨时钟域数据的传输方法及装置

Publications (2)

Publication Number Publication Date
CN105808476A CN105808476A (zh) 2016-07-27
CN105808476B true CN105808476B (zh) 2019-01-04

Family

ID=56460053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228005.9A Active CN105808476B (zh) 2016-04-12 2016-04-12 跨时钟域数据的传输方法及装置

Country Status (1)

Country Link
CN (1) CN105808476B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110045782B (zh) * 2019-03-20 2023-07-04 上海华虹宏力半导体制造有限公司 一种数据读写同步电路及数据读写方法
CN112148655B (zh) * 2019-06-28 2023-11-17 深圳市中兴微电子技术有限公司 多位数据跨时钟域的处理方法及装置
CN114117972B (zh) * 2022-01-26 2022-06-10 之江实验室 一种异步电路的同步装置和方法
CN116795172B (zh) * 2023-08-29 2023-12-12 芯耀辉科技有限公司 一种用于高速数字传输的跨时钟域处理方法、介质及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320362A (zh) * 2008-06-27 2008-12-10 北京大学深圳研究生院 支持异步传输的阵列处理系统及其时钟管理方法
JP5445358B2 (ja) * 2010-07-02 2014-03-19 富士通株式会社 検証支援プログラム、検証支援装置および検証支援方法
CN102510281A (zh) * 2011-10-27 2012-06-20 珠海天威技术开发有限公司 跨时钟域异步数据处理装置及方法、芯片及其工作方法
CN104850524B (zh) * 2015-05-29 2018-06-01 大唐微电子技术有限公司 一种跨时钟域的ahb总线桥接方法和装置

Also Published As

Publication number Publication date
CN105808476A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105808476B (zh) 跨时钟域数据的传输方法及装置
JP5500741B2 (ja) データ処理システムにおける割込承認
US10489546B1 (en) Modular system on chip configuration system
Sheng et al. Towards Low-Latency Communication on FPGA Clusters with 3D FFT Case Study
CN109902056A (zh) 一种串行传输的方法、装置、设备及计算机可读存储介质
US11782474B2 (en) Clock control method, apparatus, and device, and storage medium
CN116074267B (zh) 一种数据通信系统及SoC芯片
CN108345564A (zh) 中断矩阵模块、芯片及电子设备
CN110740085A (zh) 一种基于并机系统的通信方法、通信装置及终端
Sharma et al. Analysis of UART Communication Protocol
US7529960B2 (en) Apparatus, system and method for generating self-generated strobe signal for peripheral device
KR20160055685A (ko) 링크 계층 신호 동기화
CN107918443B (zh) 一种信号生成方法和装置
WO2022100148A1 (zh) 一种背板通讯设备及其控制方法、存储介质
TWI740564B (zh) 跨時鐘域信號傳輸方法、電路以及電子裝置
CN113268443A (zh) Smi总线通信方法、装置、电子设备和介质
CN109992225A (zh) 数据输出方法及相关装置
CN117669441B (zh) 待测设计的接口时序检查方法、装置和电子设备
Aithal et al. FPGA implementation of AHB to APB protocol
CN109286659A (zh) 一种游戏程序推送方法、装置、终端及计算机存储介质
Zhang et al. Research on development of embedded uninterruptable power supply system for IOT-based mobile service
CN205680088U (zh) 跨时钟域数据的传输装置及异步电路
Mahure et al. Uart with automatic baud rate generator and frequency divider
Agrawal et al. AXI Based Three 8-bit Parallel Input to One Serial Output Converter with Priority Management System and Asynchronous Clocks at Input and Output
CN106453588B (zh) 释放连接的方法、装置及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant