CN1763696A - 数据传输系统及其链接电源状态改变方法 - Google Patents

数据传输系统及其链接电源状态改变方法 Download PDF

Info

Publication number
CN1763696A
CN1763696A CNA2005101254383A CN200510125438A CN1763696A CN 1763696 A CN1763696 A CN 1763696A CN A2005101254383 A CNA2005101254383 A CN A2005101254383A CN 200510125438 A CN200510125438 A CN 200510125438A CN 1763696 A CN1763696 A CN 1763696A
Authority
CN
China
Prior art keywords
power supply
link
supply state
link power
upstream component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101254383A
Other languages
English (en)
Other versions
CN100373297C (zh
Inventor
曾纹郁
毛金良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1763696A publication Critical patent/CN1763696A/zh
Application granted granted Critical
Publication of CN100373297C publication Critical patent/CN100373297C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Information Transfer Systems (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electrotherapy Devices (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种周边装置互连高速(Peripheral ComponentInterconnect Express，PCIE)数据传输系统及其链接电源状态改变方法。周边装置互连高速数据传输系统包括上游组件、下游组件及链接。当链接于第一链接电源状态时，下游组件与上游组件通过链接正常传输数据。上游组件于产生关闭信号后，开始计时一预定时间，且其预定时间可调整。而下游组件于接收关闭信号后，输出确认信号至上游组件。若上游组件未于预定时间内接收确认信号，上游组件于预定时间后，使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。

Description

数据传输系统及其链接电源状态改变方法
技术领域
本发明涉及一种数据传输系统，特别是涉及一种周边装置互连高速数据传输系统及其链接电源状态改变方法。
背景技术
随着时间的巨轮不断向前迈进，在个人计算机原为主流的周边零件连接接口(Peripheral Component Interconnect，PCI)，在未来的处理器与输出/输入组件需要更高的传输频宽，已渐渐超出PCI的范围。业界因此推出新一代的PCI Express，以做为未来各种运算平台的标准区域输入/输出总线。其最大特色为效能的提升，单向传输速率即可达2.5GHz，更可藉扩增通道(lane)增加传输速率，例如使用4信道即可使传输速度提升4倍。
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)，定义组件于各个情况下的电源状态，称为组件电源状态(device powerstates，D-states)。而PCI Express更进一步的定义组件间的链接的电源状态，称为链接电源状态(link power states，L-states)。且各个链接电源状态与组件电源状态亦有相对应的关系。
组件电源状态D0(Full-On)表示组件是于正常工作的状态下。组件于组件电源状态D0时，此时组件之间的链接处于链接电源状态L0、L0s或L1。
组件电源状态D1及D2并未明显地定义出，但概括而言，组件电源状态D2较D0与D1节省电力，但保持较少组件的状态。组件电源状态D1较D2节省电力，但可保持更多组件的状态。组件电源状态D1及D2对应至链接电源状态L1。
组件电源状态D3(Off)表示关机状态，包括有D3cold与D3hot状态。当组件于D3cold状态时，表示主电源未提供至组件。当组件于D3hot状态时，表示主电源提供至组件。当组件的电源状态于D3cold状态，若有辅助电源(auxiliary power)提供给组件，则组件之间的链接对应至链接电源状态L2；若无电源提供给组件，则组件之间的链接对应至链接电源状态L3。组件电源状态D3hot对应至链接电源状态L1或L2/L3 ready。
链接电源状态L0是组件之间的链接于正常工作状态的电源状态。链接电源状态L0s于组件之间的链接传输数据时，若有短暂的数据传输的闲置时段，可进入链接电源状态L0s以减少功率的耗损。
组件之间的链接于链接电源状态L1时，组件于暂停无工作要求的状态下，而会减低组件之间的链接电力的需求。此时，并无时钟讯号的触发，及锁相回路电路(Phase Locked Loop，PLL)亦暂停使用。
链接电源状态L2与链接电源状态L3为关机状态，差别在于链接电源状态L2有辅助电源的存在，而链接电源状态L3无辅助电源。
发明内容
有鉴于此，本发明提供一种周边装置互连高速数据传输系统及其电源链接状态改变方法。藉由于上游组件产生一关闭信号后，计时一预定时间，当上游组件未于前述的预定时间内接收下游组件所产生的确认信号时，上游组件将链接自第一电源链接状态改变至第二链接电源状态，以移除链接的电源。
本发明提出一种周边装置互连高速数据传输系统。周边装置互连高速(Peripheral Component Interconnect Express，PCIE)数据传输系统包括上游组件、下游组件及链接。当链接于第一链接电源状态时，下游组件与上游组件通过链接正常传输数据。上游组件于产生关闭信号后，开始计时一预定时间。而下游组件于接收关闭信号后，输出确认信号至上游组件。若上游组件未于预定时间内接收确认信号，上游组件于预定时间后，使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。
本发明提出一种周边装置互连高速数据传输系统的链接电源状态改变方法。周边装置互连高速数据传输系统包括上游组件、下游组件及链接，下游组件与上游组件通过链接传输数据。链接电源状态改变方法包括如下步骤：首先，上游组件发出关闭信号至下游组件，并开始计时一可调整预定时间，而此时链接于一第一链接电源状态。接着，下游组件接收关闭信号后，输出确认信号至上游组件。最后，若上游组件未于可调整预定时间内接收确认信号，上游组件使链接自第一链接电源状态改变至第二链接电源状态，以移除链接的电源。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1示出了于PCI Express的链接与层级架构图。
图2示出了依照本发明一较佳实施例的周边装置互连高速数据传输系统的架构图。
图3示出了依照本发明一较佳实施例的PCIE数据传输系统的链接电源状态改变方法的流程图。
图4示出了根联合体及周边装置的信号操作示意图。
附图符号说明
110、210：上游组件
111、121：交易层
112、122：数据链结层
113、123：实体层
120、220：下游组件
130、230：链接
200、400：PCIE数据传输系统
212：定时器
214：缓存器
410：根联合体
422、424、426：周边装置
具体实施方式
请参照图1，其示出了于PCI Express的链接(link)与层级(layer)架构图。
本发明PCI Express链接系统100包含有：一上游组件110，一下游组件120，以及一链接130。其中链接130电性连结于上游组件110与下游组件120之间。
上游组件110包括交易层111(Transaction Layer，TL)、数据链结层112(Data Link Layer，DLL)及实体层113(Physical Layer，PHY)。
上游组件110包括交易层111(Transaction Layer，TL)、数据链结层112(Data Link Layer，DLL)及实体层113(Physical Layer，PHY)。
交易层111产生数据包(data packet)至数据链结层112，或接收数据链结层112传输而来的数据包，亦管理与组件之间的流量控制(flow control)。而交易层接收或产生的数据包称为交易层包(Transaction Layer Packets，TLPs)。
数据链结层112与实体层113之间传输的数据包，以及与交易层111之间传输数据包。数据链结层112接收数据包后提供交易层包至交易层111，或接收交易层111输出的交易层包以输出数据包至实体层113。而数据链结层在做以上操作时，还可侦错以稳定传输数据包。数据链结层112与实体层113之间传输的数据包为数据链结层包(Data Link Layer Packets，DLLPs)。
实体层113负责在组件110与组件120之间的链接(Link)传送包。实体层113自组件120接收包后，转为数据链结层包输至数据链结层112。实体层113亦接收数据链结层112的数据链结层包后，通过与组件120的链接传送包至组件120。
而下游组件120包括交易层121、数据链结层122及实体层123。各层的操作亦如上述，于此不再重述。
请参照图2，其示出了依照本发明一较佳实施例的一种周边装置互连高速数据传输系统的架构图200。周边装置互连高速(Peripheral ComponentInterconnect Express，PCIE)数据传输系统200包括上游组件210、下游组件220及链接230，而上游组件210包括一定时器212以及一缓存器214。上游组件210与下游组件220通过链接230于链接电源状态L0下正常传输数据。
如上述的链接电源状态，其中当链接电源状态由链接电源状态L0改变至链接电源状态L2或链接电源状态L3时，上游组件210会发出关闭信号至下游组件220，而下游组件220则响应产生确认信号至上游组件210，以移除链接的电源。
然而，在上游组件210需接收到下游组件220所产生的确认信号，才能使链接自链接电源状态L0改变至链接电源状态L2或链接电源状态L3，否则，上游组件210会一直等待接收确认信号，而无法将链接电源状态由L0改变至链接电源状态L2或链接电源状态L3，造成死结(Deadlock)或异常等状况产生。
请参照图3，其示出了依照本发明一较佳实施例的PCIE数据传输系统的链接电源状态改变方法的流程图300。链接电源状态改变方法用于上述PCIE数据传输系统200，其方法包括如下步骤。
首先当PCIE数据传输系统200欲使链接230由第一链接电源状态(例如为链接电源状态L0)改变至第二链接电源状态(例如为链接电源状态L2或链接电源状态L3)时，由上游组件210发出关闭信号(例如为PME-Turn-Off)并通过链接230输出至下游组件220，同时上游组件210并于关闭信号PME-Turn-Off发出后开始计时一预定时间(步骤301)。其中预计时间可弹性调整。
接着，下游组件220判断是否收到关闭信号PME-Turn-Off(步骤302)。如果下游组件220收到关闭信号PME-Turn-Off，则输出确认信号(例如为PME-To-Ack)至上游组件210，以响应关闭讯号PME-Turn-Off(步骤303)。
接着，上游组件210判断是否于预定时间内接收确认信号PME-To-Ack(步骤304以及步骤305)。其中如果PCIE数据传输系统200于预定时间过后尚未收到确认信号PME-To-Ack，则使链接230自第一链接电源状态(例如为L0)改变成第二链接电源状态(例如为L2或L3)，以移除链接230的电源(步骤306)。如果PCIE数据传输系统200于预定时间内收到确认信号PME-To-Ack，则链接230会响应关闭讯号PME-Turn-Off而自第一链接电源状态改变成第二链接电源状(步骤306)。
如图3所示，其中如果下游组件220没有在预定的时间内收到关闭讯号PME-Turn-Off，则也会使得链接230自第一链接电源状态改变成第二链接电源状态(步骤306)。
请参照表1，其示出了本发明实施例的预定时间的一设定方法。前述的预定时间是藉由设定上游组件210中的缓存器RPMTOFF，以调整预定时间的长短。举例来说，当设定缓存器RPMTOFF为001时，预定时间即为256μs，上游组件210于关闭信号发出后开始计时256μs，若于256μs过后仍未收到下游组件220所产生的确认信号，上游组件210即将链接230自链接电源状态L0改变至链接电源状态L2或链接电源状态L3，以移除链接230的电源。
表1
  缓存器RPMTOFF[2：0]   预定时间
  000   128μs
  001   256μs
  010   512μs
  011   1ms
  100   2ms
  101   4ms
  110   8ms
  111   10ms
请参照图4，其示出了根联合体及周边装置的信号作动示意图400。进一步来说，以图2为例，上游组件210例如为一根联合体410(Root Complex，RC)，而下游组件220例如为视讯卡或网络卡等周边装置(Endpoint)。根联合体410以广播(Broadcast)的方式同时发出关闭信号S1至周边装置422、周边装置424及周边装置426。周边装置422于接收关闭信号S1后，输出确认信号S21至根联合体410，PCIE数据传输系统400则使根联合体410与周边装置422的链接由链接电源状态L0改变为链接电源状态L2或L3。同样地，周边装置424于接收关闭信号S1后，输出确认信号S22至根联合体410，使根联合体410与周边装置424的链接由链接电源状态L0改变为链接电源状态L2或L3。
倘若周边装置426于接收关闭信号S1后，没有产生关闭信号S23。或是根联合体410于预定时间过后，仍未接收到周边装置426所产生的关闭信号S23。根联合体410将于预定时间过后，直接将根联合体410与周边装置426的链接330由链接电源状态L0改变为链接电源状态L2或链接电源状态L3。避免根联合体410因未收到周边装置426所产生的关闭信号S23，而造成死结(Deadlock)或异常等状况产生。
本发明上述实施例所揭露的周边装置互连高速数据传输系统及其电源链接状态改变方法。利用上游组件计时一可调整预定时间，若上游组件于预定时间过后仍未接收到下游组件的确认信号，即视为已接收到下游组件的确认信号，而改变链接的链接电源状态，以避免上游组件因持续等待接收确认信号，而造成死结(Deadlock)或异常等状况产生。
综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (10)

1.一种数据传输系统，包括：
一上游组件；
至少一下游组件；以及
一链接，用以连接该上游组件以及该下游组件，其中该链接是于一第一链接电源状态；
其中，当该上游组件输出一关闭讯号至该下游组件并开始计时一预定时间，若该上游组件未于该预定时间内接收由该下游组件输出的一确认信号，则该上游组件使该链接自该第一链接电源状态改变至一第二链接电源状态。
2.如权利要求1所述的数据传输系统，其中当该上游组件于该预定时间内接收该确认信号，该上游组件根据该确认信号使该链接自该第一链接电源状态改变成该第二链接电源状态。
3.如权利要求1所述的数据传输系统，其中当于该第一链接电源状态时，该上游组件与该下游组件通过该链接正常传输数据。
4.如权利要求1所述的数据传输系统，其中若该下游组件于该预定时间内未收到该关闭讯号，则该链接自该第一链接电源状态改变成该第二链接电源状态。
5.如权利要求1所述的数据传输系统，其中该第一链接电源状态为链接电源状态L0，该第二链接电源状态为链接电源状态L2或链接电源状态L3。
6.一种数据传输系统链接电源状态改变方法，该数据传输系统包括一上游组件、一下游组件及一链接，该下游组件与该上游组件通过该链接传输数据，该链接电源状态改变方法包括：
该上游组件发出一关闭信号至该下游组件，并开始计时一可调整预定时间；
该下游组件接收到该关闭信号后，输出一确认信号至该上游组件；以及
若该上游组件未于该可调整预定时间内接收该确认信号，该上游组件使该链接自一第一链接电源状态改变至一第二链接电源状态，用以移除该链接的电源。
7.如权利要求6所述的方法，其中当该上游组件于该可调整预定时间内接收该确认信号，则根据该确认信号使该链接自该第一链接电源状态改变至该第二链接电源状态，以移除该链接的电源。
8.如权利要求6所述的方法，其中若该下游组件于该可调整预定时间内未收到该关闭讯号，则该链接自该第一链接电源状态改变成该第二链接电源状态。
9.如权利要求6所述的方法，其中当于该第一链接电源状态时，该上游组件与该下游组件通过该链接正常传输数据。
10.如权利要求6所述的方法，其中该第一链接电源状态为链接电源状态L0，该第二链接电源状态为链接电源状态L2或链接电源状态L3。
CNB2005101254383A 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法 Active CN100373297C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68331305P 2005-05-23 2005-05-23
US60/683,313 2005-05-23

Publications (2)

Publication Number Publication Date
CN1763696A true CN1763696A (zh) 2006-04-26
CN100373297C CN100373297C (zh) 2008-03-05

Family

ID=36742711

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB2005101254383A Active CN100373297C (zh) 2005-05-23 2005-11-17 数据传输系统及其链接电源状态改变方法
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
CNB200510126728XA Active CN100353285C (zh) 2005-05-23 2005-11-21 周边装置互连高速链接电源状态转换系统及其方法
CNB2005101268117A Active CN100373298C (zh) 2005-05-23 2005-11-22 外设部件接口快速数据传输系统及链接电源状态转换方法
CNB2006100198696A Active CN100390707C (zh) 2005-05-23 2006-03-01 高速外围部件互连接口链接电源状态转换系统及其方法
CN2006100771141A Active CN100407107C (zh) 2005-05-23 2006-04-27 数据传输系统及其链路电源状态转换方法

Country Status (3)

Country Link
US (6) US20060265611A1 (zh)
CN (5) CN100373297C (zh)
TW (5) TWI311705B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123511B (zh) * 2007-09-21 2010-06-02 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
CN102014048A (zh) * 2009-06-30 2011-04-13 英特尔公司 带有状态保持的链路功率节省
CN102075342A (zh) * 2009-11-23 2011-05-25 智微科技股份有限公司 网络装置及其控制方法
CN102082671A (zh) * 2009-11-30 2011-06-01 智微科技股份有限公司 网络装置及其控制方法
CN105339941A (zh) * 2013-05-17 2016-02-17 甲骨文国际公司 针对etl映射设计使用投影器和选择器组件类型
US10216814B2 (en) 2013-05-17 2019-02-26 Oracle International Corporation Supporting combination of flow based ETL and entity relationship based ETL

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069711B2 (en) * 2006-06-30 2018-09-04 Intel Corporation System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption
KR100954819B1 (ko) * 2007-01-22 2010-04-28 이노베이티브 소닉 리미티드 무선통신시스템에서 다중입력다중출력（ｍｉｍｏ）프로세스를 개선하는 방법 및 장치
KR20080074754A (ko) * 2007-02-08 2008-08-13 이노베이티브 소닉 리미티드 무선통신시스템에서 멀티인풋 멀티아웃풋 기능을 중지하는방법 및 장치
US9146892B2 (en) * 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
KR101464741B1 (ko) * 2007-12-12 2014-11-24 엘지전자 주식회사 전원관리 제어 장치 및 방법
JP5096905B2 (ja) * 2007-12-20 2012-12-12 株式会社日立製作所 サーバ装置及びそのリンク回復処理方法
US8706924B2 (en) * 2008-08-14 2014-04-22 Via Technologies, Inc. PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
US8806258B2 (en) * 2008-09-30 2014-08-12 Intel Corporation Platform communication protocol
US8971241B2 (en) * 2008-09-30 2015-03-03 Qualcolmm Incorporated Techniques for supporting relay operation in wireless communication systems
US9203564B2 (en) * 2008-10-20 2015-12-01 Qualcomm Incorporated Data transmission via a relay station in a wireless communication system
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8601296B2 (en) 2008-12-31 2013-12-03 Intel Corporation Downstream device service latency reporting for power management
CN101526846B (zh) * 2009-04-29 2011-12-07 成都市华为赛门铁克科技有限公司 Pcie系统及其控制方法
US8312187B2 (en) * 2009-09-18 2012-11-13 Oracle America, Inc. Input/output device including a mechanism for transaction layer packet processing in multiple processor systems
US20110145655A1 (en) * 2009-12-11 2011-06-16 Mike Erickson Input/output hub to input/output device communication
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
EP2729863B1 (en) 2011-07-06 2017-09-06 Telefonaktiebolaget LM Ericsson (publ) A method for controlling transaction exchanges between two integrated circuits
WO2012106934A1 (zh) 2011-07-27 2012-08-16 华为技术有限公司 Pci快速通道设备、链路能量管理方法及系统
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
WO2013162512A1 (en) * 2012-04-24 2013-10-31 Intel Corporation Adaptive low-power link-state entry policy for active interconnect link power management
US9117036B2 (en) 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
CN103076868B (zh) * 2013-01-06 2015-08-26 威盛电子股份有限公司 电源管理方法及应用该方法的电子系统
GB201309336D0 (en) 2013-05-23 2013-07-10 Protia As Proton conducing ceramic membrage
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9535490B2 (en) 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
KR20180049340A (ko) * 2016-10-31 2018-05-11 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US11054887B2 (en) * 2017-12-28 2021-07-06 Advanced Micro Devices, Inc. System-wide low power management
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
CN108924008A (zh) * 2018-07-10 2018-11-30 郑州云海信息技术有限公司 一种双控制器数据通信方法、装置、设备及可读存储介质
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system
US10855600B2 (en) * 2018-11-13 2020-12-01 Intel Corporation System, apparatus and method for traffic shaping of data communication via an interconnect
US11073894B2 (en) * 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
TWI751501B (zh) * 2020-02-25 2022-01-01 宏碁股份有限公司 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
US20220066531A1 (en) * 2020-08-27 2022-03-03 Realtek Semiconductor Corp. Docking station for power management
US11763040B2 (en) * 2021-04-07 2023-09-19 Western Digital Technologies, Inc. Enhanced D3-cold and faster recovery

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer
US4872110A (en) * 1987-09-03 1989-10-03 Bull Hn Information Systems Inc. Storage of input/output command timeout and acknowledge responses
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
EP0676696B1 (en) * 1994-04-06 1999-01-20 Advanced Micro Devices, Inc. Parallel port circuits in computer systems
US5974558A (en) * 1994-09-02 1999-10-26 Packard Bell Nec Resume on pen contact
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
GB2326065B (en) * 1997-06-05 2002-05-29 Mentor Graphics Corp A scalable processor independent on-chip bus
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US6076128A (en) * 1998-01-28 2000-06-13 International Business Machines Corp. Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses
KR100490934B1 (ko) * 1999-08-25 2005-05-27 시게이트 테크놀로지 엘엘씨 디스크 드라이브의 지능형 파워 관리
US6694390B1 (en) * 2000-09-11 2004-02-17 Intel Corporation Managing bus transaction dependencies
US7287096B2 (en) * 2001-05-19 2007-10-23 Texas Instruments Incorporated Method for robust, flexible reconfiguration of transceive parameters for communication systems
US20030123486A1 (en) * 2001-12-31 2003-07-03 Globespanvirata Incorporated System and method for utilizing power management functionality between DSL peers
US7047428B2 (en) * 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
US6959395B2 (en) * 2002-06-26 2005-10-25 Broadcom Corporation Method and apparatus for the conditional enablement of PCI power management
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7350087B2 (en) * 2003-03-31 2008-03-25 Intel Corporation System and method of message-based power management
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US7185212B2 (en) * 2003-07-21 2007-02-27 Silicon Integrated Systems Corp. Method for PCI express power management using a PCI PM mechanism in a computer system
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
CN1246751C (zh) * 2003-09-09 2006-03-22 威盛电子股份有限公司 具有电源管理的计算机系统及其方法
US7320080B2 (en) * 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7337338B2 (en) * 2004-01-16 2008-02-26 Dell Products L.P. Information handling system capable of operation in reduced power states
CN100527725C (zh) * 2004-03-05 2009-08-12 威盛电子股份有限公司 调整网络接口的电源消耗的方法
US7383457B1 (en) * 2005-03-23 2008-06-03 Apple Inc. Adaptive power-reduction mode
US7469366B1 (en) * 2005-12-13 2008-12-23 Nvidia Corporation Measurement of health statistics for a high-speed interface

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123511B (zh) * 2007-09-21 2010-06-02 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
CN102014048A (zh) * 2009-06-30 2011-04-13 英特尔公司 带有状态保持的链路功率节省
US8831666B2 (en) 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
CN102014048B (zh) * 2009-06-30 2015-09-16 英特尔公司 带有状态保持的链路功率节省
US9588575B2 (en) 2009-06-30 2017-03-07 Intel Corporation Link power savings with state retention
US10175744B2 (en) 2009-06-30 2019-01-08 Intel Corporation Link power savings with state retention
US10712809B2 (en) 2009-06-30 2020-07-14 Intel Corporation Link power savings with state retention
CN102075342A (zh) * 2009-11-23 2011-05-25 智微科技股份有限公司 网络装置及其控制方法
CN102082671A (zh) * 2009-11-30 2011-06-01 智微科技股份有限公司 网络装置及其控制方法
CN105339941A (zh) * 2013-05-17 2016-02-17 甲骨文国际公司 针对etl映射设计使用投影器和选择器组件类型
US10216814B2 (en) 2013-05-17 2019-02-26 Oracle International Corporation Supporting combination of flow based ETL and entity relationship based ETL
CN105339941B (zh) * 2013-05-17 2019-03-05 甲骨文国际公司 针对etl映射设计使用投影器和选择器组件类型

Also Published As

Publication number Publication date
TWI325536B (en) 2010-06-01
US20060271651A1 (en) 2006-11-30
TWI298839B (en) 2008-07-11
US7607029B2 (en) 2009-10-20
TWI311705B (en) 2009-07-01
US20060271649A1 (en) 2006-11-30
US20060265611A1 (en) 2006-11-23
CN1811664A (zh) 2006-08-02
CN100407107C (zh) 2008-07-30
US7849340B2 (en) 2010-12-07
TW200641595A (en) 2006-12-01
US7647517B2 (en) 2010-01-12
CN1841269A (zh) 2006-10-04
TW200641623A (en) 2006-12-01
CN1766799A (zh) 2006-05-03
TW200641617A (en) 2006-12-01
CN100373298C (zh) 2008-03-05
TW200641596A (en) 2006-12-01
CN100390707C (zh) 2008-05-28
US20060265612A1 (en) 2006-11-23
US20060262839A1 (en) 2006-11-23
US7721031B2 (en) 2010-05-18
CN1763694A (zh) 2006-04-26
US20100115311A1 (en) 2010-05-06
TW200641620A (en) 2006-12-01
CN100373297C (zh) 2008-03-05
TWI308695B (en) 2009-04-11
CN100353285C (zh) 2007-12-05
TWI295769B (en) 2008-04-11

Similar Documents

Publication Publication Date Title
CN1763696A (zh) 数据传输系统及其链接电源状态改变方法
CN111131091B (zh) 一种面向片上网络的片间互连方法和系统
US7519747B1 (en) Variable latency buffer and method of operation
US8208467B2 (en) Method and apparatus for modulating the width of a high-speed link
CN1770062A (zh) 用于控制两处理器之间的数据通信的方法和双处理器装置
CN1841353A (zh) 数据速率控制器及其控制方法
CN1913445A (zh) 具有多信道省电和唤醒的数据通信系统和方法
WO2013111010A1 (en) Chip-to-chip communications
US10324513B2 (en) Control of peripheral device data exchange based on CPU power state
EP1650669B1 (en) Method and system for reducing power consumption of handsets through uart auto flow control
CN101080073A (zh) 一种双模通讯终端的模块间通讯电路及方法
CN113424164A (zh) USB 2.0转接驱动器和eUSB2中继器中的功耗降低
CN1842080A (zh) 一种调整传输控制协议接收窗口的方法
CN1761237A (zh) 基于帧间插的以太网数据帧传输系统
CN110865954A (zh) 基于dma的spi设备间通信自动界定可变长帧结束的方法
CN1885747A (zh) 通过通用串行总线通道进行传输的装置及方法
CN113688082A (zh) 一种支持低功耗无感唤醒的高速spi接口电路结构及其控制方法
CN1324859C (zh) 一种处理同步系统主备倒换的装置及方法
CN1347062A (zh) 千兆ip网卡
CN102582292B (zh) 数据处理装置及数据处理方法
CN1753331A (zh) 对接口链路进行重新同步的方法
CN1848713A (zh) 时分复用系统子节点帧同步实现方法及实现装置
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
CN111352893B (zh) 一种fpga和stm32单片机的通信方法
CN1509011A (zh) 一种网口流量控制的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant