CN108268085B - 半导体装置 - Google Patents

Abstract

本发明提供一种半导体装置，其包括时钟管理单元。时钟管理单元包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及时钟管理单元控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元将功率管理单元时钟请求发送到时钟管理单元控制器。时钟管理单元响应于功率管理单元时钟请求将时钟信号提供到知识产权块。本发明以硬件方面控制时钟管理单元的各种时钟源。因此，半导体装置的性能增强，并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。

Description

半导体装置

本申请主张2017年1月3日在韩国知识产权局递交的第10-2017-0000605号韩国专利申请以及2017年1月25日在美国专利商标局递交的第15/415,162号美国专利申请的优先权，所述专利申请的揭示内容以引用的方式全文并入本文中。

技术领域

本发明涉及半导体装置、半导体系统和操作半导体装置的方法。

背景技术

片上系统(System-on-Chip，SoC)可以包含一个或多个知识产权块(intellectualproperty block，IP块)、时钟管理单元(clock management unit，CMU)和功率管理单元(power management unit，PMU)。CMU将时钟信号提供到IP块。IP块是IP核心或逻辑的可重复使用单元或在半导体装置的设计中的芯片布局。并且，CMU停止将时钟信号提供到没有在操作中的IP块，并且因此减少在采用SoC的系统中的资源的浪费。

为了控制时钟信号的供应，可以通过使用特殊功能寄存器(special functionregister，SFR)的软件控制各种包含于CMU中的时钟源，例如，多路复用器(multiplexer，MUX)电路、时钟划分电路、短路停止电路和时钟门控(gating)电路。然而，使用软件的CMU的时钟源的控制可能比使用硬件的CMU的时钟源的控制更慢。因此，需要硬件方面控制CMU的时钟源的方法。

发明内容

根据本发明的示例性实施例，如下提供一种半导体装置。时钟管理单元(CMU)包含：第一时钟控制电路，其控制第一时钟源的；第二时钟控制电路，其响应于来自IP块的知识产权(IP)块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源；以及CMU控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元(powermanagement unit，PMU)将PMU时钟请求发送到CMU控制器。CMU响应于PMU时钟请求将时钟信号提供到IP块。

根据本发明的示例性实施例，如下提供一种半导体装置。CMU包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路、控制第二时钟源且从第一时钟源中接收时钟信号；以及CMU控制器。在CMU控制器执行从PMU接收的控制命令之后，PMU将控制命令发送到CMU控制器并且从CMU控制器中接收确认。CMU响应于控制命令将时钟信号提供到IP块。

根据本发明的示例性实施例，半导体系统包含片上系统(SoC)和电连接到SoC的至少一个外部装置。SoC包含至少一个IP块、将时钟信号提供到至少一个IP块的CMU、将PMU时钟请求和控制命令发送到CMU以控制提供到至少一个IP块的时钟信号的PMU。CMU包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自至少一个IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路、控制第二时钟源且从第一时钟源中接收时钟信号。

根据本发明的示例性实施例，如下提供操作半导体装置的方法。从PMU中接收控制命令以用于控制提供到IP块的时钟信号。根据控制命令使用第一时钟控制电路和第二时钟控制电路来控制时钟信号。在执行控制命令之后，将确认发送到PMU。第一时钟控制电路控制第一时钟源。第二时钟控制电路响应于来自IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路，并且控制从第一时钟源中接收时钟信号的第二时钟源。

根据本发明的示例性实施例，如下提供一种半导体装置。时钟源产生时钟信号。多个时钟组件包含根时钟组件和叶时钟组件。时钟信号通过多个时钟组件。时钟源耦合到根时钟组件。信道管理电路耦合到叶时钟组件。知识产权(IP)块耦合到信道管理电路，并且接收时钟信号。CMU控制器耦合到根时钟组件和信道管理电路。PMU耦合到CMU控制器。多个时钟组件经配置以响应于知识产权(IP)块时钟请求将来自叶时钟组件的时钟请求信号发送到根时钟组件，并且响应于来自先前时钟组件的确认将时钟信号从根时钟组件传递到叶时钟组件。

附图说明

通过参考本发明的附图详细描述它的示例性实施例，本发明的这些和其它特征将变得更加显而易见：

图1是说明根据本发明的实例实施例的半导体装置的示意图。

图2是说明操作根据本发明的实例实施例的半导体装置的方法的示意图。

图3是说明根据本发明的实例实施例的半导体装置的实例操作的示意图。

图4A到图4C是说明图3的半导体装置的操作的时序图。

图5是说明图3的半导体装置的实例操作的示意图。

图6和图7是说明根据本发明的另一实例实施例的半导体装置的实例操作的示意图。

图8是说明根据本发明的另一实例实施例的半导体装置的实例操作的示意图。

图9和图10是说明根据本发明的另一实例实施例的半导体装置的实例操作的示意图。

图11是说明操作根据本发明的另一实例实施例的半导体装置的方法的示意图。

图12是说明半导体系统的框图，对于所述半导体系统来说根据本发明的一些实例实施例的半导体装置和根据本发明的一些实例实施例的半导体装置的操作方法是适用的。

图13到图15是说明图12的半导体系统的实例的示意图。

附图标号说明

1：半导体装置、SoC；

10：处理器；

20：存储器装置；

30：显示装置；

40：网络装置；

50：存储装置；

60：输入/输出装置；

70：总线；

100：时钟管理单元；

110、110a、110b：CMU控制器；

120a、120b、120c、120d、120e、120f、120g：时钟组件；

122、122a、122b、122c、122d、122e、122f、122g、122i、122j：时钟控制电路；

124、124a、124b、124c、124d、124e、124f、124g、126：时钟源；

130：信道管理电路；

132：信道管理电路；

134、136：信道管理电路；

200、210：知识产权块；

300：功率管理单元；

310、REQ、REQ1、REQ2、REQ3：时钟请求；

320、CMD1、CMD2：控制命令；

330、440a、440b、412a、412b、422、ACK、ACK1、ACK2、ACK3：确认；

410a、410b：总线时钟请求；

420：PLL时钟请求；

430：控制请求；

442a、442b：叶时钟请求；

444：根时钟状态信号；

1200：平板个人计算机；

1300：笔记本电脑；

1400：智能电话；

CG：时钟产生器；

CH1、CH2：通信信道；

CLK、IP 1CLK：时钟信号；

CLK_REQ：时钟信号的请求；

CLK_ACK：请求的确认；

CLK_ACTIVE：信号；

OSC：振荡器；

S1：运行状态；

S2：备用状态；

S3：休眠状态；

S4：备用状态；

S5：断电启用状态；

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11：时间。

具体实施方式

下文将参考附图来详细描述本发明的示例性实施例。然而，本发明可以不同形式实施，并且不应被解释为受限于本文所阐述的实施例。在图式中，为了清楚起见而放大了层和区域的厚度。还将理解，当元件被称作“在另一元件或衬底上”时，其可直接地在另一元件或衬底上，或也可以存在介入层。还将理解，当元件被称作“耦合到另一元件”或“连接到另一元件”时，其可直接耦合到另一元件或连接到另一元件，或者也可以存在介入元件。在说明书通篇和图式中类似参考标号可指代类似元件。

图1是说明根据本发明的示例性实施例的半导体装置的示意图。

参考图1，半导体装置1包含时钟管理单元(CMU)100、知识产权(IP)块200和210以及功率管理单元(PMU)300。半导体装置1可以实施为片上系统(SoC)，但是本发明不限于此。

CMU 100将时钟信号提供到IP块200和210。CMU 100包含时钟组件120a到120g、信道管理电路130和132以及CMU控制器110。时钟组件120a到120g产生待提供到IP块200和210以及信道管理电路130和132的时钟信号。信道管理电路130安置在时钟组件120f与IP块200之间。信道管理电路132安置在时钟组件120g与IP块210之间。信道管理电路130用于提供IP块200与CMU 100之间的第一通信信道CH1。信道管理电路132用于提供IP块210与CMU 100之间的第二通信信道CH2。CMU控制器110通过使用时钟组件120a到120g将时钟信号CLK提供到IP块200和210。

在示例性实施例中，通信信道CH1和CH2包含如在

低功率接口(Low PowerInterface，LPI)规范中所定义的Q信道接口或P信道接口，但是本发明不限于此。举例来说，通信信道CH1和CH2可包含根据半导体装置1的实施方案的目的所确定的任意的通信协议。

时钟组件120a到120g可以相应地包含时钟源(Clock Source，CS)124a到124g，以及相应地包含时钟控制(Clock Control，CC)电路122a到122g，并且时钟控制电路122a到122g相应地控制时钟源124a到124g。时钟源124a到124g可以包含多路复用器(MUX)电路、时钟划分电路、短路停止电路或时钟门控电路。

时钟组件120a到120g可具有彼此之间的亲子关系。时钟组件120a是时钟组件120b的亲代，并且时钟组件120b是时钟组件120a的子代和时钟组件120c的亲代。时钟组件120e是时钟组件120f和120g的亲代，并且时钟组件120f和120g是时钟组件120e的子代。安置于最接近于时钟产生器(例如，锁相环路(phase locked loop，PLL))的时钟组件120a是根时钟组件，并且安置于最接近于IP块200和210的时钟组件120f和120g是叶时钟组件。由于时钟组件120a到120g具有彼此之间的亲子关系，所以时钟控制电路122a到122g也可以具有彼此之间的亲子关系，并且时钟源124a到124g也可以具有彼此之间的亲子关系。

时钟控制电路122a到122g可以彼此交换时钟请求REQ和确认ACK，并且可以将时钟信号提供到IP块200和210。

举例来说，在IP块200并不需要时钟信号的情况下，例如，在IP块200需要置于休眠状态中的情况下，CMU 100可以停止将时钟信号提供到IP块200。

更确切地说，信道管理(Channel Management，CM)电路130可以在CMU 100或CMU控制器110的控制下将指示停止时钟信号的供应的第一信号传输IP块200。响应于第一信号的接收，在完成当前执行的任务之后，IP块200将指示可以停止时钟信号的供应的第二信号传输到信道管理电路130。响应于来自IP块200的第二信号的接收，信道管理电路130请求它的亲代(即，时钟组件120f)停止提供时钟信号。

举例来说，在通过信道管理电路130提供的第一通信信道CH1符合Q信道接口的情况下，信道管理电路130将具有第一逻辑值(例如，逻辑低层级L)的“QREQn”信号发送到IP块200作为第一信号。之后，信道管理电路130从IP块200中接收具有第一逻辑值的“QACCEPTn”信号作为第二信号，并且将具有(例如)第一逻辑值的时钟请求REQ发送到时钟组件120f。在此实例中，具有第一逻辑值的时钟请求REQ可为“时钟供应终止请求”。

响应于从信道管理电路130中接收具有第一逻辑值的时钟请求REQ，即，时钟供应终止请求，时钟控制电路122f通过停用时钟源124f(例如，时钟门控电路)停止提供时钟信号。因此，IP块200可以进入休眠模式。在此过程中，时钟控制电路122f可以将具有第一逻辑值的确认ACK提供到信道管理电路130。具有时钟供应终止请求的第一逻辑值的确认ACK的信道管理电路130的接收不一定确保来自时钟源124f的时钟信号的供应将停止。实际上，具有第一逻辑值的确认ACK的接收简单地意味着时钟控制电路122f认识到：作为信道管理电路130的亲代的时钟组件120f不再需要将时钟信号提供到信道管理电路130。

同时，时钟组件120f的时钟控制电路122f将具有第一逻辑值的时钟请求REQ发送到它的亲代，即，时钟组件120e的时钟控制电路122e。如果IP块210也并不需要时钟信号(例如，如果钟控制电路122e从时钟控制电路122g中接收时钟供应终止请求)，那么时钟控制电路122e停用时钟源124e(例如，时钟划分电路)以停止提供时钟信号。因此，IP块200和210可以进入休眠模式。

通过时钟控制电路122f执行的上述操作还可以通过其它时钟控制电路执行，例如，时钟控制电路122a到122d。

在示例性实施例中，在时钟组件120f的时钟控制电路122f将具有第一逻辑值的时钟请求REQ发送到它的亲代(即，时钟组件120e的时钟控制电路122e)的情况下，虽然IP块210仍然在运行模式中，但是时钟控制电路122e并不停用时钟源124e。仅当IP块210并不需要时钟信号时，钟控制电路122e停用时钟源124e并且将具有第一逻辑值的时钟请求REQ发送到它的亲代(即，时钟控制电路120d)。举例来说，时钟控制电路122e仅在从两个它的子代(即，时钟控制电路122f和122g)中接收时钟供应终止请求之后停用时钟源124e。

在因为IP块200和210在休眠模式中所以停用所有时钟源124a到124f并且随后IP块200置于运行模式中的情况下，CMU 100可以恢复将时钟信号提供到IP块200和210。

信道管理电路130将具有第二逻辑值(例如，逻辑高层级H)的时钟请求REQ发送到它的亲代(即，时钟组件120f的时钟控制电路122f)，并且等待从时钟控制电路122f接收的确认ACK。此处，具有第二逻辑值的时钟请求REQ可为“时钟供应请求”，并且时钟供应请求的确认ACK的接收意味着已经恢复从时钟源124f中供应时钟信号。时钟控制电路122f无法立即启用时钟源124f(例如，时钟门控电路)，但是等待从它的亲代提供的时钟信号。

之后，时钟控制电路122f将具有第二逻辑值的时钟请求REQ(即，时钟供应请求)发送到它的亲代(即，时钟控制电路122e)，并且等待从时钟控制电路122e接收的确认ACK。通过时钟控制电路122f执行的上述操作还可以通过其它时钟控制电路执行，例如，时钟控制电路122a到122d。

响应于从时钟控制电路122b中接收具有第二逻辑值的时钟请求REQ，作为根时钟组件的时钟控制电路122a启用时钟源124a(例如，MUX电路)并且将确认ACK发送到时钟控制电路122b。以此方式，依序启用时钟源124b到124e。随后，时钟控制电路122e将确认ACK发送到时钟控制电路122f，所述确认ACK指示已经恢复来自时钟源124e的时钟信号的供应。响应于接收通过时钟控制电路122e发送的确认ACK，时钟控制电路122f启用时钟源124f以将时钟信号提供到IP块200，并且将确认ACK提供到信道管理电路130。

可以通过彼此交换时钟请求REQ和确认ACK信号以握手方式操作时钟控制电路122a到122g。举例来说，包含时钟控制电路122a到122e和时钟控制电路122f的第一时钟链以及包含时钟控制电路122a到122e和时钟控制电路122g的第二时钟链使用时钟请求REQ和确认ACK以握手方式操作。因此，通过硬件方面控制时钟源124a到124g，时钟控制电路122a到122g可以控制将时钟信号供应到IP块200和210。

可以驱动时钟控制电路122a到122g以将时钟请求REQ传输到它们的相应的亲代或相应地控制时钟源124a到124g，或者可以在CMU控制器110的控制下操作。在示例性实施例中，时钟控制电路122a到122g可以包含有限状态机(finite state machines，FSM)，所述有限状态机根据在时钟控制电路122a到122g之中传输的时钟请求REQ来控制时钟源124a到124g。

图2是说明操作根据本发明的示例性实施例的半导体装置的方法的示意图。

参考图2，半导体装置1的PMU 300将PMU时钟请求REQ1发送到CMU控制器110以在IP块200和210上执行功率控制。PMU时钟请求REQ1是改变CMU 100的状态的请求。

PMU 300还将控制命令CMD1以及PMU时钟请求REQ1发送到CMU控制器110。控制命令CMD1包含改变CMU 100的状态的数据。在示例性实施例中，控制命令CMD1可以实施为m位数据(其中m是自然数)。在示例性实施例中，控制命令CMD1可以包含PLL去激活(deactivation)命令、强制硬件自动时钟门控命令、时钟接通命令、时钟断开命令、总线交易终止命令或类似物，并且稍后将参考图3到图10详细地描述这些命令中的每一个。

CMU控制器110根据控制命令CMD1控制时钟控制电路122a到122g或信道管理电路130和132，并且将确认ACK1发送到PMU 300。举例来说，响应于CMU控制器110根据控制命令CMD1将时钟请求REQ2发送到时钟控制电路122，时钟控制电路122根据时钟请求REQ2控制时钟源124且将确认ACK2发送到CMU控制器110，并且随后CMU控制器110将控制命令CMD1的确认ACK1发送到PMU 300。在示例性实施例中，响应于CMU控制器110根据控制命令CMD1将时钟请求REQ3发送到信道管理电路130，信道管理电路130在IP块200上执行对应于时钟请求REQ3的操作并且将确认ACK3发送到CMU控制器110，并且随后CMU控制器110将控制命令CMD1的确认ACK1发送到PMU 300。

举例来说，在通过将时钟请求REQ2发送到122且将时钟请求REQ2发送到PMU 300以及从122中接收确认ACK2且从PMU 300中接收确认ACK3来执行PMU时钟请求REQ1之后，CMU控制器110可以将确认ACK1发布到PMU 300。

如上文参考图1所述，PMU 300与CMU控制器110之间的接口是异步接口，并且可以以握手方式实施。

PMU 300通过使用控制命令CMD1在IP块200和210上执行功率控制操作。在一些实例实施例中，功率控制操作可以包含(但不限于)功率管理的功率门控操作、通电操作、断电操作和时钟门控操作中的至少一个。功率管理的时钟门控操作涉及根据预先确定的功率管理策略门控由时钟源124a到124g中的每一个产生的时钟信号。取决于半导体装置1的实施方案的目的，功率控制操作可以包含除本文中阐述的那些以外的各种控制操作。虽然PMU300使用CMU控制器110执行功率控制操作，但是时钟控制电路122a到122g中的一些(例如，时钟控制电路122f和122g)可能并不响应于来自IP块200和210的时钟请求。

图3是说明根据本发明的示例性实施例的半导体装置的操作的示意图。

参考图3，半导体装置1的PMU 300将控制命令320以及PMU时钟请求310发送到CMU控制器110。

控制命令320可为总线交易终止命令。总线交易终止命令是终止信道管理电路130和132与IP块200和210之间的总线交易的命令。

当信道管理电路130和132完成总线交易时，CMU控制器110根据总线交易终止命令将总线时钟请求410a和410b相应地传输到信道管理电路130和132，并且从信道管理电路130和132中相应地接收确认412a和412b。一旦CMU控制器110完成这一操作，就确保不存在涉及IP块200和210的总线交易，并且因此，例如断电操作的操作可以在IP块200和210上执行。如果IP块200和210是稍后激活的并且随后时钟请求是由IP块200和210产生的，那么CMU100忽略时钟请求并且仅受PMU 300的控制。

CMU控制器110根据控制命令320以上述方式控制信道管理电路130和132并且将确认330发送到PMU 300。

图4A到图4C是说明图3的半导体装置的示例性操作的时序图，并且图5是说明图3的半导体装置的示例性操作的示意图。

参考图4A和图5，响应于在时间T1处IP块200将时钟信号的请求(CLK_REQ＝H)发送到CMU 100的信道管理电路130，将驱动IP块200的时钟信号“IP 1CLK”提供到IP块200。举例来说，响应于请求(CLK_REQ＝H)，信道管理电路130可以控制时钟组件120a到120f使得时钟信号CLK被供应到IP块200作为时钟信号“IP 1CLK”。在从时间T1到时间T2的周期期间，IP块200可以在运行状态S1中。在下文中，“CLK REQ＝H”表示时钟信号的请求在逻辑高中时；“CLK REQ＝L”表示时钟信号的请求在逻辑低中时。在时间T2处，IP块200发送请求(CLK_REQ＝L)以停止提供时钟信号“IP 1CLK”。因此，在时间T3处，信道管理电路130将请求(CLK_REQ＝L)的确认(CLK_ACK＝L)发送到IP块200，并且将时钟信号供应终止请求发送到时钟控制电路122f。之后，时钟控制电路122f将时钟信号供应终止请求的确认ACK提供到信道管理电路130，并且随后停用时钟源124f以停止将时钟信号“IP 1CLK”提供到IP块200。应注意，接收请求(CLK_REQ＝L)的确认(CLK_ACK＝L)不一定确保将时钟信号“IP 1CLK”供应到IP块200将是容易地被停止的。实际上，请求(CLK_REQ＝L)的确认(CLK_ACK＝L)的接收简单地意味着时钟控制电路122f从请求(CLK_REQ＝L)的确认(CLK_ACK＝L)中认识到时钟组件120f不再需要将时钟信号“IP 1CLK”提供到信道管理电路130。也就是说，IP块200从请求(CLK_REQ＝L)的确认(CLK_ACK＝L)中仅可以认识到可以停止用于驱动IP块200的时钟信号“IP1CLK”的供应，且在时间T3之后实际上可以停止到IP块200的时钟信号“IP 1CLK”的供应。

在示例性实施例中，在从时间T2到时间T3的周期期间，IP块200在备用状态S2中等待时钟信号“IP 1CLK”的供应的停止，并且在时间T3到时间T4的周期期间，IP块200可以进入休眠状态S3。然而，本发明不限于此。举例来说，在示例性实施例中，IP块200在发送请求(CLK_REQ＝L)之前可以已经在休眠状态S3中，或在接收请求(CLK_REQ＝L)的确认(CLK_ACK＝L)之后可以进入休眠状态S3。

在时间T4处，IP块200发送请求(CLK_REQ＝H)以恢复时钟信号“IP 1CLK”的供应。因此，信道管理电路130将时钟信号的请求发送到时钟控制电路122f。随后，时钟控制电路122f启用时钟源124f。响应于从时钟控制电路122f中接收确认ACK，在时间T5处，信道管理电路130通知IP块200时钟信号“IP 1CLK”的供应已经恢复(CLK_ACK＝H)。因此，IP块200识别驱动IP块200的时钟信号“IP 1CLK”的供应已经恢复，并且进入运行状态S1。在从时间T4到时间T5的周期期间，IP块200在备用状态S4中等待时钟信号“IP 1CLK”的提供，并且在从时间T5到时间T6的周期期间，IP块200在运行状态S1中。

在时间T6处，IP块200发送请求(CLK_REQ＝L)以停止提供时钟信号“IP 1CLK”。因此，在时间T7处，信道管理电路130将请求(CLK_REQ＝L)的确认(CLK_ACK＝L)发送到IP块200并且将时钟供应终止请求发送到时钟控制电路122f。之后，时钟控制电路122f将时钟供应终止请求的确认ACK提供到信道管理电路130，并且随后停用时钟源124f以停止将时钟信号“IP 1CLK”提供到IP块200。如上文所述，IP块200从请求(CLK_REQ＝L)的确认(CLK_ACK＝L)中可以认识到可以停止用于驱动IP块200的时钟信号“IP 1CLK”的供应，且在时间T7之后实际上可以停止到IP块200的时钟信号“IP 1CLK”的供应。

在从时间T6到时间T7的周期期间，IP块200在备用状态S2中等待时钟信号“IP1CLK”的供应的停止，并且在从时间T7到时间T8的周期期间，IP块200在休眠状态S3中。

在时间T8处，CMU控制器110从PMU 300中接收总线交易终止命令，并且将总线时钟请求410a发送到信道管理电路130。根据总线时钟请求410a，信道管理电路130与IP块200之间的总线交易是全部通过IP块200与信道管理电路130之间的通信信道CH1完成的。

在示例性实施例中，信道管理电路130与IP块200之间的总线交易可以在不使用IP块200与信道管理电路130之间的通信信道CH1的情况下完成。举例来说，接口可以提供于PMU 300与IP块200之间以在不使用通信信道CH1的情况下直接地发送总线时钟请求410a。举例来说，在不使用通信信道CH1的情况下，可以直接地将总线时钟请求410a从PMU 300发送到IP块200。

之后，即使在时间T9处IP块200发送请求(CLK_REQ＝H)以恢复时钟信号“IP 1CLK”的供应，但是信道管理电路130并不响应于请求(CLK_REQ＝H)，这是因为信道管理电路130的控制仅属于PMU 300。举例来说，不再接受在时间T8之后通过IP块200发送的请求(CLK_REQ＝H)，并且信道管理电路130并不将确认(CLK_ACK＝H)提供到IP块200。在从时间T8到时间T9的周期期间，IP块200在断电启用状态S5中。

在图4B中，与图4A相比较，半导体装置1的操作还包含信号CLK_ACTIVE。举例来说，IP块200使用信号CLK_ACTIVE来通知CMU 100关于IP块200的操作状态。

更确切地说，参考图4B，在时间T5处，IP块200通知信道管理电路130它是否使用信号CLK_ACTIVE(CLK_ACTIVE＝H)操作，并且如上文参考图4A所述，响应于在通过时钟控制电路122f启用时钟源124f之后从时钟控制电路122f中接收确认ACK，在时间T7处，信道管理电路130通知IP块200提供时钟信号(CLK_ACK＝H)。类似于图4A的实例，在时间T11处根据来自PMU 300的总线交易终止命令完成信道管理电路130与IP块200之间的所有的总线交易。随后，即使IP块200在时间T12处发送请求(CLK_REQ＝H)以恢复时钟信号的供应，信道管理电路130也并不响应于请求(CLK_REQ＝H)，这是因为信道管理电路130的控制仅属于PMU 300。举例来说，不再接受在时间T11之后通过IP块200发送的请求(CLK_REQ＝H)，并且信道管理电路130并不将确认(CLK_ACK＝H)提供到IP块200。

参考图4C，响应于在时间T5处从PMU 300中接收控制命令320(例如，总线交易终止命令)，无论IP块200的操作状态如何，即，无论IP块200是否仍然在操作，CMU 100设置“CLK_REQ＝L”，使得PMU 300具有对到IP块200的时钟信号的供应的完全控制。

半导体装置1的操作不限于图4A到图4C的实例，并且在不脱离本发明的发明概念的精神和范围的情况下可以对其做各种修改。

图6和图7是说明根据本发明的另一实例实施例的半导体装置的实例操作的示意图。

参考图6和图7，半导体装置1的PMU 300将控制命令320与PMU时钟请求310一起发送到CMU控制器110。

在示例性实施例中，控制命令320可以包含PLL去激活命令。PLL去激活命令是去激活时钟产生器CG的操作且允许时钟源124a接收由振荡器OSC产生的时钟信号的命令。时钟源124a可为电耦合到时钟产生器CG和振荡器OSC作为它的输入的MUX电路。

CMU控制器110根据PLL去激活命令将PLL时钟请求420发送到时钟控制电路122a，并且时钟控制电路122a去激活时钟产生器CG、允许时钟源124a接收从振荡器中输出的时钟信号并且从时钟控制电路122a中接收确认422。响应于CMU控制器110完成这一操作，在功率序列(例如断电)期间可视需要停用PLL以降低时钟产生器CG的功率消耗。在示例性实施例中，时钟产生器CG可以包含PLL。

在示例性实施例中，时钟源CS的MUX电路可以接收来自时钟产生器CG的时钟信号和来自振荡器OSC的时钟信号作为它的输入，但是本发明不限于此。举例来说，时钟产生器CG可以包含延迟锁定回路(delay locked loop，DLL)或环形振荡器。在示例性实施例中，振荡器OSC可以包含环形振荡器。

CMU控制器110根据控制命令320控制时钟控制电路122a并且将确认330发送到PMU300。

图8是说明根据本发明的示例性实施例的半导体装置的操作的示意图。

参考图8，半导体装置1的PMU 300将控制命令320与PMU时钟请求310一起发送到CMU控制器110。

在示例性实施例中，CMU 100可以包含相应地通过时钟控制电路122a到122g硬件方面控制的时钟源124a到124g，并且还可包含通过软件控制的时钟源126。控制命令320可为强制硬件自动时钟门控命令。强制硬件自动时钟门控命令是通过CMU控制器110控制时钟源126的命令。

CMU控制器110根据强制硬件自动时钟门控命令将控制请求430发送到时钟组件120a到120g和通过软件控制的时钟源126，并且获取对时钟源126的控制。响应于CMU控制器110完成这一操作，在功率序列(例如，断电)期间，可以视需要一起控制所有在硬件或软件中的任一者的控制下的时钟源124a到124g和126。

举例来说，为了停止将从CMU 100中所提供的时钟信号供应到IP块200和210，CMU控制器110经由根据强制硬件自动时钟门控命令的硬件路径将控制请求430发送到时钟组件120a到120g和通过软件控制的时钟源126，并且因此可以统一时钟组件120a到120g和时钟源126的操作模式。

CMU控制器110根据控制命令320控制时钟组件120a到120g和通过软件控制的时钟源126，并且将确认330发送到PMU 300。

图9和图10是说明根据本发明的另一实例实施例的半导体装置的实例操作的示意图。

参考图9和图10，半导体装置1的PMU 300将控制命令320与PMU时钟请求310一起发送到CMU控制器110。

在示例性实施例中，控制命令320可为时钟接通命令或时钟断开命令。时钟接通命令或时钟断开命令是控制时钟源124a到124f的命令。时钟接通命令是请求时钟信号的供应的命令，并且时钟断开命令是请求终止时钟信号的供应的命令。

CMU控制器110根据时钟接通命令或时钟断开命令将叶时钟请求442a和442b相应地发送到时钟控制电路122f和122g，并且时钟控制电路122f和122g相应地启用或停用时钟源124f和124g以提供时钟信号或终止时钟信号的供应，并且相应地从时钟控制电路122f和122g中相应地接收确认440a和440b。响应于CMU控制器110完成这一操作，在功率序列(例如，断电或通电)期间，可以视需要识别复位信号或可以控制时钟信号的供应以用于控制保留电路。在示例性实施例中，叶时钟请求442a和442b相应地可为具有两个时钟请求REQ的ORed，相应地通过两个信道管理电路130和132发送的所述两个时钟请求REQ相应地输入到时钟控制电路122f和122g。因此，时钟控制电路122f和122g可以处理通过IP块200或210发送的请求和通过PMU 300发送的请求两者。

时钟控制电路122a可以将根时钟状态信号444传输到CMU控制器110。CMU控制器110可以相应地从接收自时钟控制电路122f和122g的确认440a和440b中识别时钟信号是从时钟控制电路122a中提供的，并且可以从通过时钟控制电路122a提供的根时钟状态信号444中识别所有时钟信号的供应是待停止的。

CMU控制器110根据控制命令320控制时钟控制电路122a并且将确认330发送到PMU300。

图11是说明操作根据本发明的示例性实施例的半导体装置的方法的示意图。

参考图11，PMU 300可以将PMU时钟请求REQ1和REQ2相应地发送到CMU控制器110a和110b。

PMU 300将控制命令CMD1与PMU时钟请求REQ1一起发送到CMU控制器110a，并且CMU控制器110a根据控制命令CMD1控制时钟控制电路122i或信道管理电路134且将确认ACK1发送到PMU 300。PMU 300将控制命令CMD2与PMU时钟请求REQ2一起发送到CMU控制器110b，并且CMU控制器110b根据控制命令CMD2控制时钟控制电路122j或信道管理电路136且将确认ACK2发送到PMU 300。

如上文参考图1所述，PMU 300与CMU控制器110a之间的接口和PMU 300与CMU控制器110b之间的接口可为异步接口，并且可以以握手方式操作。

根据本发明的示例性实施例，可以硬件方面控制CMU的各种时钟源。因此，半导体装置的性能增强，并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。

图12是半导体系统的框图，对于所述半导体系统来说根据本发明的一些实例实施例的半导体装置和根据本发明的一些实例实施例的半导体装置的操作方法是适用的。

参考图12，半导体系统可以包含半导体装置“SoC”1、处理器10、存储器装置20、显示装置30、网络装置40、存储装置50和输入/输出(input/output，I/O)装置60。半导体装置“SoC”1、处理器10、存储器装置20、显示装置30、网络装置40、存储装置50和I/O装置60可以通过总线70彼此交换数据。

半导体装置“SoC”1可以包含控制存储器装置20的存储器控制器、控制显示装置30的显示控制器、控制网络装置40的网络控制器、控制存储装置50的存储控制器和控制I/O装置60的I/O控制器中的至少一个。半导体系统还可包含额外的处理器10，所述额外的处理器10控制存储器装置20、显示装置30、网络装置40、存储装置50和I/O装置60中的至少一个。

图13到图15是说明图12的半导体系统的实例的示意图。

更确切地说，图13说明平板个人计算机(tablet personal computer，PC)1200，图14说明笔记本电脑1300，并且图15说明智能电话1400。根据本发明的一些实例实施例的半导体装置可用于平板PC 1200、笔记本电脑1300或智能电话1400中。

显然，根据本发明的一些实例实施例的半导体装置还可以用于除本文中阐述的那些以外的各种集成电路(integrated circuit，IC)装置中。

也就是说，平板PC 1200、笔记本电脑1300和智能电话1400在本文中仅描述为适用本发明的发明概念的半导体系统的实例，但是本发明不限于此。

在一些实例实施例中，适用本发明的发明概念的半导体系统还可以实施为计算机、超级移动PC(ultra mobile PC，UMPC)、工作站、上网本、个人数字助理(personaldigital assistants，PDA)、便携式计算机、无线电话、移动电话、电子图书(electronic-book，e-book)、便携式多媒体播放器(portable multimedia player，PMP)、便携式游戏控制台、导航装置、黑匣子、数码相机、三维(3-dimensional，3D)电视机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字录像机或数字视频播放器。

尽管已经出于说明性目的公开了本发明的优选实施例，但是所属领域的技术人员将理解在不脱离所附权利要求书中所公开的本发明的范围和精神的前提下各种修改、添加和替代是可能的。

Claims (20)

1.一种半导体装置，其包括：

时钟管理单元，其包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路并且控制第二时钟源，其中所述第二时钟源从所述第一时钟源中接收时钟信号；以及时钟管理单元控制器；以及

功率管理单元，其将功率管理单元时钟请求发送到所述时钟管理单元控制器，

其中所述时钟管理单元响应于所述功率管理单元时钟请求将所述时钟信号提供到所述知识产权块。

2.根据权利要求1所述的半导体装置，其特征在于，所述功率管理单元还将控制命令发送到所述时钟管理单元，并且

所述时钟管理单元控制器根据所述控制命令控制所述第一时钟控制电路或所述第二时钟控制电路，并且随后将确认发送到所述功率管理单元。

3.根据权利要求2所述的半导体装置，其特征在于，还包括：

时钟产生器，其耦合到所述第一时钟源；以及

振荡器，其耦合到所述第一时钟源，

其中所述第一时钟源包含多路复用器电路，

其中所述第一时钟源的所述多路复用器电路耦合到所述时钟产生器以及所述振荡器，并且

其中所述控制命令包含锁相环路去激活命令，所述锁相环路去激活命令用于去激活所述时钟产生器的操作并且允许所述第一时钟源从所述振荡器中接收时钟信号。

4.根据权利要求3所述的半导体装置，其特征在于，

所述时钟管理单元控制器根据所述锁相环路去激活命令将锁相环路时钟请求发送到所述第一时钟控制电路，并且

所述第一时钟控制电路将确认发送到所述时钟管理单元控制器。

5.根据权利要求2所述的半导体装置，其特征在于，

所述时钟管理单元还包括第三时钟源，

所述第三时钟源通过软件控制，并且

所述控制命令包含强制硬件自动时钟门控命令以用于通过所述时钟管理单元控制器控制所述第三时钟源的操作。

6.根据权利要求2所述的半导体装置，其特征在于，

所述控制命令包含时钟接通命令或时钟断开命令以用于控制所述第一时钟源以及所述第二时钟源中的至少一个的操作。

7.根据权利要求6所述的半导体装置，其特征在于，

所述时钟管理单元控制器根据所述时钟接通命令或所述时钟断开命令将叶时钟请求发送到所述第二时钟控制电路，并且

所述第二时钟控制电路将确认发送到所述时钟管理单元控制器。

8.根据权利要求6所述的半导体装置，其特征在于，

所述第一时钟控制电路将根时钟状态信号发送到所述时钟管理单元控制器。

9.根据权利要求2所述的半导体装置，其特征在于，

所述时钟管理单元还包括信道管理电路，所述信道管理电路响应于来自所述知识产权块的所述知识产权块时钟请求将第二时钟请求发送到所述第二时钟控制电路，并且

所述时钟管理单元控制器根据所述控制命令控制所述信道管理电路，并且随后将确认发送到所述功率管理单元。

10.根据权利要求9所述的半导体装置，其特征在于，

其中所述控制命令包含总线交易终止命令以用于终止所述信道管理电路与所述知识产权块之间的总线交易。

11.根据权利要求10所述的半导体装置，其特征在于，

所述时钟管理单元控制器根据所述总线交易终止命令将总线时钟请求发送到所述信道管理电路，并且

所述信道管理电路将确认发送到所述时钟管理单元控制器。

12.一种半导体装置，其包括：

时钟管理单元，其包含：第一时钟控制电路，其控制第一时钟源；第二时钟控制电路，其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路、控制第二时钟源并且所述第二时钟源从所述第一时钟源中接收时钟信号；以及时钟管理单元控制器；以及

功率管理单元，其在所述时钟管理单元控制器执行从所述功率管理单元接收的控制命令之后，将所述控制命令发送到所述时钟管理单元控制器并且从所述时钟管理单元控制器中接收确认

其中所述时钟管理单元响应于所述控制命令将所述时钟信号提供到所述知识产权块。

13.根据权利要求12所述的半导体装置，其特征在于，

所述时钟管理单元控制器根据所述控制命令控制所述第一时钟控制电路并且将所述确认发送到所述功率管理单元。

14.根据权利要求13所述的半导体装置，其特征在于，所述第一时钟源包含耦合到时钟产生器以及振荡器的多路复用器电路，并且

所述控制命令包含锁相环路去激活命令，所述锁相环路去激活命令用于去激活所述时钟产生器的操作并且允许所述第一时钟源从所述振荡器中接收时钟信号。

15.根据权利要求14所述的半导体装置，其特征在于，所述时钟管理单元控制器根据所述锁相环路去激活命令将锁相环路时钟请求发送到所述第一时钟控制电路，并且

所述第一时钟控制电路将确认发送到所述时钟管理单元控制器。

16.根据权利要求13所述的半导体装置，其特征在于，

所述时钟管理单元还包括第三时钟源，所述第三时钟源通过软件控制，并且

所述控制命令包含强制硬件自动时钟门控命令使得所述时钟管理单元控制器控制所述第三时钟源的操作。

17.根据权利要求13所述的半导体装置，其特征在于，

所述控制命令包含时钟接通命令或时钟断开命令以用于控制所述第一时钟源或第二时钟源的操作。

18.一种半导体装置，其包括：

时钟源，其产生时钟信号；

多个时钟组件，其包含根时钟组件以及叶时钟组件，

其中所述时钟信号通过所述多个时钟组件，并且

其中所述时钟源耦合到所述根时钟组件，

信道管理电路，其耦合到所述叶时钟组件；

知识产权块，其耦合到所述信道管理电路并且接收所述时钟信号；

时钟管理单元控制器，其耦合到所述根时钟组件以及所述信道管理电路；以及

功率管理单元，其耦合到所述时钟管理单元控制器，

其中所述多个时钟组件经配置以响应于知识产权块时钟请求将来自所述叶时钟组件的时钟请求信号发送到所述根时钟组件，并且响应于来自先前时钟组件的确认将所述时钟信号从所述根时钟组件传递到所述叶时钟组件。

19.根据权利要求18所述的半导体装置，其特征在于，

所述信道管理电路响应于来自所述功率管理单元的命令忽略所述知识产权块时钟请求。

20.根据权利要求18所述的半导体装置，

所述时钟源包含锁相环路以及振荡器中的至少一个。

Images