CN1889050A - 一种提高单板异常处理能力的系统和方法 - Google Patents

一种提高单板异常处理能力的系统和方法 Download PDF

Info

Publication number
CN1889050A
CN1889050A CN 200610107843 CN200610107843A CN1889050A CN 1889050 A CN1889050 A CN 1889050A CN 200610107843 CN200610107843 CN 200610107843 CN 200610107843 A CN200610107843 A CN 200610107843A CN 1889050 A CN1889050 A CN 1889050A
Authority
CN
China
Prior art keywords
cpu
exception handling
trigger module
handling ability
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610107843
Other languages
English (en)
Other versions
CN100397353C (zh
Inventor
张孝铁
马晓刚
方卫峰
马全红
赵俊峰
秦志海
秦旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Innovation Polymerization LLC
Gw Partnership Co ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2006101078437A priority Critical patent/CN100397353C/zh
Publication of CN1889050A publication Critical patent/CN1889050A/zh
Application granted granted Critical
Publication of CN100397353C publication Critical patent/CN100397353C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种提高单板异常处理能力的系统和方法,所述系统包括CPU,复位监控电路,其特征在于,还包括中断触发模块,所述中断触发模块分别与CPU以及复位监控电路相连,用于从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据条件向CPU发出中断信号,使CPU进行数据备份。本发明的提高单板异常处理能力的系统和方法提高了对异常复位单板故障的分析定位能力和对业务数据的备份能力,降低单板异常复位造成的影响。

Description

一种提高单板异常处理能力的系统和方法
技术领域
本发明涉及电子领域,特别是涉及一种提高单板异常处理能力的系统和方法。
背景技术
随着通信系统的发展,网络设备的类型越来越多,其功能也越来越复杂,不可避免地会在运行时出现故障。
复位监控电路是嵌入式系统的抗干扰措施之一。复位监控电路分硬件复位监控电路和软件复位监控电路。
为了使设备中的单板在出现故障后退出异常状态,继续运行,现在单板在设计时,都会设计有外部专用的硬件复位监控电路,该复位监控电路中的计数器计满后就会输出一个复位信号给CPU,通过CPU将整个单板复位;CPU定期给复位监控电路一个清零信号来清空复位监控电路的计数器,防止计数器计满。如果CPU在某个任务中程序运行异常,而无法送出清零信号,复位监控电路就会因为计数器计满而复位单板,使CPU退出异常状态。图1为现有的用复位监控电路对CPU进行复位的系统图。
为了对系统异常导致的单板复位进行定位,从而对故障进行及时妥善的处理,将故障的影响降低到最低,需要对单板复位前系统的运行状态信息进行详细的记录,而这些系统运行状态信息对后续的故障定位也有很大的帮助。
目前对故障记录的复位和处理的方法主要有以下两种:
方法一:
开辟内存保留区,单板每次上电时保证不对该内存保留区进行主动破坏;
单板CPU的操作系统采用实时操作系统(real time operation system,RTOS);
单板在运行过程中当发生任务切换时,对任务堆栈中的任务进行记录到内存保留区;
单板重启(内存不掉电)后,将内存保留区中记录的任务信息上报给操作维护台,操作维护台分析任务信息,得到单板复位前的函数调用情况,圈定可能造成单板复位的代码范围。对业务数据不进行备份操作。
所述任务信息为各任务的程序代码。
该方法的缺点如下:
1.每次切换时,都需要进行堆栈记录,影响系统性能;
2.只能记录任务栈中的信息,而不能记录复位前除任务栈外的其他信息,故障记录的内容比较单一;
3.记录的信息的时刻可能离复位时刻较远,没有分析价值;
4.无法对业务数据进行备份;
5.故障处理在单板复位后才被动的做处理,不够及时,对业务的影响很大。
方法二:
开辟硬盘(也可以采用其他掉电数据不丢失存储介质)保留区,单板每次上电时保证不对该硬盘保留区进行主动破坏;
单板CPU的操作系统采用RTOS系统,在单板运行过程中启动一个定时任务,该任务定时将系统当前运行的任务信息记录到硬盘保留区,单板由于异常复位重启(硬盘不掉电)后,将硬盘保留区中记录的任务信息上报给操作维护台,操作维护台分析任务信息,得到单板复位前的函数调用情况,圈定可能造成单板复位的代码范围。对业务数据不进行备份操作。
所述任务信息为各任务的程序代码。
该方法的缺点如下:
1.需要定时记录任务信息,消耗了系统的处理能力;
2.记录的信息的时刻可能离复位时刻较远,没有分析价值;
3.只记录任务信息,无法对业务数据进行备份;
4.故障处理在单板复位后才被动的做处理,不够及时,对业务的影响很大。
发明内容
为了解决上述问题,本发明的一个目的就是提供一种提高单板异常处理能力的系统,包括CPU,复位监控电路,还包括中断触发模块,所述中断触发模块分别与CPU以及复位监控电路相连,用于从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据预先设定的条件向CPU发出中断信号,使CPU进行数据备份。
所述条件为中断触发模块在时间T内没有收到清零信号。
所述时间T小于复位监控电路的计数器计满时间。
所述中断触发模块为可编程逻辑器件。
所述中断触发模块包括计数器,用于对清零信号的到达时间进行计时。
本发明的另一目的在于,提供一种提高单板异常处理能力的方法,包括以下步骤:
步骤A)CPU定期发出清零信号;
步骤B)中断触发模块根据条件向所述CPU发出中断信号;
步骤C)CPU收到中断信号后,进行数据备份。
步骤B)中所述的条件为中断触发模块在时间T内没有收到清零信号。
所述时间T小于复位监控电路的计数器计满时间。
所述步骤B)还包括以下步骤:
步骤B1)检测清零信号;
步骤B2)如果检测到清零信号,中断触发模块的计数器清零,当下一个计数脉冲到达时,重新开始计数;同时,中断触发模块将清零信号传送给复位监控电路;否则,执行下一步骤;
步骤B3)计数器将计数值加1;
步骤B4)判断计数器的计数值是否达到设定的门限值,如果计数器的计数值已经达到设定门限值,向CPU发中断信号;否则,等待下一个计数脉冲。
所述步骤C)还包括以下步骤:
步骤C1)CPU收到中断信号后,将近期执行的任务信息记录到内存固定区域;
步骤C2)CPU对单板所运行的业务及配置信息进行备份工作。
所述业务及配置信息为交换搭接配置,时钟参考源配置或语音处理业务。
本发明的提高单板异常处理能力的系统和方法的有益效果是:提高了对异常复位单板故障的分析定位能力和对业务数据的备份能力,降低单板异常复位造成的影响。
附图说明
图1为现有的用复位监控电路对CPU进行复位的系统图;
图2为本发明提高单板异常处理能力的系统的实施例的框图;
图3为中断触发模块检测并处理CPU发出的清零信号的流程图。
具体实施方式
下面结合附图2和附图3及具体实施例对本发明再作进一步详细的说明。
本发明的基本思想是:在单板上增加中断触发模块,用于在CPU复位前对CPU发出中断信号,使CPU在复位前主动进行业务备份和任务记录,将故障影响降低到最低。
图2为本发明提高单板异常处理能力的系统的实施例的框图,其中,该提高单板异常处理能力的系统包括CPU,中断触发模块和复位监控电路。
与现有的提高单板异常处理能力的系统的不同之处在于,本发明的提高单板异常处理能力的系统增加了中断触发模块。所述中断触发模块分别与CPU和复位监控电路相连,用于从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据条件向CPU发出中断信号,使CPU进行数据备份。
所述条件为中断触发模块在时间T内没有收到清零信号。
所述时间T小于复位监控电路的计数器计满时间。
所述中断触发模块包括计数器,用于对清零信号的到达时间进行计时。
所述中断触发模块为可编程逻辑器件(Programmable Logic Device,PLD)。
所述可编程逻辑器件包括现场可编程门阵列(Field Programmable GateArray,FPGA)和复杂可编程逻辑器件(ComplexProgrammable Logic Device,CPLD)。
所述可编程逻辑器件通过仿真实现从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据一定条件向CPU发出中断信号,使CPU进行数据备份的功能。
仿真平台可以为MATLAB仿真或逻辑器件厂家提供的仿真软件。
本发明提高单板异常处理能力的方法的具体过程如下:
1)CPU定期发出清零信号;
CPU通过内部定时每隔时间t通过I/O管脚发出一个脉冲作为清零信号。
所述时间t小于复位监控电路的计数器计满时间。
2)中断触发模块检测CPU发出的清零信号,并在中断触发模块在其内部计数器计时达到门限值时,如果没有收到清零信号,则向CPU发出中断信号;
图3为中断触发模块检测并处理CPU发出的清零信号的流程图,如图3所示,具体步骤如下:
21)设置中断触发模块的计数器门限值;
中断触发模块的计数器的门限值为需要计数的时长除以计数用的时钟周期。
需要计数的时长是由CPU信息记录和业务数据备份需要的时间而定的。由于复位监控电路的计数器一般需要1.6s计满,如果连续1.6s没有清零信号单板就会复位,而中断触发模块内部对清零信号的检测门限需要小于复位监控电路的计数器计满时间1.6s,因此,中断触发模块的计数器的门限值通常设置为1秒。
22)启动中断触发模块的计数器,开始计数;
23)当计数时钟到达时,检测清零信号的电平是否发生翻转;
所述清零信号为双沿有效,即电平发生翻转时有效。
24)如果检测到清零信号的电平发生翻转,中断触发模块的计数器清零,当下一个计数时钟到达时,重新开始计数;同时,中断触发模块将清零信号传送给复位监控电路;否则,执行下一步骤;
25)中断触发模块的计数器将计数值加1;
26)判断中断触发模块的计数器的计数值是否达到设定的门限值,如果中断触发模块的计数器的计数值已经达到设定门限值,向CPU发中断信号;否则,等待下一个计数脉冲;
3)CPU收到中断信号后,进行数据备份;
31)将CPU的外部中断管脚与中断触发模块发出的中断信号的管脚相连,用于接收中断触发模块发出的中断信号;
下面以CPU为8031单片机为例进行说明:
8031单片机的中断系统有5个固定的可屏蔽中断源,3个在片内,2个在片外,它们在程序存储器中各有固定的中断入口地址,由此进入中断服务程序;5个中断源有两级中断优先级,可形成中断嵌套;2个特殊功能寄存器用于中断控制和条件设置的编程。
对外部中断INT0和INT1的说明如下:
外部中断INT0:外部中断0,由P3.2端口线引入,低电平或下跳沿引起。
外部中断INT1:外部中断1,由P3.3端口线引入,低电平或下跳沿引起。
中断触发模块发出的中断信号的管脚与P3.3端口相连,触发外部中断INT0或INT1。
32)将由中断触发模块发出的中断信号触发的外部中断的优先级设为最高;
中断系统的中断优先寄存器用于设定各个中断源的中断优先级,中断优先寄存器在特殊功能寄存器中,字节地址为B8H,位地址(由低位到高位)分别是B8H-BFH,中断优先寄存器用来设定各个中断源属于两级中断中的哪一级,其中,中断优先寄存器的Px0和Px1管脚用于控制外部中断的优先级,对Px0和Px1管脚的说明如下:
Px0:外部中断0中断优先级控制位。Px0=1,高优先级;Px0=0,伤优先级;
Px1:外部中断1中断优先级控制位。Px1=1,高优先级;PX1=O,低优先级。
因此,将Px0或Px1置1,可以将中断触发模块发出的中断信号引起的CPU的外部中断INT0或INT1的优先级置为最高。
33)CPU收到中断信号后,将近期执行的任务信息记录到内存固定区域;
CPU将近期执行的任务记录到内存固定区域的方法可以与背景中所述的方法相同,在此不再赘述。
34)CPU对单板所运行的业务及配置信息进行备份工作;
业务信息和配置信息跟具体的单板类型有关,比如交换网单板,配置信息为交换搭接配置,时钟单板为时钟参考源配置,业务处理板比如语音处理业务等。
CPU对单板所运行的业务及配置进行备份工作的方法有多种,如果单板是热备份工作模式,即两块单板的配置完全一样,其中,一块主用单板正常接收外部传送过来的数据并对数据进行处理,处理完毕后将数据发送出去;另外一块备用单板接收外部传送过来的数据并对数据进行处理,但不向外部发送数据。当主用单板CPU收到中断信号后,这块单板自动降为备用单板,而原来的备用单板检测到原来的主用的单板降为备用单板后就自动升为主用单板,业务就自动进行倒换,从而将原来的主用单板所运行的业务及配置信息进行备份。
4)单板复位;
5)单板复位启动后,将记录的信息上报给操作维护台,对单板复位的原因进行定位。
本发明的提高单板异常处理能力的系统和方法的有益效果是:
1.CPU不需要定时记录单板运行的信息,只需要在单板将要复位时进行信息的记录;
2.提高了对异常复位单板故障的分析定位能力;
3.提高对业务数据的备份能力,降低单板异常复位造成的影响。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (11)

1.一种提高单板异常处理能力的系统,包括CPU,复位监控电路,其特征在于,还包括中断触发模块,所述中断触发模块分别与CPU以及复位监控电路相连,用于从CPU接收清零信号,把该清零信号发送给复位监控电路,并根据预先设定的条件向CPU发出中断信号,使CPU进行数据备份。
2.如权利要求1所述的提高单板异常处理能力的系统,其特征在于,所述条件为中断触发模块在时间T内没有收到清零信号。
3.如权利要求2所述的提高单板异常处理能力的系统,其特征在于,所述时间T小于复位监控电路的计数器计满时间。
4.如权利要求1或2所述的提高单板异常处理能力的系统,其特征在于,所述中断触发模块为可编程逻辑器件。
5.如权利要求1或2所述的提高单板异常处理能力的系统,其特征在于,所述中断触发模块包括计数器,用于对清零信号的到达时间进行计时。
6.一种提高单板异常处理能力的方法,包括以下步骤:
步骤A)CPU定期发出清零信号;
步骤B)中断触发模块根据条件向所述CPU发出中断信号;
步骤C)CPU收到中断信号后,进行数据备份。
7.如权利要求6所述的提高单板异常处理能力的方法,其特征在于,步骤B)中所述的条件为中断触发模块在时间T内没有收到清零信号。
8.如权利要求7所述的提高单板异常处理能力的方法,其特征在于,所述时间T小于复位监控电路的计数器计满时间。
9.如权利要求6所述的提高单板异常处理能力的方法,其特征在于,所述步骤B)还包括以下步骤:
步骤B1)检测清零信号;
步骤B2)如果检测到清零信号,中断触发模块的计数器清零,当下一个计数脉冲到达时,重新开始计数;同时,中断触发模块将清零信号传送给复位监控电路;否则,执行下一步骤;
步骤B3)计数器将计数值加1;
步骤B4)判断计数器的计数值是否达到设定的门限值,如果计数器的计数值已经达到设定门限值,向CPU发中断信号;否则,等待下一个计数脉冲。
10.如权利要求6所述的提高单板异常处理能力的方法,其特征在于,所述步骤C)还包括以下步骤:
步骤C1)CPU收到中断信号后,将近期执行的任务信息记录到内存固定区域;
步骤C2)CPU对单板所运行的业务及配置信息进行备份工作。
11.如权利要求10所述的提高单板异常处理能力的方法,其特征在于,所述业务及配置信息为交换搭接配置,时钟参考源配置或语音处理业务。
CNB2006101078437A 2006-07-26 2006-07-26 一种提高单板异常处理能力的系统和方法 Expired - Fee Related CN100397353C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101078437A CN100397353C (zh) 2006-07-26 2006-07-26 一种提高单板异常处理能力的系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101078437A CN100397353C (zh) 2006-07-26 2006-07-26 一种提高单板异常处理能力的系统和方法

Publications (2)

Publication Number Publication Date
CN1889050A true CN1889050A (zh) 2007-01-03
CN100397353C CN100397353C (zh) 2008-06-25

Family

ID=37578329

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101078437A Expired - Fee Related CN100397353C (zh) 2006-07-26 2006-07-26 一种提高单板异常处理能力的系统和方法

Country Status (1)

Country Link
CN (1) CN100397353C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373450B (zh) * 2007-08-21 2010-09-29 联想(北京)有限公司 处理cpu异常的方法及系统
CN101159685B (zh) * 2007-11-01 2011-03-02 中兴通讯股份有限公司 一种启动可插拔件的方法
CN101221518B (zh) * 2008-01-29 2011-09-14 福建星网锐捷网络有限公司 一种防止硬件看门狗的定时器溢出的方法、装置与系统
CN101442439B (zh) * 2008-12-17 2012-07-11 杭州华三通信技术有限公司 一种上报中断的方法和pci总线系统
CN101772085B (zh) * 2008-12-26 2012-09-05 中兴通讯股份有限公司 一种eNB设备及其异常情况下资源对齐的方法
CN102843126A (zh) * 2011-06-20 2012-12-26 上海协同科技股份有限公司 用于电力负荷管理终端的防止漏计脉冲数据的电路
CN103997425A (zh) * 2014-05-24 2014-08-20 上海新时达电气股份有限公司 一种节点的自恢复方法、采集器及中继器
WO2015154344A1 (zh) * 2014-04-09 2015-10-15 中兴通讯股份有限公司 一种复位管理方法和装置
CN109510719A (zh) * 2017-09-15 2019-03-22 中兴通讯股份有限公司 一种业务单板及配置方法
CN109710322A (zh) * 2018-12-26 2019-05-03 京信通信系统(中国)有限公司 通信设备复位方法、装置及系统
CN111901961A (zh) * 2020-08-07 2020-11-06 张世卓 一种能在水中工作的智能电路板及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867717B2 (ja) * 1991-02-01 1999-03-10 日本電気株式会社 マイクロコンピュータ
US6112320A (en) * 1997-10-29 2000-08-29 Dien; Ghing-Hsin Computer watchdog timer
CN100373328C (zh) * 2002-12-24 2008-03-05 中兴通讯股份有限公司 一种嵌入式系统的复位电路及控制方法
CN100395722C (zh) * 2003-12-24 2008-06-18 华为技术有限公司 一种对控制系统异常状态信息进行保存的方法
JP2005346359A (ja) * 2004-06-02 2005-12-15 Toshiba Lsi System Support Kk タイマ回路、及びマイクロコンピュータ
CN100370756C (zh) * 2005-05-24 2008-02-20 杭州华三通信技术有限公司 系统的复位处理方法及装置
CN100472400C (zh) * 2005-08-05 2009-03-25 中兴通讯股份有限公司 一种复位电路装置
CN2824125Y (zh) * 2005-08-11 2006-10-04 中兴通讯股份有限公司 一种看门狗复位电路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373450B (zh) * 2007-08-21 2010-09-29 联想(北京)有限公司 处理cpu异常的方法及系统
CN101159685B (zh) * 2007-11-01 2011-03-02 中兴通讯股份有限公司 一种启动可插拔件的方法
CN101221518B (zh) * 2008-01-29 2011-09-14 福建星网锐捷网络有限公司 一种防止硬件看门狗的定时器溢出的方法、装置与系统
CN101442439B (zh) * 2008-12-17 2012-07-11 杭州华三通信技术有限公司 一种上报中断的方法和pci总线系统
CN101772085B (zh) * 2008-12-26 2012-09-05 中兴通讯股份有限公司 一种eNB设备及其异常情况下资源对齐的方法
CN102843126A (zh) * 2011-06-20 2012-12-26 上海协同科技股份有限公司 用于电力负荷管理终端的防止漏计脉冲数据的电路
CN102843126B (zh) * 2011-06-20 2015-07-01 上海协同科技股份有限公司 用于电力负荷管理终端的防止漏计脉冲数据的电路
WO2015154344A1 (zh) * 2014-04-09 2015-10-15 中兴通讯股份有限公司 一种复位管理方法和装置
CN103997425A (zh) * 2014-05-24 2014-08-20 上海新时达电气股份有限公司 一种节点的自恢复方法、采集器及中继器
CN103997425B (zh) * 2014-05-24 2017-07-14 上海新时达电气股份有限公司 一种节点的自恢复方法、采集器及中继器
CN109510719A (zh) * 2017-09-15 2019-03-22 中兴通讯股份有限公司 一种业务单板及配置方法
CN109710322A (zh) * 2018-12-26 2019-05-03 京信通信系统(中国)有限公司 通信设备复位方法、装置及系统
CN111901961A (zh) * 2020-08-07 2020-11-06 张世卓 一种能在水中工作的智能电路板及其制作方法
CN111901961B (zh) * 2020-08-07 2021-09-28 张世卓 一种能在水中工作的智能电路板及其制作方法

Also Published As

Publication number Publication date
CN100397353C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN1889050A (zh) 一种提高单板异常处理能力的系统和方法
CN107122321B (zh) 硬件修复方法、硬件修复系统以及计算机可读取存储装置
CN109614256B (zh) 现场错误恢复
CN1097782C (zh) 计算机系统及其控制方法
US9495233B2 (en) Error framework for a microprocesor and system
CN1794187A (zh) 计算机系统及处理错误的方法
CN101635652B (zh) 多核系统的故障恢复方法和设备
JP2007109238A (ja) 回復可能なエラーのロギングのためのシステム及び方法
CN1821973A (zh) 容错计算机系统及其中断控制方法
CN105659215A (zh) 一种故障处理方法、相关装置及计算机
CN101373450B (zh) 处理cpu异常的方法及系统
CN1904842A (zh) 一种cmos参数的设置维护装置及方法
CN105677497A (zh) 一种高可用性看门狗电路
CN101034369A (zh) 一种软件抗干扰方法及装置
CN101051242A (zh) 用于一计算机系统的电源供应控制方法及装置
CN100449495C (zh) 一种辅助cpu对芯片进行驱动的系统及方法
CN1645354A (zh) 用于嵌入式可配置逻辑数组的内电路配置结构
CN1928832A (zh) 多处理计算系统中的状态跟踪和恢复方法和系统
WO2022262525A1 (zh) 一种故障处理方法、装置、设备及系统
CN107391174A (zh) 一种系统在线升级的控制方法及控制装置
CN103995759A (zh) 基于核内外协同的高可用计算机系统故障处理方法及装置
CN1266569C (zh) 中断信号控制方法
CN113296442B (zh) 电源控制装置、电源控制方法及系统
CN103376877A (zh) 一种多核处理器时钟控制装置及控制方法
CN1393748A (zh) 主备电路倒换设备及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180426

Address after: California, USA

Patentee after: Global innovation polymerization LLC

Address before: London, England

Patentee before: GW partnership Co.,Ltd.

Effective date of registration: 20180426

Address after: London, England

Patentee after: GW partnership Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

CF01 Termination of patent right due to non-payment of annual fee