CN102749985B - 动态调整总线时钟的方法及其装置 - Google Patents
动态调整总线时钟的方法及其装置 Download PDFInfo
- Publication number
- CN102749985B CN102749985B CN201110133307.5A CN201110133307A CN102749985B CN 102749985 B CN102749985 B CN 102749985B CN 201110133307 A CN201110133307 A CN 201110133307A CN 102749985 B CN102749985 B CN 102749985B
- Authority
- CN
- China
- Prior art keywords
- bus
- slave unit
- clock
- controller
- bus controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000008878 coupling Effects 0.000 claims description 52
- 238000010168 coupling process Methods 0.000 claims description 52
- 238000005859 coupling reaction Methods 0.000 claims description 52
- 230000003750 conditioning effect Effects 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
一种动态调整总线时钟的方法，应用于电耦接一中央处理单元及一总线的一总线控制器，该总线上电耦接多个从属装置，该方法使该总线控制器接收该多个从属装置其中之一传来的一请求信号，并根据该请求信号产生一包含该请求信号的一来源地址的存取指令，并令该中央处理单元判断该存取指令中包含的该来源地址所对应的该从属装置，以根据该从属装置的一工作时钟设定该总线控制器，使该总线控制器根据该工作时钟调整该总线的运作时钟，且通过该总线对该从属装置执行该存取指令。藉此，达到动态调整总线的时钟的目的。
Description
技术领域
本发明是有关于一种总线时钟调整方法，特别是指一种根据所要存取的装置的工作时钟，动态调整总线时钟的方法。
背景技术
参见图1所示，计算机系统中的总线10，例如系统管理总线(SMBus)或I2C总线可供多个从属装置，例如EEPROM 11、嵌入式控制器(或键盘控制器)12、HDMI传送接收器13等电耦接，且一总线控制器14，例如SMBus总线控制器或I2C总线控制器连接该总线10，以决定总线10的运作时钟并通过总线10对这些从属装置11、12、13进行存取或设定作业。
然由于系统管理总线及I2C总线的特性，低速运作的装置，例如嵌入式控制器(或键盘控制器)12(最高运作速度为100KHz)无法在高速的总线上运作，但高速运作的装置，例如HDMI传送接收器13(最高运作速度为400KHz)仍可以在较低速的总线上运作，因此基于上述限制，已知的做法是中央处理单元15会设定总线控制器14，使将总线10的运作速度统一设定在最低速的从属装置，例如嵌入式控制器(或键盘控制器)12的最高运作速度，即100KHz。
此外，由于上述的EEPROM 11只有在开机时才会被中央处理单元15存取，而HDMI传送接收器13只有在使用者插入外部显示器(图未示)时，才需要经由总线10传送控制信号，因此在大多数时间中，总线10主要被用来读取暂存在嵌入式控制器(或键盘控制器)12中的键盘的按键扫描码，且总线10的速度越低越省电，因此，若考虑省电的情况，则应将总线10的运作速度定在10KHz。
然而如此一来，开机的效能(EEPROM 11被快速存取可加速开机)就会受限于总线10的速度而无法快速开机，且HDMI传送接收器13连接外部显示器时的效能就会受限于总线的速度而无法于外部显示器快速显示画面。
发明内容
因此，本发明的目的，即在于提供一种能提升系统效能又能兼顾省电的动态调整总线时钟的方法及其装置。
为达到上述目的，本发明的动态调整总线时钟的方法，应用于一总线控制器，该总线控制器电耦接一中央处理单元及一总线，并控制该总线的一运作时钟，且该总线上电耦接多个从属装置，该方法包括：
该总线控制器接收该多个从属装置其中之一传来的一请求信号，并根据该请求信号产生一包含该请求信号的一来源地址的存取指令；及
该中央处理单元判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的一工作时钟设定该总线控制器，使该总线控制器根据该工作时钟调整该总线的运作时钟，且通过该总线对该从属装置执行该存取指令。
此外，本发明实现上述方法的动态调整总线时钟的装置，该总线上电耦接多个从属装置，该动态调整总线时钟的装置包括一总线控制器及一中央处理单元。
该总线控制器与该总线电耦接，以控制该总线的一运作时钟，且该总线控制器接收该多个从属装置其中之一传来的一请求信号，并根据该请求信号产生一包含该请求信号的一来源地址的存取指令；该中央处理单元，与该总线控制器电耦接，且判断该存取指令中包含的该来源地址所对应的该从属装置，以根据该从属装置的一工作时钟设定该总线控制器，使该总线控制器根据该工作时钟调整该总线的运作时钟，且通过该总线对该从属装置执行该存取指令。
较佳地，该工作时钟是该从属装置的最高工作时钟，且该总线控制器将该总线的运作时钟调整至与该从属装置的工作时钟相同。
较佳地，该总线是SMBus总线、I2C总线或SPI总线其中之一，且该总线控制器是SMBus总线控制器、I2C总线控制器或SPI总线控制器其中之一。
较佳地，该请求信号是一中断信号。
较佳地，该中央处理单元是通过执行一总线控制器驱动程序，判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的一工作时钟设定该总线控制器。
较佳地，该动态调整总线时钟的装置还包括一电耦接在该总线上的总线选择单元，该总线选择单元具有一输入端及至少二输出端，该输入端电耦接该总线，该二输出端分别电耦接另外两条总线，且各该总线电耦接至少一个从属装置，当该请求信号是来自该总线选单元，该中央处理单元根据该存取指令中包含的该来源地址所对应的该从属装置及其工作时钟，设定该总线控制器，使该总线控制器控制该总线选择单元选择该从属装置所电耦接的另外两条总线其中之一，且根据该从属装置的该工作时钟，调整该被选择的总线的运作时钟，以通过该被选择的总线对该从属装置执行该存取指令。
本发明的功效在于通过该中央处理单元判断该总线控制器所要存取的从属装置的工作时钟，并令总线控制器根据所要存取的从属装置的工作时钟，动态地对应调整总线的运作时钟，以针对低速的从属装置进行低速存取来达到省电的目的，并针对高速的从属装置进行高速存取以达到提升系统效能的目的，而达到本发明兼顾系统效能及省电的功效和目的。
附图说明
图1是已知一种系统管理总线与系统管理总线及设置在系统管理总线上的从属装置的示意图；
图2是本发明动态调整总线时钟的装置的第一较佳实施例的总线及相关系统元件架构示意图；
图3是第一实施例实现本发明动态调整总线时钟的方法的一流程图；
图4是第一实施例执行开机程序的流程；
图5是SMBus总线控制器的存取指令的数据格式内容示意图；
图6是I2C总线控制器的存取指令的数据格式内容示意图；
图7是SPI总线控制器通过SPI总线与多个从属装置电耦接的示意图；
图8是本发明动态调整总线时钟的装置的第二较佳实施例的总线及相关系统元件架构示意图；
图9是第二实施例的总线选择单元以一多工器实现的细部电路图；
图10是第二实施例的总线选择单元以一切换开关实现的细部电路图；及
图11是第二实施例实现本发明动态调整总线时钟的方法的一流程图。
[主要元件标号说明]
20 总线 20’ SPI总线
21 总线控制器 21’ SPI总线控制器
22 中央处理单元(CPU) 23 基本输入输出系统(BIOS)
24 总线控制器驱动程序 25～27 从属装置
28 总线选择单元 31～35、91～95 步骤
81、284 I2C控制器 82、83 开关
281、286 输入端 282、283、287～289 输出端
285 选择器 821、831 输入接点
822、823、832、833 输出接点
具体实施方式
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中，将可清楚地呈现。
参见图2所示，本发明动态调整总线时钟的装置的第一较佳实施例可应用于一般的个人计算机、笔记本型计算机或平板计算机等计算机系统中，其主要包括一与总线20电耦接以作为主控制器的总线控制器21，一与总线控制器21电耦接的中央处理单元22，以及一预置于基本输入输出系统(BIOS)23中的总线控制器驱动程序(master driver)24，其中，总线控制器21通常是集成于一南桥芯片(图未示)中，或者和南桥芯片及中央处理单元22一同集成于单一芯片(SoP)中。且总线20可以是目前计算机系统中常用的系统管理总线(System Management Bus,简称SMBus)、内部集成电路(Inter-IntegratedCircuit,简称I2C)总线或串行外围接口(Serial Peripheral Interface,简称SPI)总线等，而总线控制器21可以是SMBus总线控制器、I2C总线控制器或SPI总线控制器，本实施例则是以SMBus(以下仍简称总线20)及SMBus总线控制器(以下仍简称总线控制器21)举例说明。
总线20可供电耦接多个从属装置，本实施例以3个从属装置25、26、27为例说明，其中从属装置25可以是一EEPROM，从属装置26可以是一检测键盘的按键信号的嵌入式控制器或键盘控制器，从属装置27可以是一HDMI传送接收器，且总线控制器21用以决定总线20的运作时钟并通过总线20对这些从属装置25～27进行存取或设定作业。
且由于总线20的特性，低速运作的装置，例如从属装置26(最高运作速度为100KHz的嵌入式控制器(或键盘控制器))无法在高速的总线20上运作，但高速运作的装置，例如从属装置27(最高运作速度为400KHz的HDMI传送接收器)仍可以在较低速的总线20上运作，因此基于上述限制，为了不让从属装置25～27受限于总线的运作速度，本实施例的动态调整总线时钟的装置执行如图3所示的一动态调整总线时钟的方法，首先当系统一开机并执行开机程序时，如图3的步骤31，并参照图4的开机步骤，BIOS 23会初始化总线控制器驱动程序24，使总线控制器21通过总线20读取从属装置(EEPROM)25中的设定值作为计算机系统的音量或音效的设定值。
此时，为了加快从属装置25的存取速度以加速开机效能，总线控制器驱动程序24会通过总线控制器21将总线20的运作时钟设定为该等从属装置25～27中具有最低工作时钟者的最高时钟，亦即将总线21的运作时钟设定为从属装置26的最高工作时钟100KHz。并如图4所示，紧接着初始化从属装置(EEPROM)25并读取从属装置(EEPROM)25中的设定值，同时初始化从属装置26，并读取从属装置26的厂商代码(vender ID(VID))及产品代码(productID(PID))以及设定从属装置26等，同时初始化从属装置27，读取从属装置27的VID和PID以及设定从属装置27，当上述操作完成，开机程序即告一段落，然后总线控制器21处于一等待从属装置26、27的请求信号的状态。
因此，如图3的步骤32，当总线控制器21收到一请求信号，例如从属装置26收到键盘的按键被按下的一事件并发出一中断信号给总线控制器21，要求总线控制器21去读取从属装置26针对被按下的按键所产生的一扫描码，因此，如步骤33，总线控制器21收到从属装置26的中断信号(即请求信号)后，会产生一存取指令，且如图5所示的存取指令的数据格式中可以看出，该存取指令中包含有请求信号的来源地址(destaddr)，亦即从属装置26的地址，且虽然此时总线20的运作时钟刚好是从属装置26的最高工作时钟100KHz，总线控制器21可以在此运作时钟下执行存取指令向从属装置26读取按键的扫描码，但考虑到使用者按压按键的速度，总线20的运作时钟其实设定在10KHz即已足够。
因此，本实施例的特点在于，如步骤34，中央处理单元22在总线控制器21执行存取指令之前，会先执行总线控制器驱动程序24，判断该存取指令中包含的来源地址所对应的从属装置26及其工作时钟，例如10KHz，并设定总线控制器21，使总线控制器21根据该工作时钟调整总线20的运作时钟为10KHz，再进行步骤35，通过总线20对从属装置26执行该存取指令，藉此，令总线控制器21通过较低速的总线存取从属装置26，而达到环保省电的功效。
当上述存取指令执行完成，总线控制器21即再回到步骤32的等待状态，因此，当总线控制器21收到来自从属装置27的一请求信号，例如使用者插接一外接显示器至从属装置(HDMI传送接收器)27而产生一插入(plug-in)信号时，从属装置27会发出一中断信号给总线控制器21，要求总线控制器21去读取外接显示器的设定值，例如EDID(Extended display identificationdata，延伸显示能力识别)及支持的分辨率信息等。
所以，同样地，如步骤33，总线控制器21产生包含该请求信号的来源地址(即从属装置27的地址)的一存取指令，且由于从属装置27连接一外接显示器后，将有大量的图像数据会通过总线20传输，若总线20的运作速度越快，就越节省传输时间，而能让使用者越快看到外接显示器的显示画面，但先前针对从属装置26所设定的总线速度只有10KHz，显然太慢，因此，在对从属装置27执行存取指令之前，如步骤34，中央处理单元15会执行总线控制器驱动程序24，根据存取指令所要针对的从属装置27的工作时钟，设定总线控制器21，使总线控制器21根据从属装置27的一工作时钟，例如最高工作时钟400KHz，调整总线20的运作时钟为400KHz，再进行步骤35，对从属装置27执行存取指令。藉此，在总线控制器21存取从属装置27的期间，可以使从属装置27的运作效能得以被充分发挥而使外接显示器达到最佳显示状态。
同理，参见图6所示的I2C总线的存取指令数据格式可知，其中亦包含了请求信号的来源地址(ADDRESS)，即总线控制器21(I2C总线控制器)所要存取的从属装置的地址，因此中央处理单元22可根据存取指令中的来源地址，令总线控制器21针对发出请求信号的从属装置的工作时钟，对应调整总线20的运作时钟，而达到动态调整总线时钟以适时节省电力或提高系统运作效能的功效。
再参见图7所示，本实施例的总线20亦可以是如图7所示的SPI总线，但与前述SMBus总线控制器和I2C总线控制器不一样的是，SPI总线控制器21’以多条芯片选择线ss_0～ss_n与电耦接在总线20’上的从属装置0～从属装置N对应电耦接，当SPI总线控制器21’收到其中一从属装置，例如从属装置0的一请求信号，SPI总线控制器21’会将对应的芯片选择线ss_0的电平拉低(pull low)，并产生一包含有发出请求信号的来源地址，即从属装置0的地址的存取指令，因此，同样地，中央处理单元22可根据该存取指令，令SPI总线控制器21’针对发出请求信号的从属装置0的工作时钟，对应调整总线20’的运作时钟，而达到动态调整总线时钟以省电或提高系统运作效能的功效。
此外，由于SMBus有最低运作时钟为10KHz的规范，但I2C总线的规范则没有规定最低的运作时钟，因此，当总线是采用I2C总线时，考虑更省电的状况，总线控制器驱动程序24可以进一步判断总线控制器21等待的时间(即未收到请求信号的时间)是否已达到一预设时间，若是，则令总线控制器21暂停产生运作时钟，亦即将总线20的运作时钟调整为零，直到总线控制器21再次收到请求信号，再针对发出请求信号的从属装置的工作时钟来对应调整总线20的运作时钟，藉此，达到进一步节能的功效。
参见图8所示，是本发明动态调整总线时钟的装置的第二较佳实施例，与第一实施例不同处在于本实施例还包括一电耦接在总线(下称总线0)上并受总线控制器21控制的总线选择单元28，其具有一个电耦接总线0的输入端281以及两个输出端282、283，其中一输出端282连接一总线(下称总线1)，另一输出端283连接另一总线(下称总线2)，且总线0、总线1及总线2上分别电耦接至少一个从属装置，且较佳的做法是将工作时钟相同或相近的从属装置设置在同一总线上，例如总线0上电耦接工作时钟较高或相同的从属装置A及从属装置B，总线1上电耦接从属装置C，总线2上电耦接从属装置D，且从属装置C及从属装置D的工作时钟不相同并且较从属装置A及从属装置B的工作时钟低。
且如图9所示，总线选择单元28可以是图9所示的一种多工器(可采用PCA954X或类似的硬件)，其包含一I2C控制器284及一个选择器285，I2C控制器284与总线控制器21电耦接，以将从属装置C的请求信号(中断信号1)或从属装置D的请求信号(中断信号2)传送给总线控制器21。选择器285具有一个输入端286及三个输出端287～289，输入端286连接总线0，输出端287连接总线1，输出端288连接总线2，输出端289悬空。I2C控制器284根据总线控制器21的命令，控制选择器285选择三个输出端287～289其中之一，使总线0连接至总线1、总线2或者不连接。
再参见图10所示，总线选择单元28也可以采用图10所示的一种切换开关，其包含一I2C控制器81及两个开关82、83，I2C控制器81与总线控制器21电耦接，以将从属装置C的请求信号(中断信号1)或从属装置D的请求信号(中断信号2)传送给总线控制器21。每一开关82、83各有一输入接点821、831及两个输出接点822、823、832、833，其中，开关82的输入接点821连接总线0，其一输出接点822连接总线1，另一输出接点823悬空，I2C控制器81可控制输入接点821与输出接点822或823电耦接；开关83的输入接点831连接总线0，其中一输出接点832连接总线2，另一输出接点833悬空，I2C控制器81可控制输入接点831与输出接点832或833电耦接。因此，I2C控制器81可根据总线控制器21的命令控制两个开关82、83其中之一导接总线0与总线1或导接总线0与总线2，使总线0连接至总线1或总线2或者皆不连接。
藉此，如图11的步骤91，当系统完成开机程序后，进行步骤92(如同上述图3的步骤32)，总线控制器21等待来自从属装置的一请求信号，并于收到例如从属装置C的一请求信号时，执行步骤93(如同上述图3的步骤33)，总线控制器21会产生一针对发出该请求信号的该从属装置C的存取指令，然后，如步骤94，中央处理单元22根据存取指令所针对的从属装置C的工作时钟，设定总线控制器21，使总线控制器21控制总线选择单元28选择从属装置C所电耦接的总线1，并调整该总线1的运作时钟为从属装置C的工作时钟(或最高工作时钟)，再经由总线1对从属装置C执行存取指令，此时总线0的运作时钟与总线1相同，而总线2与总线1相隔离且其运作时钟为零。
同理，当从属装置D向总线控制器21发出请求信号时，中央处理单元22将根据总线控制器21产生的针对从属装置D的存取指令，设定总线控制器21，使控制总线选择单元28选择从属装置D所电耦接的总线2，并根据从属装置D的工作时钟调整总线2的运作时钟，再经由总线2对从属装置D执行存取指令，此时总线0的运作时钟与总线2相同，而总线1与总线2相隔离且其运作时钟为零。
同样地，当总线0上的从属装置A或从属装置B发出请求信号时，中央处理单元22会根据从属装置A或从属装置B的工作时钟要求总线控制器21调整总线0的运作时钟为从属装置A或从属装置B的工作时钟(或最高工作时钟)，此时，总线控制器21控制总线选择单元28不动作，使总线1及总线2的运作时钟为零，并与总线0完全隔离。
综上所述，上述实施例通过中央处理单元22判断总线控制器21所要存取的从属装置的工作时钟，并令总线控制器21根据所要存取的从属装置的工作时钟，动态地对应调整总线20的运作时钟，以针对低速的从属装置进行低速存取来达到省电的目的，并针对高速的从属装置进行高速存取以达到提升系统效能的目的，确实达到本发明兼顾系统效能及省电的功效和目的。
惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明权利要求涵盖的范围内。
Claims (14)
1.一种动态调整总线时钟的方法，用于一总线控制器，该总线控制器电耦接一中央处理单元及一总线，并控制该总线的一运作时钟，且该总线上电耦接多个从属装置，该方法包括：
该总线控制器接收该多个从属装置其中之一传来的一请求信号，并根据该请求信号产生一包含该请求信号的一来源地址的存取指令；及
该中央处理单元判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的一工作时钟设定该总线控制器，使该总线控制器根据该工作时钟调整该总线的运作时钟，且通过该总线对该从属装置执行该存取指令。
2.根据权利要求1所述的动态调整总线时钟的方法，其中该工作时钟是该从属装置的最高工作时钟，且该总线控制器将该总线的运作时钟调整至与该从属装置的工作时钟相同。
3.根据权利要求1所述的动态调整总线时钟的方法，其中该总线是系统管理总线且该总线控制器是系统管理总线控制器，或者该总线是内部集成电路总线且该总线控制器是内部集成电路总线控制器，或者该总线是串行外围接口总线且该总线控制器是串行外围接口总线控制器。
4.根据权利要求1所述的动态调整总线时钟的方法，其中该请求信号是一中断信号。
5.根据权利要求1所述的动态调整总线时钟的方法，其中该中央处理单元是通过执行一总线控制器驱动程序，判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的该工作时钟设定该总线控制器。
6.根据权利要求1所述的动态调整总线时钟的方法，还包括：
在该总线上电耦接一总线选择单元，该总线选择单元具有一输入端及至少二输出端，该输入端电耦接该总线，该二输出端中的一输出端电耦接另外两条总线中的一条，该二输出端中的另一输出端电耦接该另外两条总线中的另一条，且与该输入端电耦接的该总线、与该二输出端中的一输出端电耦接的该另外两条总线中的一条、以及与该二输出端中的另一输出端电耦接的该另外两条总线中的另一条分别电耦接至少一个从属装置，且当该请求信号是来自该总线选择单元，该中央处理单元根据该存取指令中包含的该来源地址所对应的该从属装置及其工作时钟，设定该总线控制器，使该总线控制器控制该总线选择单元选择该从属装置所电耦接的另外两条总线其中之一，且根据该从属装置的该工作时钟，调整该被选择的总线的运作时钟，以通过该被选择的总线对该从属装置执行该存取指令。
7.根据权利要求6所述的动态调整总线时钟的方法，其中该中央处理单元是通过执行该总线控制器驱动程序，判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的该工作时钟设定该总线控制器。
8.一种动态调整总线时钟的装置，该总线上电耦接多个从属装置，该动态调整总线时钟的装置包括:
一总线控制器，与该总线电耦接，以控制该总线的一运作时钟，且该总线控制器接收该多个从属装置其中之一传来的一请求信号，并根据该请求信号产生一包含该请求信号的一来源地址的存取指令；及
一中央处理单元，与该总线控制器电耦接，且判断该存取指令中包含的该来源地址所对应的该从属装置，以根据该从属装置的一工作时钟设定该总线控制器，使该总线控制器根据该工作时钟调整该总线的运作时钟，且通过该总线对该从属装置执行该存取指令。
9.根据权利要求8所述的动态调整总线时钟的装置，其中该工作时钟是该从属装置的最高工作时钟，且该总线控制器将该总线的运作时钟调整至与该从属装置的工作时钟相同。
10.根据权利要求8所述的动态调整总线时钟的装置，其中该总线是系统管理总线且该总线控制器是系统管理总线控制器，或者该总线是内部集成电路总线且该总线控制器是内部集成电路总线控制器，或者该总线是串行外围接口总线且该总线控制器是串行外围接口总线控制器。
11.根据权利要求8所述的动态调整总线时钟的装置，其中该请求信号是一中断信号。
12.根据权利要求8所述的动态调整总线时钟的装置，其中该中央处理单元是通过执行一总线控制器驱动程序，判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该从属装置的该工作时钟设定该总线控制器。
13.根据权利要求8所述的动态调整总线时钟的装置，还包括一电耦接在该总线上的总线选择单元，该总线选择单元具有一输入端及至少二输出端，该输入端电耦接该总线，该二输出端中的一输出端电耦接另外两条总线中的一条，该二输出端中的另一输出端电耦接该另外两条总线中的另一条，且与该输入端电耦接的该总线、与该二输出端中的一输出端电耦接的该另外两条总线中的一条、以及与该二输出端中的另一输出端电耦接的该另外两条总线中的另一条分别电耦接至少一个从属装置，当该请求信号是来自该总线选择单元，该中央处理单元根据该存取指令中包含的该来源地址所对应的该从属装置及其工作时钟，设定该总线控制器，使该总线控制器控制该总线选择单元选择该从属装置所电耦接的另外两条总线其中之一，且根据该从属装置的该工作时钟，调整该被选择的总线的运作时钟，以通过该被选择的总线对该从属装置执行该存取指令。
14.根据权利要求13所述的动态调整总线时钟的装置，其中该中央处理单元是通过执行该总线控制器驱动程序，判断该存取指令中包含的该来源地址所对应的该从属装置，并根据该次从属装置的该工作时钟设定该总线控制器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100114054 | 2011-04-22 | ||
| TW100114054A TWI547784B (zh) | 2011-04-22 | 2011-04-22 | 動態調整匯流排時脈的方法及其裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102749985A CN102749985A (zh) | 2012-10-24 |
| CN102749985B true CN102749985B (zh) | 2015-10-28 |
Family
ID=47022202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110133307.5A Active CN102749985B (zh) | 2011-04-22 | 2011-05-20 | 动态调整总线时钟的方法及其装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8892935B2 (zh) |
| CN (1) | CN102749985B (zh) |
| TW (1) | TWI547784B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6058122B2 (ja) * | 2013-03-25 | 2017-01-11 | 三菱電機株式会社 | バスマスタ、バスシステム及びバス制御方法 |
| CN104750166B (zh) * | 2015-03-30 | 2018-06-19 | 福州瑞芯微电子股份有限公司 | 一种动态时钟拓扑结构的共享方法及装置 |
| US9990316B2 (en) | 2015-09-21 | 2018-06-05 | Qualcomm Incorporated | Enhanced serial peripheral interface |
| TWI567561B (zh) * | 2015-11-26 | 2017-01-21 | 新唐科技股份有限公司 | 匯流排系統 |
| US10970243B2 (en) * | 2016-01-29 | 2021-04-06 | Qorvo Us, Inc. | Front end serial bus automatic bus park tri-state activation |
| CN107590086B (zh) * | 2016-07-08 | 2022-05-10 | 中兴通讯股份有限公司 | 一种通讯连接装置及方法、通讯单板 |
| US10037213B2 (en) | 2016-09-19 | 2018-07-31 | Nxp Usa, Inc. | System and method for adjusting boot interface frequency |
| US11249536B2 (en) | 2018-12-17 | 2022-02-15 | Qualcomm Incorporated | Reducing power consumption of communication interfaces by clock frequency scaling and adaptive interleaving of polling |
| TWI722521B (zh) * | 2019-08-02 | 2021-03-21 | 新唐科技股份有限公司 | 控制裝置及調整方法 |
| WO2021089303A1 (en) * | 2019-11-05 | 2021-05-14 | Shenzhen GOODIX Technology Co., Ltd. | Protocol translator module system and method using said protocol translator module system |
| TWI725786B (zh) * | 2020-03-20 | 2021-04-21 | 新唐科技股份有限公司 | 受控裝置、主控裝置及資料傳輸方法 |
| TWI818834B (zh) * | 2022-12-16 | 2023-10-11 | 新唐科技股份有限公司 | 微控制器及應用其之序列周邊介面系統 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212796A (en) * | 1990-01-02 | 1993-05-18 | Motorola, Inc. | System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions |
| US6343249B1 (en) * | 1999-03-10 | 2002-01-29 | Denso Corporation | Automobile control unit having different program modules |
| CN1357834A (zh) * | 2000-12-06 | 2002-07-10 | 神达电脑股份有限公司 | Pci总线周期单步中断除错卡装置及其方法 |
| CN1540539A (zh) * | 2003-10-28 | 2004-10-27 | 威盛电子股份有限公司 | 中断信号控制系统与控制方法 |
| CN1696919A (zh) * | 2004-05-10 | 2005-11-16 | 联发科技股份有限公司 | 外围装置的控制系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
| KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
| US6560240B1 (en) * | 1998-09-04 | 2003-05-06 | Advanced Micro Devices, Inc. | System-on-a-chip with variable clock rate |
| US7007121B1 (en) * | 2002-02-27 | 2006-02-28 | Xilinx, Inc. | Method and apparatus for synchronized buses |
| US7210054B2 (en) | 2002-06-25 | 2007-04-24 | Intel Corporation | Maintaining processor execution during frequency transitioning |
| JP4834294B2 (ja) | 2004-01-07 | 2011-12-14 | 日立オートモティブシステムズ株式会社 | データ通信装置及びそれを用いたコントローラ |
| US20080091861A1 (en) * | 2004-10-28 | 2008-04-17 | Jones Richard E | Bus Multiplexer Apparatus and Method |
| CN100468378C (zh) * | 2005-12-17 | 2009-03-11 | 鸿富锦精密工业（深圳）有限公司 | Spi设备通信电路 |
| US7689847B2 (en) * | 2006-06-13 | 2010-03-30 | Via Technologies, Inc. | Method for increasing the data processing capability of a computer system |
| US8312299B2 (en) * | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
| US20100325326A1 (en) * | 2009-06-19 | 2010-12-23 | Via Technologies, Inc. | Device information management system and device information management method |
-
2011
- 2011-04-22 TW TW100114054A patent/TWI547784B/zh active
- 2011-05-20 CN CN201110133307.5A patent/CN102749985B/zh active Active
-
2012
- 2012-04-17 US US13/448,934 patent/US8892935B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212796A (en) * | 1990-01-02 | 1993-05-18 | Motorola, Inc. | System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions |
| US6343249B1 (en) * | 1999-03-10 | 2002-01-29 | Denso Corporation | Automobile control unit having different program modules |
| CN1357834A (zh) * | 2000-12-06 | 2002-07-10 | 神达电脑股份有限公司 | Pci总线周期单步中断除错卡装置及其方法 |
| CN1540539A (zh) * | 2003-10-28 | 2004-10-27 | 威盛电子股份有限公司 | 中断信号控制系统与控制方法 |
| CN1696919A (zh) * | 2004-05-10 | 2005-11-16 | 联发科技股份有限公司 | 外围装置的控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8892935B2 (en) | 2014-11-18 |
| CN102749985A (zh) | 2012-10-24 |
| US20120272088A1 (en) | 2012-10-25 |
| TWI547784B (zh) | 2016-09-01 |
| TW201243538A (en) | 2012-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102749985B (zh) | 动态调整总线时钟的方法及其装置 | |
| US8725917B2 (en) | Chip and computer system | |
| US8037225B2 (en) | Communication system with host and device role switching features | |
| US7895386B2 (en) | USB interface provided with host/device function and its control method | |
| TWI477970B (zh) | 電子裝置的模式切換方法與相關的電子裝置 | |
| US20090210608A1 (en) | KVM switch and operation method thereof | |
| US9110687B2 (en) | Information processing apparatus and operation control method | |
| EP2397941B1 (en) | Dual os system using a smart sim module and controlling method thereof | |
| US20090268743A1 (en) | Data transmission bridge device and control chip thereof for transmitting data | |
| EP3477425B1 (en) | Computer system, client device and display device | |
| GB2498045A (en) | Portable storage devices with two interfaces for coupling to a display and a host | |
| US20090276613A1 (en) | Method of sharing basic input output system, and blade server and computer using the same | |
| CN210129206U (zh) | 交互智能平板 | |
| US20120036294A1 (en) | Computer integrated display integrated display and control method of the same | |
| CN106030561B (zh) | 计算系统控制 | |
| CN107402898B (zh) | 一种信息处理的方法及电子设备 | |
| CN101226424B (zh) | 多媒体电子式切换器 | |
| US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
| KR101485154B1 (ko) | 외부 디바이스와 이에 도킹되는 휴대 단말의 웨이크 업 모드 전환 방법 | |
| EP3570449A1 (en) | Multi-mode nfc controller | |
| CN111897753A (zh) | Usb主机对主机芯片 | |
| CN114895968B (zh) | 一种服务器维护方法、装置、设备和存储介质 | |
| US9237065B2 (en) | Chip and computer system | |
| CN220290437U (zh) | 一种显示装置 | |
| CN115273445B (zh) | 一种传感器接入方法、装置、设备以及计算机可读介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |