CN115495160B - 一种arm服务器及其启动方法、装置和可读存储介质 - Google Patents

一种arm服务器及其启动方法、装置和可读存储介质 Download PDF

Info

Publication number
CN115495160B
CN115495160B CN202211430840.2A CN202211430840A CN115495160B CN 115495160 B CN115495160 B CN 115495160B CN 202211430840 A CN202211430840 A CN 202211430840A CN 115495160 B CN115495160 B CN 115495160B
Authority
CN
China
Prior art keywords
time
bios
real
bus
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211430840.2A
Other languages
English (en)
Other versions
CN115495160A (zh
Inventor
孙秀强
公维锋
贡维
黄家明
李岩
许泗强
李道童
宿培伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211430840.2A priority Critical patent/CN115495160B/zh
Publication of CN115495160A publication Critical patent/CN115495160A/zh
Application granted granted Critical
Publication of CN115495160B publication Critical patent/CN115495160B/zh
Priority to PCT/CN2023/103241 priority patent/WO2024103739A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Electric Clocks (AREA)

Abstract

本发明公开了一种ARM服务器的启动方法、装置、ARM服务器及计算机可读存储介质，涉及计算机技术领域，该方法包括：在BIOS启动后，利用BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，预设时钟频率为基板管理控制器通过I2C总线读取实时时钟时间的时钟频率；利用BIOS初始化I2C总线，并启动进入操作系统；利用BIOS通过I2C总线读取实时时钟时间，并判断BIOS是否成功读取实时时钟时间；若是，则在操作系统下显示实时时钟时间对应的系统时间；本发明通过配置BIOS和基板管理控制器通过I2C总线读取实时时钟时间的频率相同，避免I2C时钟频率混乱的情况，从而减少ARM服务器出现的软锁宕机情况。

Description

一种ARM服务器及其启动方法、装置和可读存储介质
技术领域
本发明涉及计算机技术领域，特别涉及一种ARM服务器的启动方法、装置、ARM服务器及计算机可读存储介质。
背景技术
随着数字科技的发展越来越多的终端客户都选择将各自的业务进行云上部署。与此同时，移动手机端的云游戏或者云手机亦或是游戏等软件应用均使用的是数据中心的物理服务器，但是在众多架构的服务器产品中ARM（Advanced RISC Machines，进阶精简指令集机器）架构服务器性价比显得格外突出，同时手机芯片也是ARM架构，这样便更加有利于手机端的应用直接部署在ARM架构服务器的数据中心中。
但是，对于某些软件应用来讲需要时刻关注系统时间或者是系统时间差以便于计算耗时时间，而ARM架构的系统中读取RTC（实时时钟）时间的I2C总线与BMC（BaseboardManagement Controller，基板管理控制器）的读取RTC时间的I2C总线一致，但读取RTC时间的频率却不一致，这就使得I2C总线会以2种不同时间频率去读取RTC时间，这就使得某些软件频繁的调用读取时间的函数时，容易导致I2C总线的时钟频率混乱的情况发生，从而导致ARM架构系统下出现软锁问题；当出现软锁后系统一直卡在读取系统时间的等待期间，导致其他的系统进程及应用无法使用，出现了所谓的宕机现象，这种情况的出现将导致终端客户无法继续游戏或者业务暂停造成巨大的经济损失。
因此，如何能够减少ARM服务器因I2C总线的时钟频率混乱而导致的软锁宕机情况，提升ARM服务器的适用场景，是现今急需解决的问题。
发明内容
本发明的目的是提供一种ARM服务器的启动方法、装置、ARM服务器及计算机可读存储介质，以减少ARM服务器因I2C总线的时钟频率混乱而导致的软锁宕机情况，提升ARM服务器的适用场景。
为解决上述技术问题，本发明提供一种ARM服务器的启动方法，包括：
在BIOS启动后，利用所述BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，所述预设时钟频率为基板管理控制器通过所述I2C总线读取实时时钟时间的时钟频率；
利用所述BIOS初始化所述I2C总线，并启动进入操作系统；
利用所述BIOS通过所述I2C总线读取所述实时时钟时间，并判断所述BIOS是否成功读取所述实时时钟时间；
若是，则在所述操作系统下显示所述实时时钟时间对应的系统时间。
可选的，所述利用所述BIOS初始化所述I2C总线之前，还包括：
利用所述BIOS将所述I2C总线上的读写命令的时间延时设置为预设延时时间；其中，所述预设延时时间小于1.5s。
可选的，所述预设延时时间为50ms。
可选的，所述利用所述BIOS通过所述I2C总线读取所述实时时钟时间，包括：
利用所述BIOS以单字节方式读取所述实时时钟时间。
可选的，所述判断所述BIOS是否成功读取所述实时时钟时间之后，还包括：
若所述BIOS未成功读取所述实时时钟时间，则重启所述操作系统。
可选的，所述利用所述BIOS通过所述I2C总线读取所述实时时钟时间，包括：
利用所述BIOS按预设时钟频率通过所述I2C总线读取所述实时时钟时间。
可选的，所述在所述操作系统下显示所述实时时钟时间对应的系统时间，包括：
在所述操作系统下显示所述实时时钟时间。
可选的，所述判断所述BIOS是否成功读取所述实时时钟时间，包括：
判断所述BIOS读取的所述实时时钟时间对应的时间数据是否为预设时间；
若不为所述预设时间，则确定所述BIOS成功读取所述实时时钟时间，并执行所述在所述操作系统下显示所述实时时钟时间对应的系统时间的步骤。
可选的，所述利用所述BIOS初始化所述I2C总线之前，还包括：
利用所述BIOS将所述I2C总线读取实时时钟时间失败时的默认时间设置为所述预设时间。
可选的，所述判断所述BIOS读取的所述实时时钟时间对应的时间数据是否为预设时间之后，还包括：
若不为所述预设时间，则确定所述BIOS未成功读取所述实时时钟时间，并在所述操作系统下显示所述预设时间。
可选的，所述预设时间的年数为0。
可选的，所述预设时间为0年0月0日0时0分0秒。
本发明还提供了一种ARM服务器的启动装置，包括：
配置模块，用于在BIOS启动后，利用所述BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，所述预设时钟频率为基板管理控制器通过所述I2C总线读取实时时钟时间的时钟频率；
初始化模块，用于利用所述BIOS初始化所述I2C总线，并启动进入操作系统；
判断模块，用于利用所述BIOS通过所述I2C总线读取所述实时时钟时间，并判断所述BIOS是否成功读取所述实时时钟时间；
显示模块，用于若所述BIOS成功读取所述实时时钟时间，则在所述操作系统下显示所述实时时钟时间对应的系统时间。本发明还提供了一种ARM服务器，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述的ARM服务器的启动方法的步骤。
此外，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的ARM服务器的启动方法的步骤。
本发明所提供的一种ARM服务器的启动方法，包括：在BIOS启动后，利用BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，预设时钟频率为基板管理控制器通过I2C总线读取实时时钟时间的时钟频率；利用BIOS初始化I2C总线，并启动进入操作系统；利用BIOS通过I2C总线读取实时时钟时间，并判断BIOS是否成功读取实时时钟时间；若是，则在操作系统下显示实时时钟时间对应的系统时间；
可见，本发明通过利用BIOS将I2C总线的时钟频率设置为预设时钟频率，使BIOS和基板管理控制器通过I2C总线读取实时时钟时间的频率相同，避免I2C总线以2种不同的时间频率去读取实时时钟时间易导致I2C时钟频率混乱的情况，从而减少ARM服务器因系统下业务频繁调用系统时间而出现的软锁宕机情况，提升ARM服务器的适用场景；并且通过判断BIOS是否成功读取实时时钟时间，可以便捷地确定是否发生了读取时间软锁宕机的情况，以保证ARM服务器的正常启动运行。此外，本发明还提供了一种ARM服务器的启动装置、ARM服务器及计算机可读存储介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种ARM服务器的启动方法的流程图；
图2为本发明实施例所提供的另一种ARM服务器的启动方法的流程示意图；
图3为本发明实施例所提供的另一种ARM服务器的启动方法的流程图；
图4为本发明实施例所提供的一种ARM服务器的启动装置的结构框图；
图5为本发明实施例所提供的一种ARM服务器的结构示意图；
图6为本发明实施例所提供的一种ARM服务器的具体结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种ARM服务器的启动方法的流程图。该方法可以包括：
步骤101：在BIOS启动后，利用BIOS将I2C总线的时钟频率设置为预设时钟频率。
其中，预设时钟频率为基板管理控制器通过I2C总线读取实时时钟时间的时钟频率。
具体的，本实施例所提供的ARM服务器的启动方法可以应用于ARM服务器，即ARM架构的服务器；也就是说，ARM服务器的处理器（如ARM处理器）可以执行本实施例所提供的方法中的步骤，完成ARM服务器的启动。
可以理解的是，本步骤中I2C（Inter－Integrated Circuit，集成电路总线）总线的时钟频率可以为BIOS（Basic Input Output System，基本输入输出系统）利用I2C总线读取RTC（实时时钟）时间的频率。由于现有技术中ARM架构读取RTC（实时时钟）时间的I2C总线与BMC的读取RTC时间的I2C总线一致，但I2C总线的时钟频率设置却不相同，即BIOS利用I2C总线读取RTC时间与BMC利用I2C总线读取RTC时间的频率不一致，如BIOS利用I2C总线读取RTC时间的频率为400Khz而BMC利用I2C总线读取RTC时间的频率为100Khz，这就使得I2C总线会以2种不同时间频率去读取RTC时间，容易导致I2C总线的时钟频率混乱，从而导致系统软锁宕机的情况发生。本实施例中可以利用BIOS将I2C总线的时钟频率设置为与基板管理控制器通过I2C总线读取实时时钟时间的时钟频率相同的预设时钟频率，可以使BIOS和基板管理控制器通过I2C总线读取实时时钟时间的频率相同，保证I2C总线下的设备对I2C总线读取RTC时间的频率相同。
对应的，对于本实施例中的预设时钟频率的具体数值设置，可以由设计人员根据实用场景和用户需求自行设置，如图2所示，BMC（基板管理控制器）设置的I2C总线的时钟频率为100Khz时，预设时钟频率可以为100Khz，即本步骤中可以利用BIOS将I2C总线的时钟频率设置为100Khz，使BIOS设置的I2C总线的时钟频率与BMC设置的I2C总线的时钟频率一致。
具体的，本实施例中的I2C总线可以与RTC（实时时钟）单元物理连接，使得BIOS和基板管理控制器能够利用I2C总线从RTC单元读取RTC时间对应的时间数据，得到RTC时间。
进一步的，由于在操作系统运行阶段读取通过I2C总线协议读取RTC时间时等待时间过长，不利于读取RTC时间的准确性和精度。在一些实施例中可以在利用BIOS初始化I2C总线之前，利用启动的BIOS，将I2C总线上的读写命令的时间延时设置为预设延时时间；其中，预设延时时间小于1.5s。也就是说，BIOS可以将I2C总线上读取I2C数据的读写命令的时间延时间隔由默认的1.5s改为更小的时间（即预设延时时间），如图2中的50ms，以缩短BIOS通过I2C总线读取实时时钟时间时的等待时间。
进一步的，由于利用硬件示波器抓取读取的实时时钟时间的I2C数据波形时发现I2C总线的数据信号线存在毛刺现象，会导致获取的时间数据不准确容易出现时间混乱的现象，即当恢复默认时间时难以准确判断是人为设置的系统时间的还是系统恢复默认时间了。本实施例中可以在利用BIOS初始化I2C总线之前，利用启动的BIOS，将I2C总线读取实时时钟时间失败时的默认时间设置为预设时间；其中，预设时间的年数可以0；如图2所示，BIOS可以将读取RTC时间失败时的默认时间由2022年1月1日0时0分0秒修改为0年0月0日0时0分0秒（即预设时间），以便于在操作系统下确定BIOS是否成功读取实时时钟时间。相应的，在利用BIOS启动进入操作系统后，可以利用BIOS以单字节方式读取实时时钟时间，即由现有的多字节方式改为单字节方式去读取实时时钟时间的秒、分、时、日、月和年等时间数据，以减少毛刺现象的发生。
步骤102：利用BIOS初始化I2C总线，并启动进入操作系统。
可以理解的是，本步骤中ARM服务器可以在利用BIOS调整完I2C总线协议的相应参数（如上述时钟频率）后，利用BIOS初始化I2C总线协议，并正常启动进入操作系统，以继续完成ARM服务器的启动。
步骤103：利用BIOS通过I2C总线读取实时时钟时间，并判断BIOS是否成功读取实时时钟时间；若是，则进入步骤104。
可以理解的是，本步骤中ARM服务器可以在操作系统下利用BIOS通过I2C总线读取实时时钟时间，如按预设时钟频率通过I2C总线读取实时时钟时间，并通过判断BIOS是否成功读取实时时钟时间，确定是否发生了读取时间软锁宕机的情况，以保证ARM服务器的正常启动运行。
对应的，在确定BIOS成功读取实时时钟时间，即未发生读取时间软锁宕机的情况时，可以进入步骤104，使ARM服务器能够继续正常运行并在操作系统下显示实时时钟时间对应的系统时间。在确定BIOS未成功读取实时时钟时间，即发生了读取时间软锁宕机的情况时，如图2所示，ARM服务器可以在操作系统下显示实时时钟时间读取失败时的默认时间（0年0月0日0时0分0秒），以提示发生读取时间软锁宕机的情况；ARM服务器也可以自行重启ARM服务器或重启操作系统，以实现软锁宕机情况发生时的自动系统重启。
具体的，对于本步骤中判断BIOS是否成功读取实时时钟时间的具体方式，可以由设计人员根据实用场景和用户需求自行设置，如判断BIOS读取的实时时钟时间对应的时间数据是否为预设时间（即实时时钟时间读取失败时的默认时间）；若不为预设时间，则确定BIOS成功读取实时时钟时间，并进入步骤104；若为预设时间，则确定BIOS未成功读取实时时钟时间，可以在操作系统下显示预设时间或与预设时间不同的预设告警时间。如图2所示，本步骤中操作系统下应用程序通过调用读取系统时间的函数调用BIOS的运行阶段代码，BIOS运行阶段代码通过由多字节改为单字节方式去读取当前RTC下的RTC时间的秒、分、时、日、月、年等时间数据并判断是否利用当前获取的RTC时间与0年0月0日0时0分0秒一致；若一致，则可以在操作系统下显示实时时钟时间对应的系统时间（即当前时间）；若不一致，则可以在操作系统下显示0年0月0日0时0分0秒（即预设时间）。
步骤104：在操作系统下显示实时时钟时间对应的系统时间。
可以理解的是，本步骤中ARM服务器可以在确定BIOS当前成功读取实时时钟时间时，在操作系统下显示当前的实时时钟时间对应的系统时间，以更新系统时间。
具体的，对于本步骤中的系统时间的具体时间设置，可以由设计人员根据实用场景和用户需求自行设置，如系统时间与实时时钟时间相同，即ARM服务器可以将BIOS当前成功读取的实时时钟时间作为操作系统下的系统时间，在操作系统下进行显示；系统时间与实时时钟时间也可以不同，即ARM服务器可以利用BIOS当前成功读取实时时钟时间，得到操作系统下的显示的系统时间，本实施例对此不做任何限制。
本实施例中，本发明实施例通过利用BIOS将I2C总线的时钟频率设置为预设时钟频率，使BIOS和基板管理控制器通过I2C总线读取实时时钟时间的频率相同，避免I2C总线以2种不同的时间频率去读取实时时钟时间易导致I2C时钟频率混乱的情况，从而减少ARM服务器因系统下业务频繁调用系统时间而出现的软锁宕机情况，提升ARM服务器的适用场景；并且通过判断BIOS是否成功读取实时时钟时间，可以便捷地确定是否发生了读取时间软锁宕机的情况，以保证ARM服务器的正常启动运行。
基于上述实施例，本发明实施例还提供了另一种ARM服务器的启动方法，以进一步提升BIOS获取的实时时钟时间的准确性，减少ARM服务器的软锁宕机情况。
具体的，请参考图3，图3为本发明实施例所提供的另一种ARM服务器的启动方法的流程图。该方法可以包括：
步骤201：在BIOS启动后，利用BIOS将I2C总线的时钟频率设置为预设时钟频率。
其中，预设时钟频率为基板管理控制器通过I2C总线读取实时时钟时间的时钟频率。
具体的，对于本实施例中的预设时钟频率的具体数值设置，可以由设计人员根据实用场景和用户需求自行设置，如图2所示，BMC（基板管理控制器）设置的I2C总线的时钟频率为100Khz时，预设时钟频率可以为100Khz，即本步骤中可以利用BIOS将I2C总线的时钟频率设置为100Khz，使BIOS设置的I2C总线的时钟频率与BMC设置的I2C总线的时钟频率一致，避免I2C总线以2种不同时间频率去读取RTC时间的情况，防止I2C总线的时钟频率混乱的情况发生。只要保证本实施例中的预设时钟频率与基板管理控制器通过I2C总线读取实时时钟时间的时钟频率相同，本实施例对此不做任何限制。
步骤202：利用BIOS将I2C总线上的读写命令的时间延时设置为预设延时时间。
其中，预设延时时间小于1.5s。
可以理解的是，本步骤中BIOS可以将I2C总线上的读写命令的时间延时调整为小于1.5s的时间值，以缩短I2C总线读取时间数据时的等待时间。对于本步骤中的预设延时时间的具体时间值设置，可以由设计人员根据实用场景和用户需求自行设置，如图2所示，预设延时时间可以为50ms，即BIOS可以将I2C总线上读取I2C数据的读写命令的时间延时间隔由现有默认的1.5秒改为50ms，以缩短I2C总线读取数据时的等待时间；预设延时时间也可以为100ms或小于1.5s的其他时间。只要保证预设延时时间可以小于1.5s，本实施例对此不做任何限制。
步骤203：利用BIOS将I2C总线读取实时时钟时间失败时的默认时间设置为预设时间。
其中，本实施例中预设时间的年数可以为0，以方便区分人为设置的系统时间和系统恢复的默认时间。
具体的，对于本步骤中的预设时间的具体时间点设置，可以由设计人员根据实用场景和用户需求自行设置，如预设时间包括年数、月数、日数、小时数、分钟数和秒数时，如图2所示，预设时间可以为0年0月0日0时0分0秒，即预设时间的年数、月数、日数、小时数、分钟数和秒数均为0；例如，BIOS可以将读取RTC时间失败时的默认时间由现有的2022年1月1日0时0分0秒修改设置为0年0月0日0时0分0秒，以便于操作系统下确认当前时间是否获取失败。
需要说明的是，对于BISO启动后步骤201至步骤203的具体逻辑先后顺序，可以由设计人员自行设置，可以如本实施例所示依次进行步骤201、步骤202和步骤203，也可以按照其它顺序依次进行这三个步骤或三个步骤同时进行，只要保证能够在利用BIOS初始化I2C总线前完成这三个步骤，本实施例对此不做任何限制。
步骤204：利用BIOS初始化I2C总线，并启动进入操作系统。
其中，本步骤中ARM服务器可以在利用BIOS调整完I2C总线协议的相应参数（如上述时钟频率、时间延时和默认时间）后，利用BIOS初始化I2C总线协议，并正常启动进入操作系统，以继续完成ARM服务器的启动。
具体的，对于本步骤中ARM服务器利用BIOS初始化I2C总线，并启动进入操作系统的具体方式，可以由设计人员自行设置，如采用现有技术中BIOS的I2C总线协议初始化方法和操作系统启动方法相同或相似的方式实现，本实施例对此不做任何限制。
步骤205：利用BIOS以单字节方式读取实时时钟时间对应的时间数据。
可以理解的是，本步骤中ARM服务器在操作系统下可以利用BIOS以单字节方式读取实时时钟时间对应的时间数据；时间数据可以包括秒数、分钟数、小时数、日数、月数和年数。例如，操作系统下应用程序可以通过调用读取系统时间的函数调用BIOS的运行阶段代码，BIOS运行阶段代码通过由多字节改为单字节方式去读取当前的RTC时间的秒、分、时、日、月、年等时间数据。
步骤206：判断BIOS读取的实时时钟时间对应的时间数据是否为预设时间；若否，则进入步骤207；若是，则进入步骤208。
可以理解的是，本步骤中ARM服务器可以通过判断BIOS读取的实时时钟时间对应的时间数据是否为预设时间（即I2C总线读取实时时钟时间失败时的默认时间），确定BIOS是否成功读取到实时时钟时间；从而在时间数据不为预设时间时，确定BIOS成功读取到实时时钟时间，以在操作系统下显示相应的系统时间。
具体的，对于本步骤中的预设时间的具体时间点设置，可以由设计人员根据实用场景和用户需求自行设置，如预设时间包括年数、月数、日数、小时数、分钟数和秒数时，如图2所示，预设时间可以为0年0月0日0时0分0秒，即预设时间的年数、月数、日数、小时数、分钟数和秒数均为0；也就是说，BIOS可以将读取RTC时间失败时的默认时间（即预设时间）由现有的2022年1月1日0时0分0秒修改设置为0年0月0日0时0分0秒，以便于操作系统下确认当前时间是否获取失败。
对应的，本步骤中ARM服务器在确定BIOS读取的实时时钟时间对应的时间数据不为预设时间，即BIOS成功读取实时时钟时间，未发生读取时间软锁宕机的情况时，可以进入步骤207，使ARM服务器能够继续正常运行并在操作系统下显示实时时钟时间对应的系统时间；在确定BIOS读取的实时时钟时间对应的时间数据为预设时间，即BIOS未成功读取实时时钟时间，发生了读取时间软锁宕机的情况时，可以进入步骤208，使ARM服务器能够在操作系统下显示预设时间，如图2所示的0年0月0日0时0分0秒，以提示发生读取时间软锁宕机的情况。
步骤207：在操作系统下显示实时时钟时间对应的系统时间。
其中，本步骤中ARM服务器可以在确定BIOS读取的实时时钟时间对应的时间数据不为预设时间，即BIOS成功读取到实时时钟时间时，在操作系统下显示实时时钟时间对应的系统时间，如直接显示BIOS成功读取到的实时时钟时间，即系统时间为实时时钟时间。
具体的，对于本步骤中的系统时间的具体时间设置，可以由设计人员根据实用场景和用户需求自行设置，如系统时间与实时时钟时间相同，即ARM服务器可以将BIOS当前成功读取的实时时钟时间作为操作系统下的系统时间，在操作系统下进行显示，即ARM服务器可以直接显示实时时钟时间；系统时间与实时时钟时间也可以不同，即ARM服务器可以利用BIOS当前成功读取实时时钟时间，得到操作系统下的显示的系统时间，本实施例对此不做任何限制。
步骤208：在操作系统下显示预设时间。
可以理解的是，本步骤中ARM服务器可以在确定BIOS读取的实时时钟时间对应的时间数据为预设时间，即BIOS未能读取到实时时钟时间时，在操作系统下显示预设时间，如0年0月0日0时0分0秒，以提示发生读取时间软锁宕机的情况。
需要说明的是，本实施例中是以ARM服务器在确定BIOS未能读取到实时时钟时间时，通过在操作系统下显示预设时间，提示用户发生读取时间软锁宕机的情况为例进行的展示；ARM服务器也可以在确定BIOS未能读取到实时时钟时间时，在操作系统下显示与预设时间不同的预设告警时间，通过预设告警时间的显示提示用户发生读取时间软锁宕机的情况；或者在确定BIOS未能读取到实时时钟时间时，重启ARM服务器或重启操作系统，以实现软锁宕机情况发生时的自动系统重启，本实施例对此不作任何限制。
本实施例中，本发明实施例通过BIOS启动时设置RTC单元的I2C时钟频率，减少I2C读取RTC时间的时间延时，设置RTC时间读取失败的默认时间设置为预设时间和RTC时间读取方式为单字节读取的方案设置，能够解决操作系统下频繁调用系统时间引起的系统软锁宕机问题，使得ARM服务器能够适用于云业务、游侠业务和视频业务等互联网主流应用，提升了ARM服务器的适用场景，便于互联网客户大规模采购部署ARM服务器，降低了互联网客户的采购成本提升了业务利润率。
相应于上面的方法实施例，本发明实施例还提供了一种ARM服务器的启动装置，下文描述的一种ARM服务器的启动装置与上文描述的一种ARM服务器的启动方法可相互对应参照。
请参考图4，图4为本发明实施例所提供的一种ARM服务器的启动装置的结构框图。该装置可以包括：
配置模块10，用于在BIOS启动后，利用BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，预设时钟频率为基板管理控制器通过I2C总线读取实时时钟时间的时钟频率；
初始化模块20，用于利用BIOS初始化I2C总线，并启动进入操作系统；
判断模块30，用于利用BIOS通过I2C总线读取实时时钟时间，并判断BIOS是否成功读取实时时钟时间；
显示模块40，用于若BIOS成功读取实时时钟时间，则在操作系统下显示实时时钟时间对应的系统时间。
可选的，配置模块10还可以包括：
延时配置子模块，用于利用BIOS将I2C总线上的读写命令的时间延时设置为预设延时时间；其中，预设延时时间小于1.5s。
可选的，预设延时时间为50ms。
可选的，判断模块30可以包括：
读取子模块，用于利用BIOS以单字节方式读取实时时钟时间。
可选的，该装置还可以包括：
重启模块，用于若BIOS未成功读取实时时钟时间，则重启操作系统。
可选的，判断模块30可以包括：
读取子模块，用于利用BIOS按预设时钟频率通过I2C总线读取实时时钟时间。
可选的，显示模块40具体用于在操作系统下显示实时时钟时间。
可选的，判断模块30可以包括：
判断子模块，用于判断BIOS读取的实时时钟时间对应的时间数据是否为预设时间；若不为预设时间，则确定BIOS成功读取实时时钟时间，并向显示模块40发送启动信号。
可选的，配置模块10还可以包括：
默认配置子模块，用于利用BIOS将I2C总线读取实时时钟时间失败时的默认时间设置为预设时间。
可选的，该装置还可以包括：
告警显示模块，用于若不为预设时间，则确定BIOS未成功读取实时时钟时间，并在操作系统下显示预设时间。
可选的，预设时间的年数为0。
可选的，预设时间为0年0月0日0时0分0秒。
本实施例中，本发明实施例通过配置模块10利用BIOS将I2C总线的时钟频率设置为预设时钟频率，使BIOS和基板管理控制器通过I2C总线读取实时时钟时间的频率相同，避免I2C总线以2种不同的时间频率去读取实时时钟时间易导致I2C时钟频率混乱的情况，从而减少ARM服务器因系统下业务频繁调用系统时间而出现的软锁宕机情况，提升ARM服务器的适用场景；并且通过判断模块30判断BIOS是否成功读取实时时钟时间，可以便捷地确定是否发生了读取时间软锁宕机的情况，以保证ARM服务器的正常启动运行。
相应于上面的方法实施例，本发明实施例还提供了一种ARM服务器，下文描述的一种ARM服务器与上文描述的一种ARM服务器的启动方法可相互对应参照。
请参考图5，图5为本发明实施例所提供的一种ARM服务器的结构示意图。该ARM服务器可以包括：
存储器D1，用于存储计算机程序；
处理器D2，用于执行计算机程序时实现上述方法实施例所提供的ARM服务器的启动方法的步骤。
具体的，请参考图6，图6为本发明实施例所提供的一种ARM服务器的具体结构示意图，该ARM服务器310可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器（如ARM处理器）322（例如，一个或一个以上ARM处理器）和存储器332，一个或一个以上存储应用程序342或数据344的存储介质330（例如一个或一个以上海量存储设备）。其中，存储器332和存储介质330可以是短暂存储或持久存储。存储在存储介质330的程序可以包括一个或一个以上模块（图示没标出），每个模块可以包括对数据处理设备中的一系列指令操作。更进一步地，中央处理器322可以设置为与存储介质330通信，在ARM服务器310上执行存储介质330中的一系列指令操作。
ARM服务器310还可以包括一个或一个以上电源326，一个或一个以上有线或无线网络接口350，一个或一个以上输入输出接口358，和/或，一个或一个以上操作系统341。例如，Windows ServerTM，Mac OS XTM，UnixTM，LinuxTM，FreeBSDTM等。
其中，ARM服务器310可以具体为ARM架构的服务器。
上文所描述的ARM服务器的启动方法中的步骤可以由ARM服务器的结构实现。
相应于上面的方法实施例，本发明实施例还提供了一种计算机可读存储介质，下文描述的一种计算机可读存储介质与上文描述的一种ARM服务器的启动方法可相互对应参照。
一种计算机可读存储介质，可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述方法实施例所提供的ARM服务器的启动方法的步骤。
该计算机可读存储介质具体可以为U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可存储程序代码的可读存储介质。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、ARM服务器及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种ARM服务器的启动方法、装置、ARM服务器及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (15)

1.一种ARM服务器的启动方法，其特征在于，包括：
在BIOS启动后，利用所述BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，所述预设时钟频率为基板管理控制器通过所述I2C总线读取实时时钟时间的时钟频率；
利用所述BIOS初始化所述I2C总线，并启动进入操作系统；
利用所述BIOS通过所述I2C总线读取所述实时时钟时间，并判断所述BIOS是否成功读取所述实时时钟时间；
若是，则在所述操作系统下显示所述实时时钟时间对应的系统时间。
2.根据权利要求1所述的ARM服务器的启动方法，其特征在于，所述利用所述BIOS初始化所述I2C总线之前，还包括：
利用所述BIOS将所述I2C总线上的读写命令的时间延时设置为预设延时时间；其中，所述预设延时时间小于1.5s。
3.根据权利要求2所述的ARM服务器的启动方法，其特征在于，所述预设延时时间为50ms。
4.根据权利要求1所述的ARM服务器的启动方法，其特征在于，所述利用所述BIOS通过所述I2C总线读取所述实时时钟时间，包括：
利用所述BIOS以单字节方式读取所述实时时钟时间。
5.根据权利要求1所述的ARM服务器的启动方法，其特征在于，所述判断所述BIOS是否成功读取所述实时时钟时间之后，还包括：
若所述BIOS未成功读取所述实时时钟时间，则重启所述操作系统。
6.根据权利要求1所述的ARM服务器的启动方法，其特征在于，所述利用所述BIOS通过所述I2C总线读取所述实时时钟时间，包括：
利用所述BIOS按预设时钟频率通过所述I2C总线读取所述实时时钟时间。
7.根据权利要求1所述的ARM服务器的启动方法，其特征在于，所述在所述操作系统下显示所述实时时钟时间对应的系统时间，包括：
在所述操作系统下显示所述实时时钟时间。
8.根据权利要求1至7任一项所述的ARM服务器的启动方法，其特征在于，所述判断所述BIOS是否成功读取所述实时时钟时间，包括：
判断所述BIOS读取的所述实时时钟时间对应的时间数据是否为预设时间；
若不为所述预设时间，则确定所述BIOS成功读取所述实时时钟时间，并执行所述在所述操作系统下显示所述实时时钟时间对应的系统时间的步骤。
9.根据权利要求8所述的ARM服务器的启动方法，其特征在于，所述利用所述BIOS初始化所述I2C总线之前，还包括：
利用所述BIOS将所述I2C总线读取实时时钟时间失败时的默认时间设置为所述预设时间。
10.根据权利要求8所述的ARM服务器的启动方法，其特征在于，所述判断所述BIOS读取的所述实时时钟时间对应的时间数据是否为预设时间之后，还包括：
若不为所述预设时间，则确定所述BIOS未成功读取所述实时时钟时间，并在所述操作系统下显示所述预设时间。
11.根据权利要求8所述的ARM服务器的启动方法，其特征在于，所述预设时间的年数为0。
12.根据权利要求11所述的ARM服务器的启动方法，其特征在于，所述预设时间为0年0月0日0时0分0秒。
13.一种ARM服务器的启动装置，其特征在于，包括：
配置模块，用于在BIOS启动后，利用所述BIOS将I2C总线的时钟频率设置为预设时钟频率；其中，所述预设时钟频率为基板管理控制器通过所述I2C总线读取实时时钟时间的时钟频率；
初始化模块，用于利用所述BIOS初始化所述I2C总线，并启动进入操作系统；
判断模块，用于利用所述BIOS通过所述I2C总线读取所述实时时钟时间，并判断所述BIOS是否成功读取所述实时时钟时间；
显示模块，用于若所述BIOS成功读取所述实时时钟时间，则在所述操作系统下显示所述实时时钟时间对应的系统时间。
14.一种ARM服务器，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至12任一项所述的ARM服务器的启动方法的步骤。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至12任一项所述的ARM服务器的启动方法的步骤。
CN202211430840.2A 2022-11-16 2022-11-16 一种arm服务器及其启动方法、装置和可读存储介质 Active CN115495160B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211430840.2A CN115495160B (zh) 2022-11-16 2022-11-16 一种arm服务器及其启动方法、装置和可读存储介质
PCT/CN2023/103241 WO2024103739A1 (zh) 2022-11-16 2023-06-28 一种arm服务器及其启动方法、装置和可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211430840.2A CN115495160B (zh) 2022-11-16 2022-11-16 一种arm服务器及其启动方法、装置和可读存储介质

Publications (2)

Publication Number Publication Date
CN115495160A CN115495160A (zh) 2022-12-20
CN115495160B true CN115495160B (zh) 2023-02-28

Family

ID=85115835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211430840.2A Active CN115495160B (zh) 2022-11-16 2022-11-16 一种arm服务器及其启动方法、装置和可读存储介质

Country Status (2)

Country Link
CN (1) CN115495160B (zh)
WO (1) WO2024103739A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115495160B (zh) * 2022-11-16 2023-02-28 苏州浪潮智能科技有限公司 一种arm服务器及其启动方法、装置和可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908413A (zh) * 2017-11-20 2018-04-13 山东超越数控电子股份有限公司 一种国产平台远程维护主板bios的方法
CN108415817A (zh) * 2018-03-01 2018-08-17 郑州云海信息技术有限公司 Bmc获取时间的方法、装置、设备及可存储介质
CN113655846A (zh) * 2021-07-14 2021-11-16 浪潮商用机器有限公司 一种OpenPOWER服务器时间同步方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180343C (zh) * 2001-04-06 2004-12-15 华邦电子股份有限公司 自动检测稳定工作频率的装置与方法
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
US20190346876A1 (en) * 2018-05-10 2019-11-14 Qualcomm Incorporated Sharing a serial bus interface among devices having different operating speeds
CN114201438A (zh) * 2021-12-08 2022-03-18 北京奕斯伟计算技术有限公司 时钟频率管理方法、系统及集成装置
CN114416187A (zh) * 2022-01-17 2022-04-29 北京百度网讯科技有限公司 Arm服务器和arm核心板的启动方法
CN115495160B (zh) * 2022-11-16 2023-02-28 苏州浪潮智能科技有限公司 一种arm服务器及其启动方法、装置和可读存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908413A (zh) * 2017-11-20 2018-04-13 山东超越数控电子股份有限公司 一种国产平台远程维护主板bios的方法
CN108415817A (zh) * 2018-03-01 2018-08-17 郑州云海信息技术有限公司 Bmc获取时间的方法、装置、设备及可存储介质
CN113655846A (zh) * 2021-07-14 2021-11-16 浪潮商用机器有限公司 一种OpenPOWER服务器时间同步方法及系统

Also Published As

Publication number Publication date
WO2024103739A1 (zh) 2024-05-23
CN115495160A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
CN115495160B (zh) 一种arm服务器及其启动方法、装置和可读存储介质
US8935558B2 (en) Overclocking module, a computer system and a method for overclocking
CN115794257B (zh) 系统启动方法、装置、电子设备和存储介质
CN112882734B (zh) 升级方法及装置、计算机设备和介质
CN109375956B (zh) 一种重启操作系统的方法、逻辑设备以及控制设备
CN102957806A (zh) 手机重启的方法及装置
US20100146252A1 (en) Computer motherboard with automatically adjusted hardware parameter value
CN110377408B (zh) 一种应用程序的启动方法、装置、终端及介质
WO2024007800A1 (zh) 云终端系统升级方法、装置、云终端和存储介质
CN113031999A (zh) 服务器部件固件升级的控制方法、装置、设备及存储介质
CN109634778B (zh) 一种恢复出厂设置的方法、装置和电子设备
CN114546537B (zh) 一种多操作系统的启动顺序部署方法及相关装置
CN107046600B (zh) 一种Android系统标准时间的确定方法及装置
CN114185720B (zh) 服务器动态热备份的方法、装置、设备及存储介质
CN106201612B (zh) 一种信息处理方法及电子设备
CN107710156B (zh) 一种基于多核嵌入式处理器的显示方法、装置和嵌入式设备
CN110798346B (zh) Linux虚拟机新增网卡的配置方法及相关组件
CN114153503A (zh) 一种bios控制方法、装置、介质
CN113655846A (zh) 一种OpenPOWER服务器时间同步方法及系统
CN111399916A (zh) 一种时间转换方法、装置、设备及存储介质
CN114090329A (zh) 一种全卸载架构下的服务器重启方法及相关设备
CN111464688A (zh) 工作模式切换方法及装置
CN116126403A (zh) 操作系统的部署方法、装置、电子设备及存储介质
CN111093063B (zh) 马达设备的位置显示方法及设备
CN112199129A (zh) 服务启动方法及装置、设备、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant