DE4028175A1 - Energiemanagementanordnung fuer einen tragbaren computer - Google Patents

Description

Die Erfindung bezieht sich auf eine Energieverteilungsein­ richtung in einem tragbaren Computer und insbesondere auf eine Energiemanagementeinrichtung in einem Laptop-Computer.

Der Energieverbrauch in einem elektronischen Gerät ist stets von besonderer Bedeutung, und eine Stromversorgung muß so ausgelegt sein, daß sie das Gerät ausreichend mit der Energie versorgt. Neben der eigentlichen Stromversorgungsfähigkeit sind bei der Konzeption oder der Auswahl der Energiequelle auch die Wärmeabführung, die physikalische Größe, das Gewicht und der Wirkungsgrad sowie andere Charakteristiken von Bedeutung. Diese Charakteristiken werden außerordentlich kritisch, wenn das mit einer Energieversorgung auszustattende Gerät eine netzunabhän­ gige tragbare Einheit ist.

In vielen tragbaren Einheiten dient eine eigene Energie­ quelle, beispielsweise eine Batterie, zur Energieversorgung, wenn die Einheit von ihrer externen Energiequelle, beispiels­ weise eine 110 V-Wechselstromquelle abgetrennt ist. Typischer­ weise bildet eine Batterie die unabhängige und tragbare Strom­ quelle. In einigen Fällen wirkt die Batterie als Hilfsstrom­ quelle zum Aktivhalten gewisser kritischer Schaltungen, so bei­ spielsweise zur Erhaltung des Speichers und zur Sicherung von im Speicher gespeicherten Informationen. In anderen Fällen wirkt die Batterie als Hauptstromquelle zur vollständigen Ver­ sorgung des Geräts.

Auf dem Gebiet der Informationsverarbeitung hat die Minia­ turisierung von Verarbeitungsgeräten zur Tragbarkeit von Re­ chengeräten geführt. Eines der ersten tragbaren Rechengeräte war ein Handrechner, der von einer Batterie versorgt und leicht vom Benutzer mitgeführt werden konnte. Die Batterie dient der Versorgung der Funktionen des Rechners, und der Benutzer konnte den Rechner ohne Anschluß an eine externe Stromquelle beliebig transportieren und benutzen. Die Batterien wurden entweder er­ setzt oder wieder aufgeladen. Die Rechner früherer Ausführungen hatten einfach einen Ein/Aus-Zustand, wobei die volle Stromver­ sorgung während des Ein-Zustandes zur Verfügung stand und wäh­ rend des Aus-Zustandes vollständig unterbrochen war. Da viele Halbleiterspeicher ihrer Natur nach flüchtige Speicher sind, gingen in derartigen flüchtigen Speichern gespeicherte Informa­ tionen verloren, wenn der Rechner abgeschaltet wurde. In späte­ ren Rechnern wurde versucht, nicht-flüchtigen Speicher einzube­ ziehen, oder - als Alternative - eine Bereitschaftsversorgung bei ausgeschaltetem Gerät vorzusehen, damit im Speicher alle vorhandenen Informationen erhalten werden konnten. Fortschritt­ lichere Ausführungen waren so konzipiert, daß sie verschiedene Funktionen überwachten, damit die Spannung von verschiedenen Elementen abgenommen werden konnte, wenn diese Elemente nicht benötigt werden. Außerdem gab es ein Aus-Zeitschema, welches den Rechner in einen Bereitschaftsbetrieb versetzte, wenn bei­ spielsweise über eine bestimmte Zeitspanne keine Taste betätigt wurde, um Energie zu sparen. Alle diese Merkmale hatten in er­ ster Linie den Zweck, die Zeitspanne zu vergrößern, in der das Gerät aus seiner internen Energiequelle versorgt werden konnte.

Bei Ausweitung der Datenverarbeitungstechnik über den Be­ reich eines einfachen Rechners hinaus unter Einbeziehung von persönlichen Tischcomputern wurden zusätzliche Bedingungen an den Energieverbrauch und die Managementsteuerschemata angelegt. In zusätzlichen Schaltungen verbrauchten auch zusätzliche Spei­ chergeräte erhebliche Energiemengen. Diese Speichergeräte um­ fassen Halbleiterspeicher, wie Nur-Lese-Speicher (ROMs) und Di­ rektzugriffsspeicher (RAMs), welche flüchtige und nicht-flüch­ tige Speicher umfassen, Floppy-Disk-Laufwerke und Festplattenl­ aufwerke sowie andere magnetische Aufzeichnungsmedien. Auch wird zusätzliche Energie von der Displayeinheit benötigt, die in typischer Ausführung einen Bildschirm umfaßt. Es gibt ver­ schiedene Schemata, welche die Energieverteilung während der Ein/Aus-Zustände überwachen und steuern.

Als die persönlichen Tischcomputersysteme in tragbarer Aus­ führung hergestellt wurden, ergab sich der Bedarf an einem Com­ puter, der eine vollständig eigene Stromversorgung aufweist, damit der Computer zu einem echten tragbaren Computer wird. Diese selbstversorgenden Computersysteme werden typischerweise als Laptops bezeichnet (da sie eine geringe physikalische Größe und geringes Gewicht haben) und sind so ausgebildet, daß sie über eine gewisse Anzahl von Stunden aus ihrer typischerweise als Batterie ausgebildeten internen Stromquelle versorgt werden können. Obwohl eine vielfältige Technologie in einem solchen Laptop implementiert werden kann, sind zusätzlich Grenzen da­ durch gesetzt, daß zusätzliche Schaltungen, Speicher, Bild­ schirme und Peripheriegeräte, die mit dem System verbunden sind, zusätzlichen Energiebedarf haben. Um die eigenständigen Betriebszeiten derartiger Laptops bei gleichbleibender Batte­ riegröße und entsprechend geringem Gewicht auszudehnen, ist ein kompliziertes Energiemanagementschema erforderlich, um nur die­ jenigen Schaltungen und Geräte mit Energie zu versorgen, welche solche Energie benötigen, und um Energie abzuschalten oder eine vorgegebene Schaltung zumindest in einen Zustand mit niedrige­ rem Energieverbrauch zu versetzen, wenn diese Schaltung nicht benötigt wird. Das Managementschema muß außerdem die verschie­ denen Schaltungen und Geräte kontinuierlich überwachen, damit Energie sofort angelegt werden kann, um solche Schaltungen und Geräte bei Bedarf zu aktivieren.

Die Erfindung stellt eine derartige Energiemanagementein­ richtung für einen Laptop-Computer zur Verfügung, mit deren Hilfe die Eigenversorgungszeit nach dem Abtrennen von einer ex­ ternen Energiequelle ausgedehnt werden kann.

Es gibt verschiedene Druckschriften, die sich mit dem Über­ wachen und Steuern des Energieverbrauchs eines Geräts oder ei­ nes Geräteteils befassen, einschließlich einer Einrichtung zur Schaffung einer Aus-Zeit bei Unterbrechung einer Benutzerbetä­ tigung über eine vorgegebene Zeitspanne. Diese Druckschriften befassen sich jedoch mit einfacherer Rechnertechnologie oder mit Teilen eines Computersystems und geben nichts her über das kompliziertere Energiemanagementschema eines Laptops, auf das die Erfindung in erster Linie gerichtet ist.

Diese Veröffentlichungen sind:

 1. US-PS 40 19 068;
 2. US-PS 40 74 351;
 3. US-PS 41 51 611;
 4. US-PS 42 93 927;
 5. US-PS 42 79 020;
 6. US-PS 43 81 552;
 7. US-PS 44 09 665;
 8. US-PS 46 11 289;
 9. US-PS 46 15 005;
10. US-PS 47 12 196.

Die vorliegende Erfindung beschreibt einen Energiemanager mit bevorzugter Verwendung in einem Laptop-Computer. Der Lap­ top-Computer ist ein völlig autarker Computer, der von einer internen Batterie versorgt wird, während er von einer externen Energiequelle getrennt arbeitet. Da die Energieeinsparung für die möglichst lange Aufrechterhaltung des Computerbetriebs aus der internen Batterie wichtig ist, ist ein Energiemanager vor­ gesehen, der die verschiedenen Schaltungsoperationen überwacht und steuert. Verschiedene Einheiten des Computers, einschließ­ lich Peripherieeinheiten, arbeiten äquivalent zu bekannten per­ sönlichen Tischcomputern. Die Energiequellen für die verschie­ denen Geräte werden jedoch vom Energiemanager gesteuert, und mehrere Transistorschalter dienen zum Schalten der Energie­ quelle auf die verschiedenen Geräte. Der Betrieb dieser Schal­ ter wird vom Energiemanager gesteuert. Zusätzlich werden ver­ schiedene Taktsignale über Schalter angelegt, die vom Energie­ manager gesteuert werden, damit die Taktsignale von bestimmten Computereinheiten abgetrennt werden können.

Der Energiemanager überwacht kontinuierlich zahlreiche Schaltungsfunktionen, damit im Ruhezustand befindliche Geräte von den Energieversorgungen und Taktsignalen getrennt und zur Einsparung von Batterieenergie gewisse Geräte entaktiviert wer­ den können. Die Unterbrechung von Taktsignalen an den mit Takt­ steuerung versehenen Einheiten versetzt diese Einheiten in einen inaktiven Zustand. Da aber diesen Einheiten immer noch Energie zugeführt wird, halten verschiedene interne Schaltungen ihren aktuellen Zustand bei, bis das Taktsignal wieder ansteht.

Der Energiemanager kann in einem von drei Operationsmoden arbeiten. In einem ersten Modus arbeitet der Computer in einem normalen aktiven Betrieb, bei dem die meisten Einheiten dauernd aktiv gehalten und/oder einige der anderen Einheiten bei Bedarf aktiv gemacht werden. Ein zweiter Zustand ist ein Schlafzu­ stand, bei dem der Computer in einen inaktiven Zustand eintritt und der Energiemanager mit der Überwachung der verschiedenen Schaltungsbedingungen fortfährt. Wenn eine bestimmte vorgege­ bene Bedingung auftritt, wird der Computer aus seinem Schlafzu­ stand aufgeweckt. Ein dritter Zustand ist ein Zwischenzustand, bei dem der Energiemanager die Frequenz der Taktsignale derart herabsetzt, daß der Energieverbrauch um angenähert 25-30% gegenüber dem normalen aktiven Zustand absinkt.

Im folgenden wird die Erfindung anhand von in der Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläu­ tert. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild verschiedener Einheiten eines Laptop-Computers mit Versorgungsleitungen, Taktsignalleitungen und Steuerleitungen, die zu der Energiemanagementanordnung nach der Erfindung gehören;

Fig. 2 ein Schaltungsschema eines Ausführungsbeispiels eines Transistorschalters, der zum Schalten eines Taktsignals an ein vorgegebenes Gerät oder Bauelement verwendet wird; und

Fig. 3 ein Schaltbild eines Ausführungsbeispiels eines Transistorschalters, der zum Schalten der an ein vorgegebenes Gerät oder Bauelement angelegten Energie dient.

Im folgenden wird eine Energiemanagementanordnung für einen Laptop-Computer beschrieben. In der folgenden Beschreibung wer­ den zahlreiche spezielle Einzelheiten angegeben, beispielsweise spezielle Schaltungen, Bauelemente, Geräte usw., um das Ver­ ständnis für die vorliegende Erfindung zu erleichtern. Es ist jedoch für den Fachmann klar, daß die Erfindung ohne diese spe­ ziellen Einzelheiten realisiert werden kann. In anderen Fällen sind bekannte Schaltungen und Signalleitungen nicht im einzel­ nen gezeigt, um die Beschreibung der Erfindung nicht mit unnö­ tigen Einzelheiten zu belasten.

Im folgenden wird auf Fig. 1 Bezug genommen, in der eine Archtitektur für einen tragbaren Computer 10, einschließlich eines Energiemanagers (PMGR) 11 der Erfindung gezeigt ist. Ob­ wohl der Computer 10 in verschiedenen unterschiedlichen Anwen­ dungen und Ausführungen vorliegen kann, ist die Erfindung vor­ zugsweise anwendbar auf einen tragbaren Computer und insbeson­ dere einen Laptop-Computer, der in der Lage ist, ohne externe Energieversorgung zu arbeiten. Neben dem Energiemanager 11 weist der Computer 10 eine CPU 12, einen Nur-Lese-Speicher (ROM) 13, einen Direktzugriffsspeicher (RAM) 14, ein Flüssig­ kristalldisplay (LCD) 15 mit einem Bildschirm und zugehöriger Videoschaltung, einen quarzgesteuerten Taktgeber und Oszillator 16, eine Batterie 17, eine Batterie-Aufladeschaltung 18 und eine Eingabe/Ausgabe (I/O) -Einheit 19 auf, die ein I/O-Steuer­ gerät 19a und wenigstens ein I/O-Gerät 19b enthält. Diese Kom­ ponenten sind typischerweise bei den meisten Tisch- oder trag­ baren Computersystemen vorhanden. Der Computer 10 nach der Er­ findung weist außerdem ein Platten-Steuergerät 20, ein Serien­ kommunikationssteuergerät 21, dessen Treiber 22, ein Parallel­ kommunikationssteuergerät 23, eine Tonschaltung und Treiber 24 und einen Modem 25 auf. Es ist für den Fachmann klar, daß trotz Einbeziehung der Einheiten 20 bis 25 in den Computer 10 diese Geräte vom Konstrukteur frei wählbar sind und daß der Computer 10 auch ohne diese Einheiten als funktionsfähiger Computer ar­ beiten kann.

Einige zusätzliche Einheiten gibt es im Computer 10, welche mit der PMGR-Einheit 11 arbeiten. Eine analoge Interface-Ein­ heit 26, eine Taktsteuereinheit 27 und eine interne Interface- Einheit, bezeichnet als VIA-Einheit 28, wirken mit der PMGR 11 zusammen. Es ist klar, daß Einheiten 12 bis 25 Komponenten sind, die in bekannten Computern ebenfalls verwendet werden, und daher wird auf die Beschreibung des Aufbaus und der Be­ triebsweise dieser Einheiten hier verzichtet. Die Einheiten 12 bis 25 sind mit Ausnahme der Einheiten 17 und 18 in den unter dem Warenzeichen Macintosh von Apple Computer, Inc. angebotenen Computern vorhanden.

Funktionell ist die CPU 12 die Hauptverarbeitungseinheit für den Computer 10. Sie ist bei dem beschriebenen Ausführungs­ beispiel ein Prozessor auf der 68 000 Basis, hergestellt von der Motorola Corporation. ROM 13 dient zur Speicherung des Be­ triebssystems des Computers 10 sowie anderer Besitzerprogramme, wie Dateiinhaltsroutinen. RAM 14 dient als interner Speicher des Computers zum Zugriff auf Daten. Das LCD-Display 15 mit der zugehörigen Videoschaltung liefert die Darstellung eines Dis­ plays auf einem Bildschirm. Der quarzbetriebene Taktgeber 16 liefert die notwendigen Zeitbezugssignale, die für den Compu­ terbetrieb erforderlich sind. Batterie 17 versorgt den Computer 10 mit Strom und sorgt dafür, daß der Computer 10 eine voll tragbare Einheit ist. Eine Batterieladeschaltung 18 überwacht die Ladung der Batterie 17 und lädt die Batterie 17 auf, wenn der Computer 10 mit einer externen Stromquelle beispielsweise einer 110 V-Wechselspannungsquelle, verbunden ist.

Die I/O-Einheit 19 bildet die Schnittstelle zu verschie­ denen Eingabe-Ausgabe (I/O)-Geräten, z. B. Tastaturen und Cur­ sor-Steuergeräten, beispielsweise einer "Maus". Die Platten­ steuereinheit 20 dient zum Zugriff auf ein Plattenspeicherme­ dium, beispielsweise eine Floppy-Disk. Im Computer 10 ist eine Festplatte über ein Parallelsteuergerät 23 gekoppelt und wird von letzterem zugegriffen. Ein serielles Steuergerät 21 und seine Treiber 22 dienen zur Herstellung einer seriellen Kommu­ nikation, unterstützen beispielsweise ein RS-232-Protokoll. Die Tonschaltungen und Treiber der Toneinheit 24 dienen zur Erzeu­ gung verschiedener Tonfrequenzsignale durch den Computer 10. Modem 25 ist in typischer Ausführung ein externes Gerät, das jedoch im beschriebenen Ausführungsbeispiel in den Computer 10 integriert ist, um eine volle Modem-Befähigung zu erzeugen, da­ mit der tragbare Computer 10 die Fähigkeit hat, mit Telekommu­ nikationsleitungen an verschiedenen entfernten Stellen in Ver­ bindung zu treten.

Die Energiemanagementanordnung nach der Erfindung wird durch den PMGR 11, die analoge Interface-Einheit 26, die Takt­ steuereinheit 27 und die VIA-Einheit 28 gebildet. Funktionell ist der Energiemanager (PMGR) 11 eine intelligente Hilfe für die CPU 12, wobei der PMGR 11 den Ladungszustand der Batterie 17 überwacht, die Energieaufnahme der verschiedenen Untersy­ steme steuert, einen Echtzeittaktgeber enthält, dessen Frequenz von der Taktschaltung 16 bestimmt ist, und eine Schnittstelle zum internen Modem 25 sowie über ein I/O-Steuergerät 19a zu den I/O-Peripheriegeeräten bildet. Es ist einzusehen, daß PMGR 11 bei dem beschriebenen Ausführungsbeispiel seinen eigenen ROM, RAM, Zeitgeber, Analog-Digital-Wandler und universelle I/O-Lei­ tungen enthält. Obwohl zahlreiche Geräte zur Durchführung der Funktionen des PMGR 11 verwendet werden können, wird bei dem beschriebenen Ausführungsbeispiel der unter der Gerätenummer 50753 von Mitsubishi Coporation vertriebene Halbleiterchip ver­ wendet.

Die im PMGR 11 nach der Erfindung gespeicherte Software sorgt für drei Hauptfunktionen bei der Steuerung des Energiema­ nagements der verschiedenen Geräte. Diese Funktionen erhalten Befehle von der CPU 12 und führen in Abhängigkeit von diesen Befehlen die folgenden Aufgaben durch: Steuern der Nachrichten­ übertragung zwischen dem PMGR und den mit der I/O-Steuereinheit 19 gekoppelten Peripherieeinheiten, Überwachung des Systems so­ wie Zeitgabe zur Aufrechterhaltung des Echtzeittakts. Ein 8- Bit-Datenbus und zwei Handshake-Leitungen koppeln die CPU 12 über die VIA-Einheit 28 mit dem PMGR 11. Der 8-Bit-Datenbus dient zur Befehls- und Datenübertragung zwischen CPU 12 und PMGR 11. Diese 8-Bit-Übertragung wird unter Verwendung eines Zwei-Leitungs-Handshake-Schemas erreicht, bei dem Befehle von der CPU 12 und Antworten von dem PMGR 11 auf Daten- und Hands­ hake-Leitungen 33 geliefert werden.

Sobald der Befehl von der CPU 12 über die VIA-Einheit 28 an den PMGR 11 gesandt und der Handshake-Vorgang abgeschlossen ist, decodiert der PMGR 11 den Befehl und führt ihn aus. Wenn keine Antwortdaten zurückgeschickt werden sollen, wartet der PMGR 11 auf den Beginn des Handshaking für den nächsten Befehl aus der CPU 12. Wenn Antwortdaten zurückgesandt werden, beginnt der PMGR 11 das Antwort-Handshake und leitet die angeforderten Daten zurück. Bei dem beschriebenen Ausführungsbeispiel werden Befehle und Antworten in einem Protokoll übertragen, das ein Befehls/Antwort-Byte, ein Zähl-Byte und optionelle Daten-Bytes enthält.

Einmal pro 1/60 Sekunden (Frequenz von 60 Hz) erzeugt der Taktoszillator 16 ein Unterbrechungssignal für den PMGR 11, und diese Unterbrechung wird über die Leitung 34 zur CPU 12 über­ tragen. Bei Erzeugung dieser Unterbrechung schließt der PMGR 11 den I/O-Kanal vom I/O-Steuergerät 19 und antwortet außerdem auf keine Handshake-Anforderungen aus der CPU 12. Die Unterbrechung auf der Leitung 34 bewirkt, daß die CPU 12 den Datentransfer zum PMGR 11 suspendiert. Während dieses Unterbrechungszyklus′ führt der PMGR 11 seine periodischen Überwachungsroutinen durch, welche die Aktualisierung des Echtzeittakts, das Prüfen des Batteriespannungspegels bzw. -ladezustandes und das Senden eines Auto-Abruf-Befehls umfassen. Der Auto-Abruf-Befehl ist dem Auto-Abruf-Schema des beschriebenen Ausführungsbeispiels zugeordnet, bei dem die CPU 12 über den PMGR 11 die mit dem Bus 37 gekoppelten Geräte abfragt (abruft), um das Vorhandensein von zu übertragenden Daten festzustellen.

PMGR 11 enthält die notwendigen I/O-Sendeempfängerfunktio­ nen zur Übertragung von Informationen zwischen dem PMGR 11 und der I/O-Einheit 19 auf dem Bus 37. Informationspakete, die auf dem Bus 37 zur I/O-Einheit 19 zu senden sind, werden von der CPU 12 an den PMGR 11 im Datenabschnitt des Befehlssignals ge­ sendet. Vom PMGR 11 aus dem I/O-Steuergerät 19 empfangene Daten werden intern gepuffert, und nach Empfang werden diese Daten innerhalb des PMGR 11 so lange gespeichert, bis sie von der CPU 12 angefordert werden. Wenn ein neuer I/O-Befehl von der CPU 12 während eines vorhergehenden Befehls/Ausführungszyklus′ über­ tragen worden ist, werden der neue Befehl und die ihm zugeord­ neten Daten als der nächste I/O-Befehl angelegt, der zu senden ist. Wenn das I/O-Gerät Daten zurückzuschicken hat, nimmt der PMGR 11 die Daten auf, puffert und speichert sie. Wenn die Da­ ten vollständig empfangen Worden sind, unterbricht der PMGR 11 die CPU 12 über die Unterbrechung der Leitung 34, und die CPU 12 antwortet auf die Unterbrechung durch Feststellung der Un­ terbrechungsquelle, und Daten werden vom PMGR 11 gewonnen.

PMGR 11 weist einen Ein-Sekunden-Zeitgeber auf, dessen Ba­ sis die 60 Hz Frequenz des Taktgebers 16 ist. PMGR 11 weist auch seinen eigenen internen Taktgeber auf, der als Echtzeit­ taktgeber wirkt. Der Ein-Sekunden-Zeitgeber dient als Aufweck­ zeitgeber und erzeugt die Ein-Sekunden-Unterbrechung zum Trig­ gern der verschiedenen Überwachungsfunktionen. Dies bedeutet, daß bei jedem Zählen einer neuen Sekunde im PMGR 11 eine Anzahl von periodischen Operationen abläuft. Zunächst werden der Echt­ zeittakt- und der Aufweckzeitgeber (wenn aktiviert) aktuali­ siert. Der Aufweckzeitgeber ist ein interner Alarmtaktgeber, der zur Lieferung eines Alarmsignals immer dann verwendet wird, wenn der Echtzeittakt mit der für den Aufweckzeitgeber (bei dessen Aktivierung) eingestellten Zeit zusammenfällt. Als näch­ stes werden das Versorgungssystem des Computers 10 und die Bat­ terie 17 geprüft, um festzustellen, wie groß die Batterieladung ist und ob ein niedrigere Batteriebedingung existiert. Die Bat­ terie-Ladeschaltung 18 weist Mittel zur Überwachung des Batte­ riepegels und zur Bestimmung eines Zustandes auf, bei dem der Batteriepegel bzw. die Batterieladung unter einen vorgegebenen Schwellenwert absinkt. Dann wird auch die interne Temperatur geprüft, gefolgt von dem Anlegen einer Unterbrechung an die CPU. Danach sendet PMGR 11 anhängige I/O-Transaktionen an die CPU 12.

Es ist erkennbar, daß die VIA-Einheit 28 die Funktion einer Schnittstelle zwischen der CPU 12 und dem PMGR 11 erfüllt. Die VIA-Einheit 28 weist universale I/O-Bauelemente, interne Zeit­ geber, Unterbrechungsgeneratoren sowie Eingangs- und Aus­ gangsports auf. Zu beachten ist jedoch, daß PMGR 11 geeignet angepaßt werden kann, um ohne eine solche VIA-Einheit 28 zu ar­ beiten.

Um eine Steuerung der Energieaufnahme durch den Computer 10 für den primären Zweck der Verlängerung der Lebensdauer der Batterie 17 zu erreichen, wenn der Computer 10 von einer exter­ nen Energiequelle abgetrennt ist, liefert PMGR 11 eine Anzahl von Steuer- und Überwachungsfunktionen für diesen Zweck. PMGR 11 wird benutzt, um den Computer 10 in einen von drei separaten Betriebsmoden zu versetzen. Die drei Moden sind der normale, langsame und Schlafmodus. PMGR 11 antwortet auf jeden dieser Moden durch Steuerung des Taktgabesignals, das an ein vorgege­ benes Gerät gesendet wird und/oder die an eine vorgegebene Ein­ heit angelegte Spannung steuert. Die vom Taktoszillator 16 an den PMGR 11 angelegten Taktsignale werden an die Taktsteuerein­ heit 27 übertragen. Die Taktsteuereinheit 27 arbeitet als Schalter und koppelt verschiedene Taktsignale auf Leitungen 41, 42 und 43 an die CPU 12, die serielle Steuereinheit 21 und die Plattensteuereinheit 20.

Eine Stromversorgung 29, die ihre Energie aus der Batterie 17 ableitet, liefert die benötigten Spannungen für den Computer 10. Diese Versorgungsspannungen, gezeigt als Vcc in Fig. 1, werden über PMGR 11 angelegt, wobei PMGR 11 separate Vcc-Quel­ len für verschiedene Einheiten über die analoge Interface-Ein­ heit 26 bildet. Wie in Fig. 1 gezeigt ist, liegt VccA an der CPU 12 und zugehörigen Einheiten an. Andere separate Vcc-Quel­ len werden ebenfalls von dem PMGR 11 als dedizierte Vcc-Span­ nungen für die Serienkommunikationstreiber 22, die Toneinheit 24 und den Modem 25 über die analoge Interface-Einheit 26 ange­ legt. Diese Spannungen sind als VccB, VccC und VccD bezeichnet. Zu beachten ist, daß die Steuerleitungen auch zwischen PMGR 11 und Taktsteuereinheit 27 sowie zwischen PMGR 11 und analoger Interface-Einheit 26 vorhanden sind. Bei dem beschriebenen Aus­ führungsbeispiel besteht die analoge Interface-Einheit 26 aus mehreren Transistorschaltern, welche die verschiedenen Vcc- Quellen auf ihre zugehörigen Leitungen schalten. Die Takt­ steuereinheit 27 weist außerdem verschiedene Schalter zur Kopp­ lung der Taktsignale mit den entsprechenden Einheiten auf. Es ist außerdem verständlich, daß PMGR 11 auch eine Schaltung für die verschiedenen Taktsignale zur Verteilung auf Leitungen 41-43 enthält. Zu beachten ist, daß PMGR 11 die verschiedenen Taktfrequenzen der Taktsignale auf den Leitungen 41-43 ändern kann.

Im normalen (oder wachen) Operationsmodus ist der Computer 10 voll aktiv, und alle Schalter innerhalb der Taktsteuerein­ heit 27 und der analogen Interface-Einheit 26 sind geschlossen. Befehle können jedoch automatisch von der CPU 12 in Abhängig­ keit von gespeicherten Routinen oder in Abhängigkeit von einer über die I/O-Einheit 19 einlaufenden Benutzereingabe gegeben werden, um VccB, VccC und VccD anlegende Transistorschalter zu entaktivieren, wodurch die Vcc-Betriebsspannung von den Serien­ kommunkations-Steuergerätetreibern 22, den Tontreibern der Ein­ heit 24 und dem Modem 25 unterbrochen wird. Um Batterieenergie zu sparen, brauchen andererseits Vcc-Spannungen zur Versorgung der Einheiten 22, 24 und 25 so lange nicht angelegt zu werden, bis die zugehörige Einheit vom System oder Benutzer angefordert wird.

Um zusätzliche Energie zu sparen, versetzt der PMGR 11 den Computer 10 in einen Schlaf-(inaktiven)-Modus, und zwar bei Auftreten einer von zwei Bedingungen. Wenn die Batterielade­ schaltung 18 feststellt, daß die Batterie 17 auf einen vorgege­ benen Pegel abgefallen ist, der für den weiteren Betrieb des Computers 10 gefährlich erscheint, versetzt der PMGR 11 den Computer 10 in einen Schlafbetrieb. PMGR 11 kann auch in einen Schlafbetrieb eintreten, wenn ein Schlafbefehl von der CPU 12 angelegt wird. CPU 12 sendet einen Schlafbefehl an den PMGR 11, wenn es über eine vorgegebene Zeitspanne keine Benutzeraktivi­ tät gibt oder wenn der Benutzer die Entscheidung trifft, seine Arbeit zu beenden und den Computer 10 abzuschalten.

Vor dem Eintritt in den Schlafmodus sichern das Computer- Betriebssystem sowie verschiedene Treiber den aktuellen Infor­ mationsstand im RAM 14. Daher wird der Zustand der verschie­ denen Register, Treiber und anderer Speichergeräte im RAM 14 für eine spätere Wiedergewinnung gespeichert. Sobald diese not­ wendigen Zustände im RAM 14 gespeichert sind, gibt PMGR 11 alle Schalter in der analogen Interface-Einheit 26 frei, so daß die Versorgung von verschiedenen Einheiten des Computers 10 abge­ schaltet wird. Zu beachten ist, daß die Energieversorgung vom RAM 14 abgeschaltet wird, wenn RAM 14 aus einem nicht-flüchti­ gen Speicher, wie einem EPROM, besteht, was im Falle des Spei­ chergeräts 14 nach dem beschriebenen Ausführungsbeispiel zu­ trifft. Wenn RAM 14 jedoch aus einem flüchtigen Speicher be­ steht, so wird der die Vcc-Spannung an den RAM 14 anlegende Transistorschalter geschlossen gehalten, so daß Vcc weiter am RAM 14 ansteht und ihn aktiv hält, um die gespeicherte Informa­ tion zu erhalten. Ein nicht-flüchtiger Speicher ist vorzuzie­ hen, damit Vcc im Schlafmodus nicht am RAM 14 anstehen muß. Bei dem Ausführungsbeispiel wird ein CMOS-Speicher verwendet.

Bei einem alternativen Ausführungsbeispiel kann VccA an Leitung 45 angelegt werden, um die Versorgungsspannung an der CPU aufrechterzuerhalten. Der interne Takt des PMGR 12 kann über die Taktsteuereinheit 27 von der CPU 12 unterbrochen wer­ den, wodurch der Takteingang zur CPU 12 entaktiviert und der Betrieb der CPU angehalten wird. Die internen CPU Zustände sind eingeforeren, wobei aber der gesamte interne CPU RAM und die Steuerregister durch Anhalten der Ausführung der CPU intakt bleiben. Das Anhalten der Ausführung der CPU 12 senkt typi­ scherweise den Energieverbrauch um zwei Größenordnungen.

Wenn auch eine Anzahl von Bedingungen den Computer 10 aus seinem Schlafmodus aufwecken können, hat der Computer 10 drei mögliche Bedingungen, die ihn zum Verlassen des Schlafmodus veranlassen können. Der PMGR 11 setzt seine Überwachung der Leitungen 37 derart fort, daß eine Eingabe vom I/O-Steuergerät 19a den Computer 10 zum Aufwachen aus seinem Schlafzustand ver­ anlaßt. Die I/O-Eingabe ist typischerweise eine Betätigung ei­ ner Taste auf der Tastatur und/oder die Bewegung eines Cursor- Steuergeräts. Die zweite Bedinung zum Aufwecken des Computers 10 entsteht dann, wenn der Aufweckzeitgeber (Alarmtaktgeber) innerhalb de PMGR 11 aktiviert wird und mit dem Echtzeittaktge­ ber innerhalb des PMGR 11 übereinstimmt. Bei Aktivierung des Alarmtaktgebers weckt PMGR Computer 10 aus seinem Schlafzu­ stand.

Die dritte Bedingung für den Computer 10 entsteht, wenn PMGR 11 auf eine Überwachung eines Rufsignals vom Modem 25 ein­ gestellt wurde. Wenn ein einlaufendes Signal vom Modem 25 emp­ fangen wird, wird das Rufsignal vom PMGR 11 festgestellt, und letzterer bewirkt das Aufwecken des Computers 10 aus dessen Schlafzustand.

Nach dem Aufwachen greift der Computer 10 auf den RAM 14 zu, um den gespeicherten Zustand der verschiedenen Einheiten soweit wiederherzustellen, daß der Computer 10 seinen Zustand vor Beginn des Schlafmodus wiedergewinnt. Außerdem leitet der Computer 10 beim Aufwachen eine Diagnoseroutine ein, um den richtigen Betrieb des Computers 10 zu gewährleisten.

Der dritte Operationsmodus des Computers 10 ist als Lang­ sammodus bekannt. Der Langsammodus ist ein Zustand ähnlich dem aktiven Modus, mit der Ausnahme, daß die Taktfrequenz des Takt­ signals an verschiedene Einheiten vermindert ist. Dies bedeu­ tet, daß durch Reduzierung der Taktfrequenz des Computers 10 Energieeinsparungen um etwa 25 bis 30% erreicht werden können. Obwohl alle Taktgabesignale auf den Leitungen 41-43 gemeinsam verlangsamt werden können, sollte beachtet werden, daß das Taktsignal auf jeder Leitung auch individuell verlangsamt wer­ den kann. Die Verlangsamung der Taktfreuquenz des Taktsignals auf der Leitung 41 zur CPU 12 kann zu 25 bis 30% Energieein­ sparung führen.

Außerdem wird aus dem Normalmodus in den Langsammodus über­ gewechselt, wenn nach einer vorgegebenen Zeitspanne keine Akti­ vitäten festgestellt wurden, wobei diese vorgegebene Zeitspanne kleiner als die zum Versetzen des Systems in den Schlafmodus erforderliche Zeitspanne ist. Wenn daher über eine gewisse Dauer keine Aktivität auftritt tritt der Computer 10 zunächst in den Langsammodus, und wenn der inaktive Zyklus fortgesetzt wird, tritt der Computer 10 nach einer zusätzlichen Zeitspanne eventuell in den Schlafmodus.

Der Langsamzustand kann durch Benutzerbefehl oder CPU-Be­ fehl erreicht und verlassen werden. Es ist verständlich, daß Taktsignale zwischen Einheiten 20 und 21 von der Taktsteuerein­ heit 27 unterbrochen werden können, wobei die Einheiten 20 und 21 entaktiviert werden, ohne daß die aktuellen internen Zu­ stände dieser Einheiten verlorengehen.

Im folgenden wird auf Fig. 2 Bezug genommen, in der ein in der Taktsteuereinheit 27 verwendeter Transistorschalter 50 ge­ zeigt. Obwohl nur ein Schalter 50 gezeigt ist, ist es klar, daß die Taktsteuereinheit 27 eine Mehrzahl solcher Schalter 50 auf­ weist. Ein Taktsignal aus dem PMGR 11 wird über einen Transi­ stor 51 an sein zugehöriges Gerät oder Bauelement 52 angelegt. Das Steuersignal wird auch vom PMGR 11 entwickelt und an die Gate-Elektrode des Transistors 51 angelegt. Wenn der Transistor 51 von dem Steuersignal in den aktiven Zustand gebracht worden ist, wird das Taktsignal zum Bauelement 52 durchgekoppelt. In typischer Ausführung ist das Bauelement 52 ein CMOS-Bauelement, so daß es bei Abtrennen des Taktsignals abschaltet und keine oder nur geringe Energie verbraucht. Zu beachten ist, daß bei einigen Bauelementen, wie den Einheiten 20 und 21, das Taktsi­ gnal von diesen Bauelementen abgetrennt, die Vcc-Versorgung zu diesen Bauelementen jedoch erhalten werden kann.

In Fig. 3, auf die im folgenden Bezug genommen wird, ist einer der in der analogen Interfaceeinheit 26 vorhandenen Tran­ sistorschalter 54 gezeigt. Zu beachten ist, daß sich innerhalb der analogen Interfaceeinheit 26 eine Vielzahl solcher Schalter befindet. Eine der Vcc-Leitungen stellt die Verbindung vom PMGR 11 über den Transistor 55 zum Bauelement 56 her. Eine Steuer­ leitung, die ebenfalls vom PMRG 11 kommt, ist mit der Gate- Elektrode des Transistors 55 verbunden und steuert den Vcc-Lei­ tungsweg über den Transistor 55 zum Bauelement 56. Zu beachten ist, daß das Bauelement 56 stromversorgt wird, wenn der Transi­ stor 55 aktiv ist, und daß das Bauelement 56 nicht notwendiger­ weise ein CMOS-Bauelement ist, da die Vorsorgungsspannung vom Bauelement 56 abgetrennt wird, wenn der Transistor 55 unterbro­ chen ist.

Es ist klar, daß das zuvor anhand der Fig. 1 bis 3 be­ schriebene Ausführungsbeispiel in zahlreichen äquivalenten Schaltungskonfigurationen realisiert werden kann. Außerdem kön­ nen die in dem Ausführungsbeispiel verwendeten aktuellen Bau­ elemente und Schalter für die Stromversorgung und Taktsignale für den Einsatz in anderen Schaltungskonfigurationen adaptiert werden. Um jedoch auch die Einzelheiten der Erfindung verständ­ lich zu machen, werden nachfolgend spezielle Datails, die sich auf das bevorzugte Ausführungsbeispiel beziehen, angegeben. Die CPU 12 liefert verschiedene Befehle an den PMGR 11 zum Anschluß der Stromversorgung an die benötigten Bauelemente oder Geräte. Taktsignale können entweder zu den verschiedenen Bauelementen oder Geräten unterbrochen werden, oder alternativ kann der PMGR 11 unterschiedliche Taktgeschwindigkeiten liefern, so bei­ spielsweise während des Langsammodus. CPU 12 kann so ausgebil­ det sein, daß sie diese Befehle in Abhängigkeit von einer ge­ speicherten Routine oder in Abhängigkeit von einer Überwa­ chungsfunktion des PMGR oder auch in Abhängigkeit von einer Be­ nutzereinwirkung über die 1/0-Einheit 19 liefert.

Zu beachten ist auch, daß die verschiedenen Treiber des Computers 10 für die Ein- und Ausschaltung der Versorgung ihrer entsprechenden Peripheriegeräte verantwortlich sind. Die Trei­ ber des Computers 10 können Hardware- oder Software-Treiber oder eine Kombination aus diesen sein; das beschriebene Ausfüh­ rungsbeispiel verwendet Software-Treiber. M.a.W., Software wird zur Steuerung der Eenergieversorgung der entsprechenden Bauele­ mente benutzt. So versorgt die Betriebsspannung zur Platten­ steuereinheit 20 auch die Floppydisk, die Betriebsspannung zum parallelen Kommunikationssteuergerät 23 versorgt auch dessen zugehöriges Perhipheriegerät, beispielsweise die Festplatte. Die Treiber des seriellen Kommunikationssteuergeräts 21 und die Stromversorgung zu den Tontreibern 24 sind auch bedarfsabhängig gesteuert. Diese Treiber sind dafür verantwortlich, daß im In­ teresse einer Energieeinsparung die Stromversorgungszeit für diese Geräte minimiert wird. Daher sind sie nur aktiviert, wenn ein bestimnmtes Gerät oder Bauelement benötigt wird. Generell aktiviert jeder Gerätetreiber sein Peripheriegerät dann, wenn der Treiber benötigt wird.

Im Falle des Floppydisk-Steuergeräts 20 wird die Stromver­ sorgung nur an das Perhipheriegerät angelegt, wenn eine aktu­ elle Platte gerade gelesen oder geschrieben wird. Auch der Mo­ dem 25 wird solange unversorgt gelassen, bis ein Ruf vom PMGR 11 festgestellt oder der Modem von der CPU 12 aktiviert wird. Wie zuvor gesagt, werden die Bauelemente oder Geräte mit Sy­ stemtakteingängen durch Steuerung ihrer Verbindung mit dem Taktgeber aktiviert und entaktiviert. Sie können unter Spannung bleiben, obwohl der Rest des Systems abgeschaltet ist, wodurch ihre internen Zustände aufrechterhalten werden, jedoch weniger Energie verbraucht wird. Als solche benötigen Taktsteuergeräte oder -elemente keine Re-Initialisierung oder Reaktivierung, wenn ihr Takt unterbrochen ist. Diejenigen Bauelemente oder Ge­ räte, welche keinen Takteingang haben und keinen Zustand auf­ rechterhalten müssen, werden durch Steuerung ihrer Verbindung zur Spannungsversorgung aktiviert und entaktiviert. Wie oben gesagt, kann die Betriebsspannung von der CPU 12 abgenommen werden, wobei die internen Zustände der CPU 12 vor dem Abschal­ ten der CPU im RAM 14 gespeichert werden. Hervorzuheben ist, daß der Takteingang von der CPU 12 unterbrochen werden kann, wobei die internen Zustände der CPU 12 aufrechterhalten werden.

Die Batterie-Ladeschaltung 18 lädt die Batterie bei Verbin­ dung mit einer externen Stromquelle; sie dient jedoch auch zur Überwachung der Batterie 17. PMGR 11 überwacht den Ladezustand bzw. -pegel der Batterie 17 und alamiert den Benutzer, wenn dieser Ladezustand unter einen vorgegebenen Pegel absinkt, wo­ durch dem Benutzer die Möglichkeit gegeben wird, den aktuellen Job des Computers zu beenden und den Computer abzuschalten, be­ vor der Computer 10 vollständig zusammenbricht. Ein Ana­ log/Digital-Wandler innerhalb des PMGR 11 bewirkt die Umsetzung der analogen Batteriespannung in ein Digitalsignal. Ein in Fig. 1 nicht gezeigter Temperaturfühlermechanismus ist mit dem PMGR 11 ebenfalls gekoppelt, um die Temperatur zu überwachen, und ein anderer Analog/Digital-Umsetzer innerhalb des PMGR 11 dient zum Umsetzen dieses Analogsignals in ein Digitalsignal.

Es ist einzusehen, daß der PMGR 11 des beschriebenen Aus­ führungsbeispiels der Erfindung zahlreiche Techniken zur Über­ wachung und Steuerung der Verteilung der Energie und Taktsi­ gnale verfügbar macht, um die autarke Arbeitszeit des Computers 10 nach dessen Abtrennung von einer externen Stromquelle zu verlängern.

Claims (14)

1. Energiemanagementanordnung zur Verwaltung und Verteilung der einer Batterie entnommenen Energie in einem tragbaren Com­ puter, der eine Zentraleinheit (CPU), einen Speicher und meh­ rere Peripheriegeräte, einschließlich eines Benutzer-interakti­ ven Geräts aufweist, dadurch gekennzeichnet,
daß eine Steuereinrichtung (11) mit der CPU (12) zum Emp­ fang von Befehlen aus der CPU sowie mit dem Benutzer-interakti­ ven Gerät (19a, 19b) zum Empfang von Benutzereingaben gekoppelt ist;
daß die Steuereinrichtung außerdem mit der Batterie (17) zur Steuerung der Energieverteilung auf verschiedene Compu­ tereinheiten (12..15, 20..25, 28) gekoppelt ist;
daß der Steuereinrichtung außerdem ein interner Taktgeber zugeordnet ist, der ein Taktsignal an einige (12, 20, 21) der Computereinheiten liefert;
daß erste Schaltmittel (26) mit der Steuereinrichtung (11) gekoppelt sind, die die Energie auf einige der verschiedenen Einheiten verteilen und von der Steuereinrichtung (11) gesteu­ erte erste Schalter (54) zum Schalten der Energie aufweisen; und
mit der Steuereinrichtung (11) gekoppelte zweite Schaltmit­ tel (27) zur Verteilung der Taktsignale auf einige (12, 20, 21) der Computereinheiten vorgesehen sind, wobei die zweiten Schaltmittel von der Steuereinrichtung gesteuerte zweite Schal­ ter (50) zum Schalten des Taktsignals enthalten.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Schaltmittel (26) so ausgebildet und angeordnet sind, daß sie die Stromversorgung von jeder der mit den ersten Schaltmitteln verbundenen Einheiten (12..15, 20..25, 28) unter­ brechen, bis jede der entsprechenden Einheiten von der CPU (12) zugegriffen werden muß.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die zweiten Schaltmittel (27) so ausgebildet und ange­ ordnet sind, daß sie das Taktsignal von jeder der mit den zwei­ ten Schaltmitteln gekoppelten Einheiten (12, 20, 21) unterbre­ chen, bis jede der entsprechenden Einheiten für einen Zugriff von der CPU (12) benötigt wird.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die Steuereinrichtung (11) drei Operationsmo­ den hervorruft, wobei in einem ersten Modus Energie und Taktsi­ gnale an die verschiedenen Einheiten (12..15, 20..25, 28) bei Bedarf zur Verfügung stehen, in einem zweiten Modus die Versor­ gung und/oder ein Taktsignal zur Entaktivierung entsprechender Geräte und Bauelemente zum Zwecke der Energieeinsparung unter­ brochen ist oder sind und in einem dritten Zustand die Frequenz des Taktsignals zur Verringerung des Energieverbrauchs an den das Taktsignal erhaltenden Einheiten (12, 20, 21) verringert wird.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß eine Überwachungseinrichtung zur Überwachung der verschiedenen Einheiten (12..15, 20..25, 28) und zur Liefe­ rung von Informationen der überwachten Einheiten an die Steuer­ einrichtung (11) vorgesehen ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuereinrichtung (11) so ausgebildet und angeordnet, daß sie den Computer (10) in drei Operationsmoden versetzen kann, von denen einer ein aktiver Modus zur Erzeugung einer aktiven Computeroperation, einer ein Schlafmodus zum Versetzen des Com­ puters (10) in einen energiesparenden inaktiven Zustand und ei­ ner ein Langsammodus ist, bei dem die Frequenz des Taktsignals reduziert ist, um den Energieverbrauch in den mit dem Taktsi­ gnalgeber (27, 11) gekoppelten Einheiten (12, 20, 21) zu redu­ zieren.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Anordnung vor Eintritt in den Schlafmodus CPU-Zustände im Speicher speichert und bei Reaktivierung in den aktiven Modus die CPU-Zustände aus dem Speicher wiedergewinnt.

8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch ge­ kennzeichnet, daß der Computer in einen Schlafmodus eintritt, wenn über eine erste vorgegebene Zeitspanne keine Eingabe von einem Eingabe/Ausgabe (I/O) -Gerät (19b) auftritt.

9. Anordnung nach einem der Ansprüche 5 bis 8, dadurch ge­ kennzeichnet, daß die Überwachungseinrichtung das I/O-Gerät (19b) überwacht und den Computer (10) zum Verlassen seines Schlafmodus veranlaßt, wenn eine Eingabe von dem I/O-Gerät festgestellt wird.

10. Anordnung nach Anspruch 8 oder 9, dadurch gekennzeich­ net, daß der Computer (10) in seinen Schlafmodus eintritt, wenn die Eingabe von dem I/O-Gerät über eine vorgegebene zweite Zeitspanne nicht auftritt, wobei die zweite Zeitspanne kürzer ist als die erste Zeitspanne.

11. Anordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß die Überwachungseinrichtung das I/O-Gerät (19b) überwacht und den Computer (10) zum Verlassen des Schlaf­ modus veranlaßt, wenn eine Eingabe von einem Modem (25) erfaßt wird, der mit der Steuereinrichtung (11) gekoppelt ist.

12. Einrichtung nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß das I/O-Gerät (19b) das Benutzer-interak­ tive Gerät ist.

13. Anordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die ersten und zweiten Schalter (54, 50) Feldeffekttransistoren sind.

14. Anordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß ein Bezugstaktgeber (16) mit der Steuerein­ richtung (11) gekoppelt ist.