JPH03171317A - 携帯型コンピユータの電力使用を管理する装置 - Google Patents

携帯型コンピユータの電力使用を管理する装置

Info

Publication number
JPH03171317A
JPH03171317A JP2237294A JP23729490A JPH03171317A JP H03171317 A JPH03171317 A JP H03171317A JP 2237294 A JP2237294 A JP 2237294A JP 23729490 A JP23729490 A JP 23729490A JP H03171317 A JPH03171317 A JP H03171317A
Authority
JP
Japan
Prior art keywords
power
computer
devices
battery
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2237294A
Other languages
English (en)
Inventor
R Steven Smith
アール・ステイーヴン・スミス
Mike S Hanlon
マイク・エス・ハンロン
Robert L Bailey
ロバート・エル・ベイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of JPH03171317A publication Critical patent/JPH03171317A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、携帯型コンピュータにおける電力分配技術に
関するものでおシ、更に詳しくいえばラツブトップコン
ピュータにかいて電力を管理する装置に関するものであ
る。
〔従来の技術〕
電子装置にシける電力消費は常に大きな関心事であう、
装置へ電力を適切に供給するために電源を構或せねばな
らない。対応する装置へ十分な電力を供給する電源の性
能は別にしても、放熱、物理的寸法、重量、効率および
その他の関連する特性は電源の設計１たは選択に際して
極めて重要である。電源が電力を供給する装置が自立型
の携帯装置である場合には例外的に重要なものとなる。
多くの携帯装置にかいては、通常の商用電源のような主
電源すなわち外部電源から装置が切離された時に、電池
のような自給電源を用いて電力を供給する。独立した携
帯用電源を供給するために電池が典型的に用いられる。
ある場合には、メモリに記憶されている情報を保持する
ためにメモリを動作状態に保持するというような、重要
な回路を動作状態に維持するための補助電源として電池
Ｖｉ機能する。他の場合には、電池は装置へ全電力を供
給するための主電源として機能する。
情報処理の分野においては、処理装置の超小型化によっ
てコンピュータ装置を携帯できるようになった。そのよ
うな携帯型処理装置の最初のものは、電池１ｆｒｔ源と
して、使用者が容易に持ち運ぶことができる手持ち式計
算器であった。電池は計算器の全ての機能へ電力を供給
し、外部電源に対するアタッチメントなしに計算器を容
易に持ち運ぶことができる。電池は交換され、筐たは充
電される。最も初期の計算器は、全電力を利用できるオ
ン状態と、電力供給を完全に断つオフ状態を有するだけ
である。初期の半導体メモリの多くは揮発性のものであ
ったから、それらの揮発性メモリに記憶されている情報
は、計算器がオフ状態にされると失われた。次に現われ
た計算器は不揮発性メモリを組込んだシ、どのような情
報でもメモリが保持するように、計Ｘ器がオフ状態にさ
れた時に待機電力がメモリに供給されるように構成され
ていた。よυ進歩した計算器は、ある時に必要とされな
い素子へ電力を供給しないように、種々の素子の機能を
監視する技術を採用していた。更に、電力を節約するた
めに、ある時間キーが押されない時などには、計算器を
待機モードに置く時間切れ技術が提案された。それらの
技術の全ては、装置が内蔵電源から動作できる時間を長
くするために主として提案されたものである。
簡単な計算器をこえてパーソーナル机上コンピュータを
包含するまで処理技術が拡張されると、電力消費と管理
制御技術に更に制約が課された。
付加回路は別にして、付加メモリ装置はかなうの電力を
消費していた。それらのメモリ装置は読出し専用メモリ
（ＲＯＭ）とランダムアクセスメモリ（ＲＡＭ）のよう
な半導体装置を含む，　ＲＡＭは揮発性メモリと、不揮
発性メモリと、フロッピィディスクドライブと、ハード
ディスクドライブｋよびその他の磁気媒体を含む。筐た
、表示装置のための付加電力も必要とする。その表示装
置はビュースクリーンを通常含む。オン状態／オフ状態
の間の電力分配を監視釦よび制御するために各種の技術
が開発されている。
装置全体の電力消費量、筐たは、与えられた時間にわた
ってユーザーが操作しない時に時間切れで電力供給を断
つ手段を含めて、装置の一部の電力消費量を監祝および
制御する従来技術が記載されている文献のいくつかを下
に列挙する。しかし、それらの文献はより簡単な計算器
技術、筐たはコンピュータ装置の一部についてのもので
あって、本発明のようなラップトップコンピュータ用の
高度の電力管理技術は開示していない。
１．米国特許第４，０１９，０６８号、１９７７年４月
２９日特許査定。ランダムアクセスメモリ用の低電力出
力不能化回路（　Ｌｏｗ　Ｐｏｗｅｒ　Ｏｕｔｐｕｔ　
ｐｉｓａ−ｂｌｅ　Ｃｉｒｃｕｉｔ　Ｆｏｒ　Ｒａｎｄ
ｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ　）。
２．米国特許第４，０７４，３５１号、１９７８年２月
１４日特許査定。可変機能プログラム式計算器（Ｖａｒ
ｉａｂｌｅ　Ｆｕｎｃｔｉｏｎ　ｐｒｏｇｒａｍｍｅｄ
　Ｃａｌｅｕｌａｔｏｒ）。
３．米国特許第４，１５１，６１１号、１９７９年４月
２４日特許査定。記憶装置の電源制御装置（Ｐｏｗｅｒ
Ｓｕｐｐｌｙ　Ｃｏｎｔｒｏｌ　Ｓｙａｔｓｍ　Ｆｏｒ
　Ｍｅｍｏｒｙ　Ｓｙｓｔｅｍ）。
４．米国特許第４　，　２９３　，　９２７号、１９８
１年１０月６日特許査定。電子デジタルデータ処理装置
用電力消費制御装置（　Ｐｏｗｅｒ　Ｃｏｎｓｕｍｐｔ
ｉｏｎ　ＣｏｎｔｒｏｌＳｙｓｔｅｍ　Ｆｏｒ　Ｅｌｅ
ｃｔｒｏｎｉｃ　Ｄｉｇｉｔａｌ　Ｄａｔａ　Ｐｒｏ−
ｃｅｓａｌｎｇ　Ｄｅｖｉｃｅｓ　）。
５、米国特許第４，２７９，０２０号、１９８１年７月
１日特許査定。データ処理装置用の電源回路（Ｐｏ一ｖ
ｅｒ　Ｓｕｐｐｌｙ　Ｃｉｒｃｕｉｔ　Ｆｏｒ　Ａ　Ｄ
ａｔａ　Ｐｒｏｃｅｓｓｏｒ）。
６．米国特許第４，３８１，５５２号、１９８３年４月
２６日特許査定。マイクロプロセッサを利用する待機モ
ード制御器（　Ｓｔａｎｄｌ）ｙ　Ｍｏｄｅ　Ｃｏｎｔ
ｒｏｌｌｅｒＵｔｉｌｉｚｉｎｇ　Ｍｉｃｒｏｐｒｏｃ
ｅＩ！ｓｏｒ　）。
７．米国特許第４，４０９，６６５号、１９８３年１０
月１１日特許査定。キーストローク間でのターンオフプ
ロセッサ（　Ｔｕｒｎ　−　ｏｆｆ　−　Ｐｒｏｃｅｓ
ｓｏｒＢｅｔｗｅｅｎ　Ｋｅｙｓｔｒｏｋｅｓ　）。
８．米国特許第４，６１１，２８９号、１９８６年９月
９日特許査定。コンピュータ電力管理装置（　Ｃｏｍ一
ｐｕｔｅｒ　Ｐｏｖｅｒ　Ｍａｎａｇｅｍｅｎｔ　Ｓ）
ｒ８ｔｅｍ　）。
９．米国特許第４，６１５，００５号、１９８６年９月
３０日特許査定。電力消費量を減少するためにマイクロ
命令によりクロック信号を制御するデータ処理装置およ
び方法（　Ｄａｔａ　Ｐｒｏｃｅｓｓｉｎｇ　Ａｐｐａ
−ｒａｔｕｇ　Ｗｉｔｈ　Ｃｌｏｃｋ　Ｓｉｇｎａｌ　
Ｃｏｎｔｒｏｌ　Ｂｙ　Ｍｉ−ｅｒａｌｎｓｔｒｕｃｔ
ｉｏｎ　　Ｆｏｒ　　Ｒｅｄｕｃｅｄ　　Ｐｏｗ　　Ｃ
ｏｎ８ｕｍ−ｐｔｉｏｎ　Ａｎｄ　Ｍｅｔｈｏｄ　Ｔｈ
ｅｒｅｆｏｒ　）。
１０，米国特許第４，７１２，１９６号、１９８７年１
２月８日特許査定。データ処理装＠　（　Ｄａｔａ　Ｐ
ｒｏｃｅ　−６１１ｉ１ｇ　ＡｐｐａｒｌＬｔｕａ　）
。
〔発明が解決しようとする課題〕
しかし、デスクトップパーソナルコンピュータ装置が携
帯型になるにつれて、コンピュータヲ完全に携帯型にな
るように、必要な全てのものを内蔵するコンピュータを
得ることが望ましい。それらの完備したコンピュータ装
置はひざのせ（ラップトップ）型と通常呼ばれ（小型＠
量であるから）、内蔵軍源（通常は！池）である時間動
作するように構或されている。そのようなラップトップ
コンピュータに各種の電卓技術を実現できるが、コ／ビ
ュータに取付けられる付加回路、メモリ、ビュースクリ
ーン釦よびその他の周辺装置が余分な電力を必然的に消
費する。寸法と重量をできるだけ小さくした電池でそれ
らのコンピュータの動作時間をできるだけ長くするため
に、電力を必要とする回路や装置だけに電力を供給し、
動作を必要としないものへの電力供給を断つか、それら
の回路等を低電力消費モードにするために高度の電力技
術を必要とする。それらの回路や装置を動作させること
が必要になった時に電力を直ちに供給できるようにする
ために、その管理技術はそれらの回路や装置を常にモニ
タせねばならない。
〔課題を解決するための手段〕
本発明は、外部電力が断たれた時にラップトップコンピ
ュータが長時間動作できるように、内蔵！池の寿命を長
くするためにラップトップコンピュータ用の電力管理装
置を提供するものである。
ラップトップコンピュータは、外部電源から切離された
時に内蔵電池により電力を供給される自立型コンピュー
タである。内蔵電池によりコンピュータをできるだけ長
く動作させるためには電力の節約が重要であるから、種
々の回路の動作を監視し、制御するための電力管理装置
が設けられる。
周辺装置を含めたコンピュータの各種の装置は周知のデ
スクトップパーソナルコンピュータト等シく機能するこ
とが一般的である。しかし、種々の装置への電源は電力
管理装置により制御され、電源を種々の装置へ切換える
ために複数のトランジスタ装置が用いられる。それらの
スイッチの動作は電力管理装置により制御される。また
、クロック信号をコンピュータのある装置から切離すこ
とができるように、電力管理装置により制御されるスイ
ッチを介して各種のクロック信号も結合される。
使用されない装置への電力供給を断って電池の電力を節
約するために、電力管理装置は種々の回路機能を連続し
て監視する。クロック制御されている種々の装置へのク
ロック信号の供給を断つと、それらの装置は動作を停止
する。しかし、それらの装置へは電力がいぜんとして供
給されているから、クロック信号が再び供給される１で
それらの装置は現在の状態を保つ。
電力管理装置は３つの動作モードのうちの１つで動作で
きる。第１のモードにかいてはコンピュータは正常な活
動モードで動作する。この第１のモードにかいてはほと
んどの装置が常時動作するか、他の装置のいくつかが必
要時に動作するか、の少なくとも１つが行われる。第２
の状態はスリーブ状態と呼ばれるものであって、このス
リーブ状態においてはコンピュータは不動作状態に入シ
、電力管理装置が回路の種々の条件を監視し続ける。
ある所定の条件が起ると、電力管理装置はコンピュータ
をスリーブモードから起す。第３の状態は中間状態であ
って、この状態にある時は、電力消費量が正常な動作モ
ードのそれよ９約２５〜３０多減少するように、電力管
理装置はクロック信号の周波数を低くする。
〔実施例〕
本発明を完全に理解できるようにするために、以下の説
明に訃いては、特定の回路、装置等のような特定の事項
の詳細について数多く述べてある。
しかし、そのような特定の詳細事項なしに本発明を実施
できることが当業者には明らかであろう。
その他の場合には、本発明を不必要に詳しく説明して本
発明をあいまいにしないようにするために、周知の回路
釦よび侑号線は貌明しない。
筐ず、本発明の電力管理装［（ＰＭＧＲ）１１を含む携
帯型コンピュータ１０の構或が示されている第１図を参
照する。コンピュータ１０は各種のコンピュータとする
ととカ；できるが、本発明が対象とするコンピュータ１
０は携帯型コンピュータであって、具体的には、外部電
源なしで動作できるラップトップコンピュータである。
ＰＭＧＲｊ１ぱ別にして、コンピュータ１０はＣＰＵ１
２と、読出し専用メモリ（ＲＯＭ）１３と、ランダムア
クセスメモリ（ＲＡＭ）１４と、液晶表示器（ＬＣＤ）
１５と、水晶クロック発振器１６と、電池１Ｔと、充電
回路１８と、入力／出力（Ｉ／Ｏ）装置１９とで構或さ
れる。ＬＣＤ１５はスクリーンと関連する映像回路を含
む。Ｉ／Ｏ装置１９はＩ／Ｑ制御器１Ｓａと少くとも１
つのＩ／Ｏ装置１９ｂを含む。それらの部品はほとんど
のデスクトップコンビュータ訃よびラップトップコンピ
ュータに存在するのが普通である。コンピュータ１０は
ディスク制御器２０と、直列通信制御器２１およびそれ
のドライバ２２と、並列通信制御器２３と、音声回路か
よびドライバ２４と、モデム２５とを含む。コンピュー
タ１０に含會れているそれらの装置２０〜２５は典型的
には設計上の選択で定められ、それらの装置がなくても
コンピュータ１０は機能するコンピュータとして容易に
動作できることを理解すべきである。
ＰＭＧＲ装置１１とともκ動作するいくつかの付加装置
がコンピュータ１０に含筐れる。ＰＭＧＲ装置１１とと
もに動作するために、アナログインターフエイス２６と
、クロック制御器２７と、ＶＩＡ装置と呼ばれる内部イ
ンター７エイス２８とが含筐れる。装置１２〜２５は従
来のコンピュータで用いられる装置であるから、それら
の装置の構或と動作についての説明は省略することを理
解すべきである。装置１Ｔと１８を除き、装置１２〜２
５は、アメリカ合衆国カリホルニア州クーパーチノ（　
Ｃｕｐｅｒｔｉｎｏ）所在のアンプル・コンピュータ社
（　Ａｐｐｌｅ　Ｃｏｍｐｕｔｅｒ　Ｌｎｃ．）のマツ
キントツシュ（登録商標）コンピュータに使用できる。
機能的な面では、ＣＰＵ１２はコンピュータ１０のため
の主処理装置であって、好適な実施例にかいては、ＣＰ
Ｕ１２は、モトローラ社（　Ｍｏｔｏｒｏｌａｃｏｒｐ
ｏｒａｔｔｏｎ　）により製造される６８０００をベー
スとするプロセッサ（部品番号６８０００　，　６８０
２０　．６８０３０　）である。ＲＯＭ１３は、コンピ
ュータ１０のオペレーティングシステムと、登録簿ルー
チンのような他の所有プログラムとを格納するために用
いられる。ＬＣＤ１５はそれに組合わされている映像回
路とともにスクリーン上に表示を行う。水晶クロック発
振器１６は、コンピュータ１０の動作に必要なタイミン
グ基準信号を供給する。電池１７はコンピュータ１０へ
電力を供給して、コンピュータ１０を完全に携帯できる
装置にする。充電回路１８が電池１７の容量を監視し、
コンピュータ１０が商用電源のような外部電源へ接続さ
れた時に電池を充電する。
Ｉ／Ｏ装置１９はキーボードのような各種のＩ／Ｏ装置
、および「マウス」１たはトラックボールのようなカー
ソル制御装置とインターフエイスする。ディスク制御装
置２０はフロッピィディスクのようなディスク記憶媒体
をアクセスするために用いられる。コンピュータ１０に
かいては、並列通信制御器２３によってハードディスク
が結合され、アクセスされる。直列通信制御器釦よびそ
れのドライバを用いて、ＲＳ−２３２プロトコルをサポ
ートするというような、直列通信を行う。
音声装置２４の音声回路とドライバを用いてコンピュー
タ１０から各種の音声信号を発生する。モデム２５は通
常は外部装置であるが、この場合には、携帯コンピュー
タ１０が種々の遠隔場所における電気通信線とインター
フエイスできるようにするために、完全なモデム機能を
持たせるようにモデム２５はコンピュータ１０に内蔵さ
れる。
本発明の電力管理装置はＰＭＧＲ１１と、アナログイン
ターフエイス装置２６と、クロック制御器２７と、ＶＩ
Ａ装置２８とで構成される。機能的には、ＰＭＧＲ１１
はＣＰＵ１２へのインテリジェント支援装置であって、
ＰＭＧＲ１１は電池１７の容量を監視し、種々の装置の
電力消費量を制御し、クロック回路１６により決定され
る周波数を有する実時間クロックを含み、内部モデム２
５に対してインターフエイスし、かつＩ／Ｏ制御器１９
＆を介してＩ／Ｏ周辺装置１Ｓａとインターフエイスす
る。好適な実施例のＰＭＧＲＩ１はそれ自身のＲＯＭと
、ＲＡＭと、タイマと、アナログーデジタル変換器と、
汎用Ｉ／Ｏ線とを含むことを埋解すべきである。ＰＭＧ
Ｒ１１の機能を実行するために各種の装ｆＩＩｔを便用
できるが、好適な実施例は、三菱電機により製造された
半導体チップ部品番号５０７５３を用いる。
本発明のＰＭＧＲＩ１に格納されているソフトウエアは
、種々の装置の電力管理の制御において主な３つの機能
を果す。それらの機能は、ＣＰＵ１２から指令を受けて
、それらの指令を実行すること、ｆ／０制御！１１１９
へ結合されている周辺装置とＰＭＧＲの間の通信を制御
すること、かよび装置？監視し、実時間クロックを維持
するタイマを供給することである。８ビットデータバス
と２本のハンドシエイク線が、ＣＰＵ１２とＰＭＧＲ１
１の間でＶＩＡ装置２８を介して結合する。ＣＰＵ１２
とＰＭＧＲ１１の間で指令とデータを転送するために８
ビットデータバスが用いられる。２本線ハンドシエイク
技術を用いて８ビット通信が行われる。
指令はＣＰＵ１２により供給され、応答はＰＭＧＲ１１
によ）データシよびハンドシエイク線３３を介して行わ
れる。
指令がＣＰＵ１２からＶＩＡ装置２Ｂを介してＰＭＧＲ
ＩＩへ送られ、ハンドシエイクが終ると、ＰＭＧＲ１１
はその指令を復号して、それを実行する。応答データが
戻されないと、ＣＰＵ１２からの次の指令を開始させる
ため■ＰＭＧＲ１１はハンドシエイクを待つ。応答デー
タが戻ってきたとすると、ＰＭＧＲ１１は応答ハンドシ
エイクを開始し、求められているデータを戻す。好適な
実施例にかいては、指令／応答バイトと、カウントバイ
トと、選択的データバイトとを含むプロトコルで応答が
送られる。
クロック発振器１６は６０分の１秒に１回（６０Ｈｚの
周波数）ＰＭＧＲＩ１への割込みを生じ、この割込みｌ
ｌＡ３４を介してＣＰＵ１２へ結合される。
この割込みが発生されると、ＰＭＧＲ１１はＩ／Ｏ制御
装置１９からのＩ／Ｏチャネルを閉じ、更に、ＣＰＵ１
２からのハンドシエイク要求に応答しない。
線３４に釦ける割込みは、ＣＰＵ１２にＰＭＧＲ１１へ
のデータ転送を停止させる。この割込みサイクル中は、
実時間クロックを更新すること、電池の残存容量を調べ
ること、自動ボール指令を送ることを含むルーチンの周
期的なモニタを行う。自動ボール指令には好適な実施例
の自動ボール技術が関係づけられる。この場合にはＣＰ
Ｕ１２はＰＭＧＲ１１を介して、パス３７へ結合されて
いる装置を自動的に質問（ボール）シ、転送すべきデー
タの存否を判定する。
ＰＭＧＲ１１はバス３Ｔを介してＰＭＧＲ１１とＩ／Ｏ
装置１９の間で情報を転送するために必要なＩ／Ｏトラ
ンシーバ機能を含む。バス３Ｔを介してＩ／Ｏ装置１９
へ送るべき情報のパケットが、指令信号のデータ部分に
かいて、ＣＰＵ１２にょシＰＭＧＲ１１へ送られる。Ｐ
ＭＧＲ１１がＩ／Ｏ制御装置から受けたデータは内部で
バッファされ、ひとたび受けられたそのデータは、ＣＰ
Ｕ１２により要求される１でＰＭＧＲ１１に格納される
。新しいＩ／Ｏ指令が以前の指令／実行サイクル中にＣ
ＰＵ１２により送られたとすると、新しい指令と、それ
の対応するデータが次に送るべきＩ／Ｏ指令として供給
される。Ｉ／Ｏ装置が戻すべきデータを有していないと
すると、ＰＭＧＲＩＩはそのデータを受け、バツファし
、格納する。データが完全に受けられると、ＰＭＧＲ１
１は割込み線３４上でＣＰＵ１２に割込み、ＣＰＵ１２
は割込み元を決定することにより割込みに応答し、デー
タがＰＭＧＲ１１から得られる。
ＰＭＣＲ１１は、クロック発振器１６の６０Ｈｚ周波数
を基にした１秒タイマを含む。ＰＭＣ；Ｒ１　１　Ｖｉ
、実時間クロックとして実行するそれ自身の内部クロッ
クも含む。その１秒タイマは目覚タイマを供給し、種々
の監視機能をトリガするための１！）１１込みを行わせ
るために用いられる。すなわち、新しい各秒がＰＭＧＲ
１１でカウントされるたびに、いくつかの周期的な動作
が行われる。最初に、実時間クロックと目覚タイマ（可
能状態にされているならば）が更新される。目党タイマ
は、実時間クロックがその目覚タイマ（可能状態にされ
ているならば）に対してセットされている時刻に一致す
る時には、警＠／信号を常に供給するために用いられる
内部警報クロックでおる。次に、電池の残存容ｆを調べ
るためにコンピュータ１０の電源装置と電池１７を調べ
る。充電回路１８は電池の残存容量を調べ、残存容量が
所定レベル以下に低下しているかどうかを判定する手段
を含む。それから、内部温度を測定し、その後でＣＰＵ
Ｉ２へ割込む。次にＰＭＧＲ１１は係属中のＩ／Ｏトラ
ンザクションをＣＰＵ１２へ送る。
ＶＩＡ装！２８はＣＰＵ１２　トＰＭＧＲ　１　１　（
７）Ｍ−ｒインターフエイス装置の機能を行うことを理
解すべきである。ＶＩＡ装１１２８は汎、用Ｉ／Ｏ装置
と、内部タイマと、割込み発生器と、入力ボートと、出
力ボートとを含む。しかし、本発明の要旨を逸脱するこ
となしに、ＰＭＧＲ１１をそのようなＶＩＡ装置２８を
用いずに容易に動作させることができることに注目すべ
きである。
コンピュータ１０が外部電源から切離された時に電池１
Ｔの寿命を延ばすことを主な目的として、コンピュータ
１０の消費電力を制御するためκ、ＰＭＧＲ１１はいく
つかの制御機能と監視機能を実行する。コンピュータ１
０を３つの動作モードの１つの動作モードに置くために
ＰＭＧＲＩ１が利用される。それら３つのモードは正常
モード、低速モードおよびスリーブモードである。ＰＭ
ＧＲ１１は各モードに応答して、与えられた装置へ送ら
れているクロック信号の制御と、与えられた装置へ供給
されている電圧の制御との少くとも一方を行う。クロッ
ク発振器１６からＰＭＧＲ１１へ結合されるクロック信
号はクロック制御器２７へ結合される。クロック制御器
２７は、線４１．４２．４３をそれぞれ介して種々のク
ロック信号をＣＰＵ１２と、直列通信制御装置２１と、
ディスク制御装置２０とへ結合するためのスイッチとし
て動作する。
電力を電池１Ｔから受ける電源２９はコンピュータ１０
が必要とする電圧を供給する。第１図にｖｃｃと示され
ているそれらの電源電圧はＰＭＧＲ１１を通じて供給さ
れる。ＰＭＧＲ１１は別々のＶｃｃ’ｔ源をアナログイ
ンターフエイス装置２６を介して種々の装置へ提供する
。第１図に示すように、■ｃｃＡはＣＰＵ１２と関連す
る装置へ結合される。他の３つの別々のｖｃｃ電源がＰ
ＭＧＲ１１から、直列通信ドライバ２２と、音声装置２
４と、モデム２５とへ専用■ｃｃ電圧としてアナログイ
ンターフエイス装置２６を介して供給される。それらの
電圧はＶｃｃＢ，ＶｃｃＣ，ＶｃｃＤとそれぞれ表され
る。ＰＭＧＲ１１とクロック制御装置２Ｔの間、および
ＰＭＧＲ１１とアナログインターフエイス装置２６の間
にも制御線が存在することに注目すべきである。好適な
実施例にかいては、アナログインターフエイス装置２６
は、種々のｖｃｃ電源を対応する線へ切換えるための複
数のトランジスタスイツチで構或される。クロック制御
装置２７はクロック信号を対応する装置へ結合するため
の種々のスイッチも含む。更に、ＰＭＧＲ１１は線４１
〜４３へ分配するための種々のクロック信号のための回
路も含むことを理解すべきである。ＰＭＧＲ１１は線４
１〜４３に存在するクロック信号の種々のクロック周波
数を変えることができる。
正常な（または覚醒）動作モードに釦いては、コンピュ
ータ１０は完全に動作し、クロック制御装１１２７内の
全てのスイッチと、アナログインターフエイス装Ｉｔ２
６の全てのスイッチとが閉じられる。しかし、格納され
ているルーチンまたはＩ／Ｏ装置１９を介してユーザー
人力に応答して、ＣＰＵ１２は指令を自動的に供給して
、Ｖ　ｃ　ｃ　Ｂ　，　ＶｃｃＣ，ＶｃｃＤを結合する
トランジスタスイッチを開き、加えることができる■ｃ
ｃ電力を直列通信制御ドライバ２２と、音声ドライバ２
４と、モデム２５とから除去できる。あるいは、電池の
電力を節約するために、装置２２．２４．２５へ供給さ
れる電源電圧ｖｃｃを、それらの装置の使用が装ｆｉ筐
たはユーザーにより求められる壕で、供給する必要はな
い。
電力を更に節約するために、２つの条件のうちのいずれ
かが生じた時にＰＭＧＲＩ１はコンピュータ１０をスリ
ーブ（不活動）モードに置く。電池１７の残存容量が所
定レベル以下になったことを充電回路１８が検出すると
、ＰＭＧＲ１１はコンピュータ１０をスリーブモードに
置く。その所定レベルはコンピュータ１０をそれ以上動
作させるためには有害であると見なされるレベルである
。ＣＰＵ１２がスリーブ指令を発した時にもコンピュー
タ１０はスリーブモードに入る。所定時間にわたってユ
ーザーの操作が行われない時、１たは作業を止めてコン
ピュータ１０を停止させることをユーザーが決めた時κ
、ＣＰＵ１２はスリーブ指令をＰＭＧ，Ｒ１１へ送る。
スリーブモードに入る前に、コンピュータの動作してい
る装置と種々のドライバは現在の状態についての情報を
ＲＡＭ１４に格納する。すなわち、各檀のレジスタと、
ドライバと、その他の記憶装置との状態がＲＡＭ１４に
記憶される。そうすると、コンピュータ１０の種々の装
置から電力供給が断たれるように、ＰＭＧＲ１１はアナ
ログインターフエイス装置２６内の全てのスイッチを開
く。ＲＡＭ１４がＥＰＲＯＭのような不揮発性メモリで
構或されているならば、そのＲＡＭから電力供給を断つ
ことができることに注目されたい。ＲＡＭ１４がＥＰＲ
ＯＭであるのは本発明の記憶装ｆｌ１４の場合である。
しかし、ＲＡＭ１４が揮発性メモリで構或されている場
合には、ｖｃｃ電力がＲＡＭ１４へ供給され続けて、Ｒ
ＡＭ１４を動作状態に保ち、記憶情報を保持させるため
に、トランジスタスイッチはＶＣｅ電力をＲＡＭ１４へ
加える。スリーブモードではＶＣＣをＲＡＭ１４へ加え
る必要がないように、不揮発性メモリが好ましいことに
注目すべきである。
更に、好適な実施例はＣＭＯＳメモリを用いることに注
目すべきである。
別の実施例に３いては、ＣＰＵ１２への電力供給を維持
するためにＶｃｃＡを線４５へ結合できる。
ＰＭＧＲ１１の内部クロックをクロック制御装［２７に
よｆｉｃＰＵ１２から切離すことによって、ＣＰＵ１２
へのクロック入力を不能にし、ＣＰＵの実行を停止させ
ることができる。ＣＰＵの内部状態はＣＰＵの全ての内
部ＲＡＭにより凍結され、ＣＰＵの実行を停止すること
により制御レジスタはそのままにされる。ＣＰＵ１２の
実行を停止することにより、それの電力消費量を二桁減
少できるのが普通である。
いくつ力・の条件によＤコンピュータ１０をスリーブ七
ードから起すことができるが、コンピュータ１０ぱそれ
をスリーブモードから起すためにそれをトリガする可能
な条件を３つ有する。Ｉ／Ｏ制御器１９＆からの任意の
入力がコンビュータ１０をスリーブモードから起すよう
に、ＰＭＧＲ１１は線３Ｔの監視を続ける。Ｉ／Ｏ入力
は、典型的にはキーボードのキーを押すことと、カーン
ル制御装置の動きとの少くとも一方により行われる。コ
ンピュータ１０を起す第２の条件は、ＰＭＧＲ１１内の
覚醒タイマ（ｉＦ報クロック）が動作させられて、ＰＭ
ＧＲ１１の内の実時間クロックに一致する時に生ずる。
警報クロックが作動させられると、ＰＭＧＲ１１はコン
ピュータ１０をそれのスリーブ状態から起す。最後に、
ＰＭＧＲ１１がモデム２５からの呼出し信号の検出をモ
ニタするためにセットされた時に、コンピュータ１０の
第３の条件が起る。
入来信号がモデム２５により受けられると、呼出し信号
がＰＭＧＲによジ検出されて、コンピュータ１０をスリ
ーブ状態から起す。
起きたコンピュータ１０はＲＡＭ１４をアクセスして、
種々の装置の格納されている状態を検索し、コンピュー
タ１０がスリーブ状態に入る前の状態へコンピュータ１
０を戻す。更に、起きたコンピュータ１０は、それが正
しく動作しているかを確かめるために診断ルーチンを開
始する。
コンピュータ１０の第３の動作モードは低速モードとし
て知られている。種々の装置へ供給されるクロック信号
の周波数が低くされることを除き、低速モードは活動モ
ードκ類似する。すなわち、コンピュータ１０のクロッ
ク周波数を低〈することにより、電力を２５〜３０嘩も
節約できる。線４１〜４３へ供給される全てのクロック
信号の周波数を低くできるが、各線のクロック信号の周
波数を別々に低くできることに注目すべきである。
線４１を介してＣＰＵ１２へ供給されるクロック信号の
周波数を低くすることにより、電力を２５〜３０嘩節約
できる。
更に、ユーザーの最後の操作後所定の時間が経過しても
何の操作も検出されない時は、コンピュータは低速モー
ドに入る。この所定時間は、コンピュータをスリーブモ
ードに入れる時の時間よシ短い。したがって、ある時間
にわたって操作が行われなければ、コンピュータ１０は
まず低速モードに入シ、非動作時間がその後も所定時間
続いた時にコンピュータ１０はスリーブモードに入る。
低速モードに入ることと、それから出ることはユーザー
ｉたはＣＰＵからの指令で行うことができる。装置２０
と２１へのクロック信号の供給はクロック装置２Ｔによ
り断つことができることがわかる。この場合には装置２
０と２１は動作できなくされるが、それらの装置の現在
の内部状態は失われない。
次に、クロック制御装置２Ｔで用いられるトランジスタ
スイッチ５０が示されている第２図を参照する。この図
にはただ１つのスイッチ５０が示されているが、実際の
クロック制御装置２Ｔはスイッチ５０を複数個用いて構
或されることを理解すべきである。ＰＭＧＲ１１からの
クロック信号はトランジスタスイッチ５０を介して対応
する装置５２へ結合される。制御信号もＰＭＧＲ１１か
ら得られ、トランジスタ５１のゲートへ結合される。
その制御信号によりトランジスタ５１がターンオンされ
ると、クロック信号が装置５２へ結合される。典型的に
は装置５２はＣＭＯＳ装置であって、クロック信号がＣ
ＭＯＳ信号から除去された時κ、ＣＭＯＳ装置は動作を
停止し、電力を全く消費しないか、非常に僅かな電力を
消費するだけになる。
装置２０と２１のようなある装置においては、ｖｃｅ電
力がそれらの装置へ供給されている間にクロック信号を
それらの装置から切離せることに注目すべきである。
次に、アナログインターフエイス装置２６内のスイッチ
の１つを構成するトランジスタスイッチ５４が示されて
いる第３図を参照する。しかし、アナログインターフエ
イス装置２６にはそれらのスイッチが複数個含壕れてい
ることに注目すべきであるｖｃｃ線の１本がＰＭＧＲ１
１からトランジスタ５５を介して装置５６へ結合される
。ＰＭＧＲ１１からの別の制御線がトランジスタ５５の
ゲートへ結合されて、トランジスタ５５を介してのｖｃ
ｃの装置５６への結合を制御する。トランジスタ５５が
ターンオンされた時κ電力が装置５６へ供給されること
、釦よび、トランジスタ５５がターンオフされた時に電
力供給が装置５６から断たれるから、装＃ｔ５６は必ず
しもＣＭＯＳ装置である必要はないことに注目されたい
。
第１図乃至第３図を参照して行った以上の説明は、本発
明の要旨を逸脱することなしに同等な他の回路構戚で表
すことができることを理解すべきである。更に、第１図
を参照して、実際の装置と、電力およびクロック信号の
スイッチングとは、本発明の要旨を逸脱することなしに
、他の設計で動作させるためκ容易に適合できる。しか
し、本発明の動作をよう詳しく説明するために、好適な
実施例に関連する各種の特定部分の詳細を以下に説明す
る。ｖｃｃ電力を必要に応じて応用可能な装置へ供給す
るために、ＣＰＵ１２は種々の指令をＰＭＧＲ１１へ供
給する。更κクロック信号を種々の装置から切離すこと
ができ、１たは、ＰＭＧＲ１１が低速モードのような種
々のクロック速度を供給できる。ＣＰＵ１２は、格納さ
れているルーチン、またはＰＭＧＲの監視機能、あるい
はＩ／Ｏ装置１９を介するユーザー対話に応答して、そ
れらの指令を供給するように構或できる。
コンピュータ１０の種々のドライバはそれぞれの周辺装
置へ電力の供給と遮断を行うことに注目すべきである。
また、コンピュータ１０のドライバはハードウエアドラ
イバ、ソフトウエアドライバ、あるいはそれらの組合わ
せとすることができること、かつ好適な実施例はソフト
ウエアドライバを用いることに注目すべきである。すな
わち、それぞれの装置への電力のオンオフを制御するた
めにソフトウエアが用いられる。したがって、ディスク
制御装置２０への電力はフロッピィディスクへも供給さ
れ、並列通信制御装置２３への電力は、ハードディスク
のような関連する周辺装置へも供給される。直列通信制
御装置２１のドライバと、音声ドライバ２４への電力も
必要に応じて制御される。電力を節約するために、それ
らのドライバへ最少の電力が供給される時間をそれらの
ドライバは維持する。したがって、与えられた特定の装
置が必要とされる時にそれらのドライバは起動させられ
るだけである。一般に、各ドライバはドライバが必要と
される時にそれの周辺装置を可能状態にする。
フロッピィディスク制御装置２０の場合には、ディスク
の実際の続出しまたは書込みが行われる時に、周辺装置
へ電力が加えられるだけである。
筐た、モデム２５の場合には、電話の呼出し信号がＰＭ
ＧＲ１１により検出されるまで、筐たはＣＰＵ１２によ
り起動される時まで、モデム２５へは電力は供給されな
い。前記のように、システムクロックを供給される装置
は、クロックへの接続を制御することにより可能／不能
状態にされる。装置の他の部分がオフ状態であってもそ
れらの装置への電力供給は続けられ、それにより自己の
内部状態を保持し、しかも電力消費量は少い。したがっ
て、クロック制御装置のクロックが断たれた時に、その
装置の再初期化または再可能化は不要である。
クロック入力を受けず、または保持すべき状態を有しな
い装置は、電源へのそれの接続を制御することにより可
能／不能にされる。前記のように、ＣＰＵ１２への供給
電力を断つことができる。この場合には、電力を断つ前
にＣＰＵ１２の内部状態がＲＡＭ１４に格納される。Ｃ
ＰＵ１２からクロック入力を除去できることを強調して
おく。この場合には、ＣＰＵ１２の内部状態は保持され
る。
コンピュータ１０が外部電源へ接続された時に、電池充
電回路１Ｂは電池を充電する。しかし、充電回路１８は
電池１Ｔの監視にも用いられる。ＰＭＧＲＩ　１は電池
１７の残存容量を監視し、残存容量が所定レベル以下に
なった時にユーザーへ警報を発して、コンピュータの現
在の作業をユーザーに終らせて、コンピュータ１０が完
全に降伏する前に動作を停止できるようにする。ＰＭＧ
Ｒ１１内のアナログーデジタル変換器が電池のアナログ
電圧をデジタル信号へ変換する。第１図には示していな
いが、温度を検出するために温度検出機構もＰＭＧＲ１
１へ結合され、ＰＭＧＲ１１内の他のアナログーデジタ
ル変換器も、このアナログ信号をデジタル信号へ変換す
るために用いられる。
本発明の好適な実施例のＰＭＧＲ１１は、コンピュータ
１０が外部電源から切離された時に動作を持続する時間
を長くするために、電力とクロック信号との分配を監視
釦よび制御するための各種の技術を提供するものである
ことを理解すべきである。
【図面の簡単な説明】
第１図は本発明の電力管理技術に属する電力線、クロッ
ク信号線、制御線を示す、ラップトップコンピュータの
種々の装置のブロック図、第２図は与えられた装置への
クロック信号のスイッチングを制御するために用いられ
るトランジスタスイッチの例を示す回路図、第３図は与
えられた装置への電力のスイッチングを制御するために
用いられるトランジスタスイッチの例を示す回路図であ
る。 １１・・・・電力管理装置、１３・・・・Ｒ　ＯＭ，１
４・●●●ＲＡＭ，　１　６・●・Ｏクロック発振器、
１８・・・・電池充電回路、１９＆・・・・Ｉ／Ｏ制御
器、２０・・・・ディスク制御装置、２１・・・・直列
通信制御装置、２２・・・・ドライバ、２３・・・・並
列通信制御装置、２６・・・・トランジスタスイッチ、
２Ｔ・・・・クロック制御器。

Claims (2)

    【特許請求の範囲】
  1. （１）中央処理装置（ＣＰＵ）と、メモリと、ユーザー
    対話式装置を含む複数の周辺装置と、電力供給用電池と
    を有する携帯型コンピュータによる前記電池からの電力
    の使用を管理する装置において、前記ＣＰＵへ結合され
    てそのＣＰＵから指令を受け、前記ユーザー対話式装置
    からの入力を受けるために結合され、前記電池へ結合さ
    れて前記コンピュータの種々の装置へ電力の分配を制御
    し、かつ内部クロックを供給し、クロック信号を前記コ
    ンピュータの前記装置のいくつかへクロック信号を分配
    する制御手段と、 この制御手段により制御されて前記電力をスイッチング
    する第１のスイッチを含み、前記制御手段へ結合されて
    前記電力を前記種々の装置のいくつかへ分配する第１の
    スイッチング手段と、前記制御手段により制御されて前
    記クロック信号をスイッチングする第２のスイッチを含
    み、前記制御手段へ結合されて、前記クロック信号を前
    記装置のいくつかへ分配する第２のスイッチング手段と
    、 を備える携帯型コンピュータの電力使用を管理する装置
    。
  2. （２）中央処理装置（ＣＰＵ）と、メモリと、ユーザー
    対話式装置を含む複数の周辺装置と、電力供給用電池と
    を有する携帯型コンピユータによる前記電池からの電力
    の使用を管理する装置において、前記ＣＰＵへ結合され
    てそのＣＰＵから指令を受け、前記ユーザー対話式装置
    から入力を受けるために結合され、前記電池へ結合され
    て前記コンピュータの種々の装置への電力の分配を制御
    し、内部クロックを供給し、クロック信号を前記コンピ
    ュータの前記装置のいくつかへ分配するために結合され
    、前記コンピュータに活動的な動作を行わせる活動モー
    ドと、電力を節約するために前記コンピュータを不活動
    状態に置くスリーブモードと、前記クロック信号を受け
    るために結合されている装置の電力消費量を減少させる
    ために前記クロック信号の周波数が低くされる低速モー
    ドとの３つの動作モードを提供する制御手段と、 この制御手段により制御されて前記電力をスイッチング
    する第１のスイッチを含み、前記制御手段へ結合されて
    前記電力を前記種々の装置のいくつかへ分配する第１の
    スイッチング手段と、前記制御手段により制御されて前
    記クロック信号をスイッチングする第２のスイッチを含
    み、前記制御手段へ結合されて、前記クロック信号を前
    記装置のいくつかの分配する第２のスイッチング手段と
    、 前記種々の装置を監視し、監視されている装置の情報を
    前記制御手段へ供給する監視手段と、を備える携帯型コ
    ンピュータの電力使用を管理する装置。
JP2237294A 1989-09-08 1990-09-10 携帯型コンピユータの電力使用を管理する装置 Pending JPH03171317A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40563789A 1989-09-08 1989-09-08
US405637 1989-09-08

Publications (1)

Publication Number Publication Date
JPH03171317A true JPH03171317A (ja) 1991-07-24

Family

ID=23604545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2237294A Pending JPH03171317A (ja) 1989-09-08 1990-09-10 携帯型コンピユータの電力使用を管理する装置

Country Status (8)

Country Link
JP (1) JPH03171317A (ja)
KR (1) KR910006825A (ja)
AU (1) AU629019B2 (ja)
CA (1) CA2024552A1 (ja)
DE (1) DE4028175A1 (ja)
GB (1) GB2235797B (ja)
HK (1) HK36394A (ja)
SE (1) SE9002838L (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683491A (ja) * 1992-04-15 1994-03-25 Internatl Business Mach Corp <Ibm> ポータブル・コンピュータの電力配分管理システム
JPH0744286A (ja) * 1993-07-26 1995-02-14 Internatl Business Mach Corp <Ibm> マルチレベル電源管理を有するコンピュータ・システム
JPH07319590A (ja) * 1993-04-21 1995-12-08 Samsung Electron Co Ltd 携帯用情報処理機器の電源供給装置およびその駆動方法
US6715088B1 (en) * 1999-03-12 2004-03-30 Fujitsu Limited Method, apparatus and memory medium storing a program controlling power consumption of an electronic apparatus while connected to a network by constantly supplying status information to a management apparatus, over the network
JP2005528664A (ja) * 2001-09-19 2005-09-22 フリースケール セミコンダクター インコーポレイテッド Ｃｐｕのパワーダウン方法及びそのための装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355501A (en) * 1990-03-09 1994-10-11 Novell, Inc. Idle detection system
US5230074A (en) * 1991-01-25 1993-07-20 International Business Machines Corporation Battery operated computer power management system
JP3097065B2 (ja) * 1991-04-23 2000-10-10 セイコーエプソン株式会社 情報処理機器
DE69233393T2 (de) * 1991-05-17 2005-08-11 Packard Bell NEC, Inc., Woodland Hills Leistungsmanagementsfunktion für einen rückwärtskompatiblen mikroprozessor
WO1993006543A1 (en) * 1991-09-27 1993-04-01 Kabushiki Kaisha Toshiba Portable computer having function of switching over cpu clock
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US5329625A (en) * 1992-04-15 1994-07-12 International Business Machines Corp. System to service processor interface for a tablet computer
DE69332813T2 (de) * 1992-09-17 2004-03-11 Kabushiki Kaisha Toshiba, Kawasaki Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5337285A (en) * 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
US5408668A (en) * 1993-07-28 1995-04-18 Tornai; Richard Method and apparatus for controlling the provision of power to computer peripherals
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
EP0654726B1 (en) * 1993-11-23 1998-12-16 Advanced Micro Devices, Inc. Computer power management systems
KR100352045B1 (ko) * 1994-01-10 2002-12-28 선 마이크로시스템즈 인코퍼레이티드 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US5504910A (en) * 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
US5535401A (en) * 1994-04-05 1996-07-09 International Business Machines Corporation Method and system of power and thermal management for a data processing system using object-oriented program design
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
WO1995031029A2 (en) * 1994-05-10 1995-11-16 Apple Computer, Inc. A method and apparatus for controlling power for subsystems
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US5530879A (en) * 1994-09-07 1996-06-25 International Business Machines Corporation Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer
JP3224715B2 (ja) * 1994-09-07 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムをウェイクさせる低電力リング検出
US5675810A (en) * 1994-09-07 1997-10-07 Compaq Computer Corporation Reducing power usage in a personal computer
DE4444283A1 (de) * 1994-12-13 1995-04-20 Udo Metzkow System zur Schaltung der Komponenten eines lokalen Netzwerkes (LAN)"
EP0727728A1 (en) * 1995-02-15 1996-08-21 International Business Machines Corporation Computer system power management
DE19512204A1 (de) * 1995-03-31 1995-08-31 Heinzinger Electronic Gmbh Stromversorgung für Personal Computer
US5708819A (en) * 1995-10-10 1998-01-13 Standard Microsystems Corporation Process and apparatus for generating power management events in a computer system
US6049882A (en) * 1997-12-23 2000-04-11 Lg Semicon Co., Ltd. Apparatus and method for reducing power consumption in a self-timed system
DE19803663B4 (de) 1998-01-30 2004-09-16 Siemens Ag Verfahren zum energiesparenden Betreiben eines Steuergeräts
JP3853061B2 (ja) * 1998-03-18 2006-12-06 三菱電機株式会社 入出力切換装置
US6367023B2 (en) * 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6457134B1 (en) * 1999-04-21 2002-09-24 Palm, Inc. Portable computer with differentiated time-out feature
TW425769B (en) * 1999-07-08 2001-03-11 Via Tech Inc Mapping register structure of codec controller and powering down and suspending method using the same
US6754835B2 (en) * 2000-12-15 2004-06-22 International Business Machines Corporation Method and system for providing power fault tolerance in a network of chained computer systems through bidirectional links
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
DE10157057B4 (de) 2001-11-21 2005-11-17 Infineon Technologies Ag Halbleiterspeicherbaustein mit geringem Stromverbrauch
DE10213351C1 (de) * 2002-03-26 2003-07-24 Uenal Baeder Trenneinrichtung für Kommunikationsverbindungen
FI115562B (fi) * 2002-03-27 2005-05-31 Nokia Corp Menetelmä ja järjestelmä tehonkulutuksen määrittämiseksi elektroniikkalaitteen yhteydessä ja elektroniikkalaite
TW556421B (en) 2002-08-15 2003-10-01 Htc Corp Circuit and operating method for integrated interface of PDA and wireless communication system
US8683247B2 (en) * 2008-06-12 2014-03-25 Advanced Micro Devices, Inc. Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683491A (ja) * 1992-04-15 1994-03-25 Internatl Business Mach Corp <Ibm> ポータブル・コンピュータの電力配分管理システム
JPH07319590A (ja) * 1993-04-21 1995-12-08 Samsung Electron Co Ltd 携帯用情報処理機器の電源供給装置およびその駆動方法
JPH0744286A (ja) * 1993-07-26 1995-02-14 Internatl Business Mach Corp <Ibm> マルチレベル電源管理を有するコンピュータ・システム
US6715088B1 (en) * 1999-03-12 2004-03-30 Fujitsu Limited Method, apparatus and memory medium storing a program controlling power consumption of an electronic apparatus while connected to a network by constantly supplying status information to a management apparatus, over the network
JP2005528664A (ja) * 2001-09-19 2005-09-22 フリースケール セミコンダクター インコーポレイテッド Ｃｐｕのパワーダウン方法及びそのための装置

Also Published As

Publication number Publication date
HK36394A (en) 1994-04-29
GB2235797B (en) 1993-08-18
SE9002838L (sv) 1991-03-09
KR910006825A (ko) 1991-04-29
GB2235797A (en) 1991-03-13
GB9018259D0 (en) 1990-10-03
AU6016890A (en) 1991-03-14
DE4028175A1 (de) 1991-03-21
SE9002838D0 (sv) 1990-09-06
CA2024552A1 (en) 1991-03-09
AU629019B2 (en) 1992-09-24

Similar Documents

Publication Publication Date Title
JPH03171317A (ja) 携帯型コンピユータの電力使用を管理する装置
US5167024A (en) Power management for a laptop computer with slow and sleep modes
US5230074A (en) Battery operated computer power management system
US9471121B2 (en) Microprocessor based power management system architecture
CA2187501C (en) Process and apparatus for generating power management events in a computer system
US6134167A (en) Reducing power consumption in computer memory
US5345392A (en) Battery charge monitor for a personal computer
US5987613A (en) Portable computer with time-sensitive tri-modal power management switch
Lorch et al. Software strategies for portable computer energy management
US6065122A (en) Smart battery power management in a computer system
US5590061A (en) Method and apparatus for thermal management in a computer system
US5423045A (en) System for distributed power management in portable computers
JP3075957B2 (ja) コンピュータシステム
KR100488088B1 (ko) 휴대용 컴퓨터의 전력 관리 방법
US5481733A (en) Method for managing the power distributed to a disk drive in a laptop computer
US6161187A (en) Skipping clock interrupts during system inactivity to reduce power consumption
US6990594B2 (en) Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
US5721934A (en) Retrofit external power saving system and method for use
US7603575B2 (en) Frequency-dependent voltage control in digital logic
US5560017A (en) System with clock frequency controller responsive to interrupt independent of software routine and software loop repeatedly executing instruction to slow down system clock
US5566340A (en) Portable computer system with adaptive power control parameters
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
KR20020050270A (ko) 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
CN101573677A (zh) 用于数据处理系统中的功率管理的方法和系统
JP2003150281A (ja) 電気機器、コンピュータ装置、および電力供給方法