DE10157057B4 - Halbleiterspeicherbaustein mit geringem Stromverbrauch - Google Patents

Halbleiterspeicherbaustein mit geringem Stromverbrauch Download PDF

Info

Publication number
DE10157057B4
DE10157057B4 DE10157057A DE10157057A DE10157057B4 DE 10157057 B4 DE10157057 B4 DE 10157057B4 DE 10157057 A DE10157057 A DE 10157057A DE 10157057 A DE10157057 A DE 10157057A DE 10157057 B4 DE10157057 B4 DE 10157057B4
Authority
DE
Germany
Prior art keywords
circuit
signal
output
power supply
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10157057A
Other languages
English (en)
Other versions
DE10157057A1 (de
Inventor
Thomas Borst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10157057A priority Critical patent/DE10157057B4/de
Priority to US10/301,398 priority patent/US6744686B2/en
Publication of DE10157057A1 publication Critical patent/DE10157057A1/de
Application granted granted Critical
Publication of DE10157057B4 publication Critical patent/DE10157057B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

Halbleiterspeicherbaustein (24) mit einer Adressierschaltung (11) zum Adressieren von Speicherzellen (16) eines Speicherfeldes (15), mit einer Verstärkerschaltung (14) zum Verstärken eines aus einer Speicherzelle (16) ausgelesenen Signals, mit einer Eingangs- und Ausgangsschaltung (17) zum Ein- oder Auslesen von Daten aus den Speicherzellen (16), mit einer Spannungsversorgungsschaltung (8) zum Bereitstellen einer internen Spannung, mit einer ersten Auswerteschaltung (2, 3, 4), die an ein Schaltsignal (CKE) angeschlossen ist, wobei die erste Auswerteschaltung (2, 3, 4) geeignet ist, um über einen Ausgang ein Abschaltsignal zum Abschalten der Spannungsversorgungsschaltung (8) abzugeben, wenn das Schaltsignal ein Abschaltsignal darstellt,
dadurch gekennzeichnet,
daß eine zweite Auswerteschaltung (5, 6) vorgesehen ist,
daß ein Eingang der zweiten Auswerteschaltung (5, 6) an das Schaltsignal (CKE) angeschlossen ist,
daß die zweite Auswerteschaltung (5, 6) mit einem Ausgang mit der Spannungsversorgungsschaltung (8) verbunden ist,
daß die zweite Auswerteschaltung (5, 6) mit einer Spannung versorgt wird, die dem...

Description

  • Die Erfindung betrifft einen Halbleiterbaustein gemäß dem Oberbegriff des Patentanspruchs 1. Halbleiterspeicherbausteine werden beispielsweise in Form von synchronen, dynamischen Speicherbausteinen mit wahlfreiem Zugriff (SDRAM) verwendet, um eine große Anzahl von Daten mit schneller Zugriffszeit abzuspeichern. Zum Abspeichern der Daten werden beispielsweise Speicherzellen mit Kondensatoren eingesetzt. Die Information ist in der Ladung des Speicherkondensators der Speicherzelle abgelegt. Da die Ladung im Speicherkondensator mit der Zeit abnimmt, ist eine regelmäßige Auffrischung des Ladungszustandes des Speicherkondensators erforderlich.
  • Halbleiterspeicherbausteine werden zunehmend auch in mobilen Geräten wie z.B. einem Laptop oder einem Mobilfunkgerät eingesetzt. Da die mobilen Geräte üblicherweise nur eine begrenzte Stromkapazität mit sich führen, ist insbesondere bei diesen Anwendungen ein geringer Stromverbrauch der Halbleiterspeicherbausteine von wesentlicher Bedeutung.
  • Es ist bereits ein gattungsgemäßer Halbleiterbaustein bekannt, der zwei Auswerteschaltungen aufweist, die ein Schaltsignal überwachen. Abhängig vom Signalzustand des Schaltsignals schalten die Auswerteschaltungen die interne Spannungsversorgung ein oder aus. Auf diese Weise ist es möglich, die Funktionsfähigkeit der internen Spannungsversorgungsschaltung an den tatsächlichen Strombedarf anzupassen. Diese Vorgehensweise bietet den Vorteil, daß die interne Spannungsversorgungsschaltung im abgeschalteten Zustand weniger Strom verbraucht als im eingeschalteten Zustand.
  • Aus DE 4 028 175 A1 ist eine Energiemanagement-Anordnung für einen tragbaren Computer bekannt. Die Energiemanagement-Anordnung ist zur Verwaltung und Verteilung der einer Batterie entnommenen Energie vorgesehen, mit der eine Zentraleinheit, ein Speicher und mehrere Peripheriegeräte einschließlich eines benutzerinteraktiven Gerätes versorgt werden. Die Energiemanagement-Anordnung weist eine Steuereinrichtung auf, die mit der Zentraleinheit zum Empfangen von Befehlen aus der Zentraleinheit sowie mit dem benutzerinteraktiven Gerät zum Empfangen von Benutzereingaben gekoppelt ist. Die Steuereinrichtung ist außerdem mit der Batterie zur Steuerung der Energieverteilung auf verschiedene Computereinheiten gekoppelt. Zur Reduzierung des Stromverbrauches wird die Taktfrequenz eines internen Taktgebers variiert. Durch die Vorgabe einer kleineren Taktfrequenz wird weniger Strom verbraucht.
  • Aus US 5,670,906 ist eine integrierte Schaltungsanordnung bekannt, die in zwei verschiedenen Betriebsmodi arbeiten kann. In einem ersten Betriebsmodus verbraucht die integrierte Schaltungsanordnung wenig Strom und in einem zweiten Betriebsmodus verbraucht die integrierte Schaltung relativ viel Strom.
  • Aus US 5,822,246 ist ein Verfahren und eine Vorrichtung zum Detektieren der Spannung an einem VCC-Pin bekannt. Die Versorgungsspannung wird für eine integrierte Schaltung erfasst, die in Form eines Flash-EPROM-Speichers ausgebildet ist. Es ist eine Steuerschaltung vorgesehen, die einen ersten Spannungspegeldetektor und einen zweiten Spannungspegeldetektor aktiviert oder abschaltet. Der erste Spannungspegeldetektor verbraucht weniger Strom als der zweite Spannungspegeldetektor. Der erste Spannungspegeldetektor ist während aller Betriebsmodi der Schaltungsanordnung aktiv. Der zweite Spannungspegeldetektor ist während der normalen oder aktiven Betriebsmodi und während der Hochfahrvorgänge aller Betriebsmodi aktiviert. Der Flash-EPROM-Speicher weist eine Ladungspumpe auf, die abhängig von der anliegenden Versorgungsspannung die Versorgungsspannung von einem Pegel von 3,3 V auf 5 V erhöht. Die Kontrollschaltung ist in Form eines Spannungsrampendetektors ausgebildet, der eine interne Spannungsversor gungsschaltung aktiviert und einen ersten Spannungspegeldetektor initialisiert, wenn die Versorgungsspannung bei Einschalten des Flash-EPROM-Speichers angelegt wird. Der erste Spannungspegeldetektor überprüft, welche Höhe die Versorgungsspannung aufweist, und gibt ein entsprechendes Signal an die Spannungsversorungsschaltung ab. Der zweite Spannungspegeldetektor überwacht das Erreichen einer Mindestspannung. Abhängig von dem abgegebenen Signal des ersten Spannungspegeldetektors wird die Ladungspumpe in der Spannungsversorgungsschaltung aktiviert oder nicht. Abhängig von dem Ausgangssignal des zweiten Spannungspegeldetektors wird ein Steuergerät aktiviert, das den Schreibe-, Lese- und Programmiervorgang des EPROM-Speichers steuert. Die Spannungsversorgung der zweite Spannungspegeldetektoren wird von einer internen Stromquelle bereitgestellt.
  • Die Aufgabe der Erfindung besteht darin, einen Halbleiterspeicherbaustein bereitzustellen, der einen verringerten Stromverbrauch aufweist.
  • Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst.
  • Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Ein Vorteil der Erfindung besteht darin, zwei Auswerteschaltungen vorzusehen, wobei eine erste Auswerteschaltung von einer internen Spannungsversorgung und eine zweite Auswerteschaltung von einer externen Spannungsversorgung mit Strom versorgt wird. Die zweite Auswerteschaltung überwacht ein Einschaltsignal für die interne Spannungsversorgungsschaltung. Die erste Auswerteschaltung überwacht ein Abschaltsignal für die interne Spannungsversorgungsschaltung. Wird ein Abschaltsignal von der ersten Auswerteschaltung erkannt, so gibt die erste Auswerteschaltung ein Abschaltsignal zum Abschalten der Spannungsversorgungsschaltung aus. Erkennt die zweite Auswerteschaltung ein Einschaltsignal für die interne Spannungsversorgungsschaltung, so schaltet die zweite Auswerteschaltung die Spannungsversorgungsschaltung wieder ein. Da durch wird auch die erste Auswerteschaltung wieder mit einer ausreichend großen Versorgungsspannung versorgt.
  • Das Vorsehen zweier Auswerteschaltungen ermöglicht eine optimale Anpassung der Leistungsfähigkeit und des Stromverbrauchs der zwei Auswerteschaltungen für die zwei unterschiedlichen Einsatzbereiche und Aufgaben der zwei Auswerteschaltungen. Somit wird insgesamt von dem Halbleiterspeicherbaustein weniger Strom verbraucht.
  • Vorzugsweise wird die interne Spannungsversorgungsschaltung bei einem deep-power-down-Befehl von der ersten Kontrollschaltung abgeschaltet. Insbesondere bei mobilen Geräten ist es vorteilhaft, bei einem zu erwartenden Betriebszustand, bei dem kaum oder nur ein sehr geringer Strom erforderlich ist, die interne Spannungsversorgungsschaltung wenigstens teilweise abzuschalten.
  • In einer bevorzugten Ausführungsform wird die interne Spannungsversorgungsschaltung nur von der ersten Kontrollschaltung ein- oder ausgeschaltet. Damit wird eine vereinfachte Ansteuerung zum Ein- oder Ausschalten der Spannungsversorgungsschaltung bereitgestellt.
  • In einer weiteren bevorzugten Ausführungsform ist eine Verstärkerschaltung zum Empfangen und Weiterleiten des Schaltsignals an eine Kontrollschaltung in der zweiten Auswerteschaltung vorgesehen. Der Ausgang der Kontrollschaltung bildet den Ausgang der zweiten Auswerteschaltung. Bei dieser bevorzugten Ausführungsform ist der Ausgang der Kontrollschaltung an einen Eingang der Verstärkerschaltung zurückgeführt. Erkennt die Kontrollschaltung, daß die interne Spannungsversorgungsschaltung abgeschaltet werden soll, so gibt die Kontrollschaltung ein Einschaltsignal an die Verstärkerschaltung. Somit wird die Verstärkerschaltung der zweiten Auswerteschaltung nur dann aktiviert, wenn die interne Spannungsversorgungsschaltung abgeschaltet ist. Folglich wird während einer aktiven internen Spannungsversorgungsschaltung kein Strom durch die Verstärkerschaltung verbraucht. Damit ist insgesamt der Stromverbrauch reduziert.
  • In einer bevorzugten Ausführungsform ist die erste Kontrollschaltung in Form einer RS-Flip-Flop-Schaltung ausgebildet.
  • In einer weiteren bevorzugten Ausführungsform ist die Auswerteschaltung in Form einer zweiten Verstärkerschaltung, eines Befehlsdecoders und einer zweiten Kontrollschaltung ausgebildet. Die zweite Verstärkerschaltung ist an das Schaltsignal, der Befehlsdecoder an den Ausgang der zweiten Verstärkerschaltung und die zweite Kontrollschaltung an den Ausgang des Befehlsdecoders angeschlossen. In einer bevorzugten Ausführungsform ist der Ausgang der zweiten Kontrollschaltung an einen Eingang der ersten Kontrollschaltung geführt.
  • Eine weitere Ausführungsform der Erfindung weist eine gemeinsame Verstärkerschaltung für die erste und die zweite Auswerteschaltung auf. Damit wird insgesamt weniger Platz auf dem Halbleiterspeicherbaustein benötigt, um die erfindungsgemäße Schaltungsanordnung zu realisieren.
  • Die Erfindung wird im Folgenden anhand der Figuren näher erläutert. Es zeigen
  • 1 eine schematische Darstellung eines SDRAM-Halbleiterspeicherbausteins,
  • 2 eine Umschaltvorrichtung zum Ein- oder Ausschalten einer internen Spannungsversorgungsschaltung,
  • 3 eine zweite Ausführungsform der Umschaltvorrichtung und
  • 4 eine dritte Ausführungsform der Umschaltvorrichtung.
  • Die Erfindung wird im Folgenden anhand eines SDRAM-Halbleiterspeicherbausteins beschrieben. Die Erfindung ist jedoch auf jede Art von Speicherbausteinen anwendbar.
  • 1 zeigt einen schematischen Aufbau eines SDRAM-Speicherbausteins 24 mit einer Adressierschaltung 11, Wortleitungsdecodern 12, Spaltendecodern 13, Verstärkerschaltungen 14 und Speicherfeldern 15, in denen matrixförmig Speicherzellen 16 angeordnet sind. Weiterhin ist eine Eingangs-/Ausgangsschaltung 17 vorgesehen, über die Daten aus den Speicherzellen 16 ausgelesen oder in die Speicherzellen 16 eingeschrieben werden können. Weiterhin ist eine zentrale Steuereinheit 18 vorgesehen, die die Funktionsweise der einzelnen Schaltungsanordnungen steuert und für einen synchronen Datenstrom sorgt. Durch die Vorgabe einer Wortleitungsadresse und einer Spaltenadresse 16 kann eine einzelne Speicherzelle 16 adressiert werden und eine Information in die adressierte Speicherzelle 16 eingeschrieben oder aus der adressierten Speicherzelle ausgelesen werden. Eine Speicherzelle 16 weist in einer einfachen Ausführungsform einen Auswahltransistor und einen Speicherkondensator auf. Der Ladungszustand des Speicherkondensators gibt die Information wieder, die in der Speicherzelle 16 abgelegt ist. Beim Auslesen einer Information aus der Speicherzelle 16 wird der Ladungszustand über eine Bitleitung zu der Verstärkerschaltung 14 geführt. Für jede Bitleitung weist die Verstärkerschaltung 14 eine Verstärkereinheit auf. Durch die Auswahl einer Spaltenleitung, die durch die Spaltenadresse festgelegt wird, wird eine Verstärkereinheit ausgewählt und somit die Ladung der ausgewählten Bitleitung an die Eingangs-/Ausgangsschaltung 17 weitergegeben.
  • Der Halbleiterspeicherbaustein weist weiterhin ein Anschlusspad 1 auf, das mit einer Umschaltvorrichtung 19 verbunden ist. Die Umschaltvorrichtung 19 steht in Verbindung mit einer internen Spannungsversorgungsschaltung 8, die über Versorgungsleitungen 9 die Schaltungen des Halbleiterspeicherbausteins 24 mit der Versorgungsspannung versorgt.
  • 2 zeigt den wesentlichen Aufbau der Umschaltvorrichtung 19. Die Umschaltvorrichtung 19 weist eine zweite Verstärkerschaltung 2 auf, deren Eingang mit dem Anschlusspad 1 in Ver bindung steht. Ein Ausgang der zweiten Verstärkerschaltung 2 steht mit einem Eingang eines Befehlsdecoders 3 in Verbindung. Ein Ausgang des Befehlsdecoders 3 ist an einen Eingang einer zweiten Kontrollschaltung 4 geführt. Ein zweiter Eingang der zweiten Kontrollschaltung 4 steht mit einem internen Clock-Takt in Verbindung. Ein Ausgang der zweiten Kontrollschaltung 4 ist an einen Eingang einer ersten Kontrollschaltung 6 angeschlossen. Das Anschlusspad 1 steht mit einer nicht dargestellten Steuereinheit in Verbindung.
  • Weiterhin ist eine erste Verstärkerschaltung 5 vorgesehen, die über einen ersten Eingang mit dem Anschlusspad 1 in Verbindung steht. Zudem ist ein Ausgang der ersten Verstärkerschaltung 5 an einen zweiten Eingang der ersten Kontrollschaltung 6 angeschlossen. Die erste Kontrollschaltung 6 steht über einen Ausgang mit einem Eingang der Spannungsversorgungsschaltung 8 in Verbindung. Weiterhin ist der Ausgang der ersten Kontrollschaltung 6 an einen zweiten Eingang der ersten Verstärkerschaltung 5 geführt. Die erste Verstärkerschaltung 5 steht zudem über eine Versorgungsleitung mit einem Versorgungsanschluss 7 in Verbindung. Der Versorgungsanschluss 7 dient zum Anschluss einer externen Spannungsversorgungsschaltung 21, die außerhalb des Halbleiterspeicherbausteins angeordnet ist. Der Befehlsdecoder 3 weist einen Befehlseingang 20 auf, über den Steuersignale wie z.B. CS, RAS, CAS, WE an den Befehlsdecoder 3 geführt werden. Die Steuersignale dienen zum Steuern der Funktionen des Halbleiterspeicherbausteins. Die zweite Verstärkerschaltung 2, der Befehlsdecoder 3 und die zweite Kontrollschaltung 4 stellen eine erste Auswerteschaltung dar. Die erste Verstärkerschaltung 5 und die Kontrollschaltung 6 stellen eine zweite Auswerteschaltung dar. Die zweite Kontrollschaltung 4 ist in Form eines Speicherelements und eines Pulsgenerators ausgebildet. Die erste Kontrollschaltung 6 ist in Form eines RS-Flip-Flops ausgebildet.
  • Die Funktionsweise der Umschaltvorrichtung 19 wird im Folgenden näher erläutert: Über das Anschlusspad 1 wird ein Schaltsignal an die zweite und erste Verstärkerschaltung 2, 5 geführt. Mit dem Schaltsignal kann ein Einschalt- oder Ausschaltsignal für ein Einschalten oder Ausschalten der internen Spannungsversorgungsschaltung 8 mitgeteilt werden. Empfängt die zweite Verstärkerschaltung 2 ein Schaltsignal, so gibt die zweite Verstärkerschaltung 2 ein verstärktes Schaltsignal an den Befehlsdecoder 3 weiter. Vorzugsweise verarbeitet die zweite Verstärkerschaltung 2 nur Abschaltsignale. Zur Verarbeitung eines Einschaltsignals ist die erste Verstärkerschaltung 5 vorgesehen. Wird über das Bondpad 1 ein Einschaltsignal zugeführt, so wird das Einschaltsignal von der ersten Verstärkerschaltung 5 erfaßt, verstärkt und an die erste Kontrollschaltung 6 weitergeleitet. Die erste Kontrollschaltung 6 erfaßt das zugeführte Einschaltsignal und gibt ein entsprechendes Einschaltsignal an die Spannungsversorgungsschaltung 8 weiter. Aufgrund des Einschaltsignals wird die Spannungsversorgungsschaltung 8 in einen aktiven Zustand geschaltet, in dem die Spannungsversorgungsschaltung 8 mehr Leistung zur Verfügung stellt. In einer einfachen Ausführungsform wird die Spannungsversorgungsschaltung 8 über das Einschaltsignal von einem ausgeschalteten Zustand, in dem keine Spannung zur Verfügung gestellt wird, in einen eingeschalteten Zustand geschaltet, in dem die Spannungsversorgungsschaltung 8 eine Spannung zur Verfügung stellt.
  • In einer bevorzugten Ausführungsform wird das Ausgangssignal der ersten Kontrollschaltung 6 an die erste Verstärkerschaltung 5 geführt. Erhält die erste Verstärkerschaltung 5 ein Einschaltsignal von der Kontrollschaltung 6, so schaltet sich die erste Verstärkerschaltung 5 aus oder zumindest in einen Betriebszustand mit verringerter Leistungsaufnahme.
  • Somit wird vorzugsweise während des Betriebsmodus, in dem die interne Spannungsversorgungsschaltung eine interne Spannungsversorgung bereitstellt, die erste Verstärkerschaltung 5 in einen Strom sparenden Betriebsmodus betrieben. In dem Strom sparenden Modus muß von der externen Spannungsversorgungsschaltung 21 weniger Leistung zur Verfügung gestellt werden. Somit wird insgesamt Strom eingespart.
  • Wird über das Anschlusspad 1 ein Abschaltsignal für die interne Spannungsversorgungsschaltung 8 der ersten Verstärkerschaltung 5 und der zweiten Verstärkerschaltung 2 zugeführt, so gibt die zweite Verstärkerschaltung 2 ein verstärktes Abschaltsignal an den Befehlsdecoder 3. Der Befehlsdecoder 3 wertet vorzugsweise zusätzlich zu dem Abschaltsignal der zweiten Verstärkerschaltung 2 auch weitere Befehlssignale aus, die über den Befehlseingang 20 zugeführt werden. In Abhängigkeit von dem Vergleich zwischen den weiteren Befehlssignalen und dem Abschaltsignal gibt der Befehlsdecoder 3 ein Abschaltsignal an die zweite Kontrollschaltung 4 weiter, wenn die weiteren Befehlssignale einem Abschalten der internen Spannungsversorgungsschaltung 8 nicht entgegenstehen. In einer einfachen Ausführungsform kann auf die Auswertung der weiteren Befehlssignale verzichtet werden. Dies ist insbesondere dann der Fall, wenn ein separates Signal dem Befehlsdecoder 3 vorliegt, das einen Deep-power-down-Modus anzeigt.
  • Die zweite Kontrollschaltung 4 gibt nach Erhalt des Abschaltsignals bei der nächsten steigenden Flanke des internen Taktsignales ein Abschaltsignal an die erste Kontrollschaltung 6. Die erste Kontrollschaltung 6 gibt bei Erhalt eines Abschaltsignales ein entsprechendes Abschaltsignal an die interne Spannungsversorgungsschaltung 8 weiter. Dadurch wird die interne Spannungsversorgungsschaltung 8 in einen inaktiven Zustand geschaltet, in dem die interne Spannungsversorgungsschaltung 8 weniger Leistung zur Verfügung stellt oder vollständig abgeschaltet wird. Im inaktiven Zustand verbraucht die Spannungsversorgungsschaltung 8 weniger Strom. Gleichzeitig führt die erste Kontrollschaltung 6 das Einschaltsignal an die erste Verstärkerschaltung 5.
  • In einer einfachen Ausführungsform, die in 3 dargestellt ist, ist der Ausgang der zweiten Kontrollschaltung 4 direkt an einen zweiten Eingang der internen Spannungsversorgungsschaltung 8 angeschlossen und schaltet die interne Spannungsversorgungsschaltung 8 selbst ab. In dieser Ausführungsform ist die erste Kontrollschaltung 6 mit ihrem Ausgang an einen ersten Eingang der internen Spannungsversorgungsschaltung 8 angeschlossen und dient dazu, um die interne Spannungsversorgungsschaltung 8 in einen aktiven Zustand zu schalten, wenn ein entsprechendes Einschaltsignal über das Anschlusspad 1 der ersten Verstärkerschaltung 5 zugeführt wird.
  • Die in 2 dargestellte Ausführungsform bietet eine vereinfachte Ansteuerschaltung, da nur ein Eingang zum Steuern der internen Spannungsversorgungsschaltung 8 benötigt wird.
  • 4 zeigt eine weitere Ausführungsform der Erfindung, bei der die erste und zweite Verstärkerschaltung 5, 2 in einer gemeinsamen Verstärkerschaltung 22 realisiert sind. Eine gemeinsame Verstärkerschaltung 22 bietet den Vorteil, daß weniger Platz auf dem Halbleiterspeicherbaustein zur Realisierung der zwei Funktionen der ersten und der zweiten Verstärkerschaltung 5, 2 benötigt werden. Eine gemeinsame Verstärkerschaltung 22 ist jedoch vorzugsweise über die externe Spannungsversorgungsschaltung 21 mit Strom zu versorgen.
  • Je nach Ausführungsform kann auch ein weiterer Schalter 23 vorgesehen sein, der beispielsweise von der ersten und/oder zweiten Kontrollschaltung 6, 4 gesteuert wird und eine Umschaltung zwischen einer internen und einer externen Stromversorgung für die gemeinsame Verstärkerschaltung 22 realisiert. Der Schalter 23 wird in der Weise geschaltet, daß die gemeinsame Verstärkerschaltung 22 dann von der externen Spannungsversorgungsschaltung 21 mit Strom versorgt wird, wenn die interne Spannungsversorgungsschaltung 8 nicht aktiv ist. Ist jedoch die interne Spannungsversorgungsschaltung 8 aktiv und liefert eine ausreichende Versorgungsspannung, so wird der Schalter 23 umgestellt und die gemeinsame Verstärkerschaltung 22 wird von der internen Spannungsversorgungsschaltung 8 mit Strom versorgt. Die gemeinsame Verstärkerschaltung 22 kann auch in den Schaltungsanordnungen der 2 und 3 ausgebildet werden.
  • 1
    Anschlusspad
    2
    zweite Verstärkerschaltung
    3
    Befehlsdecoder
    4
    zweite Kontrollschaltung
    5
    erste Verstärkerschaltung
    6
    erste Kontrollschaltung
    7
    Versorgungsanschluss
    8
    Spannungsschaltung
    9
    Versorgungsleitung
    10
    weitere Versorgungsleitung
    11
    Adressierschaltung
    12
    Wortleitungsdecoder
    13
    Spaltendecoder
    14
    Verstärkerschaltung
    15
    Speicherfeld
    16
    Speicherzelle
    17
    Eingangs-/Ausgangsschaltung
    18
    zentrale Steuereinheit
    19
    Umschaltvorrichtung
    20
    Befehlseingang
    21
    externe Spannungsversorgungsschaltung
    22
    gemeinsame Verstärkerschaltung
    23
    weiterer Schalter
    24
    Halbleiterspeicherbaustein

Claims (8)

  1. Halbleiterspeicherbaustein (24) mit einer Adressierschaltung (11) zum Adressieren von Speicherzellen (16) eines Speicherfeldes (15), mit einer Verstärkerschaltung (14) zum Verstärken eines aus einer Speicherzelle (16) ausgelesenen Signals, mit einer Eingangs- und Ausgangsschaltung (17) zum Ein- oder Auslesen von Daten aus den Speicherzellen (16), mit einer Spannungsversorgungsschaltung (8) zum Bereitstellen einer internen Spannung, mit einer ersten Auswerteschaltung (2, 3, 4), die an ein Schaltsignal (CKE) angeschlossen ist, wobei die erste Auswerteschaltung (2, 3, 4) geeignet ist, um über einen Ausgang ein Abschaltsignal zum Abschalten der Spannungsversorgungsschaltung (8) abzugeben, wenn das Schaltsignal ein Abschaltsignal darstellt, dadurch gekennzeichnet, daß eine zweite Auswerteschaltung (5, 6) vorgesehen ist, daß ein Eingang der zweiten Auswerteschaltung (5, 6) an das Schaltsignal (CKE) angeschlossen ist, daß die zweite Auswerteschaltung (5, 6) mit einem Ausgang mit der Spannungsversorgungsschaltung (8) verbunden ist, daß die zweite Auswerteschaltung (5, 6) mit einer Spannung versorgt wird, die dem Halbleiterspeicherbaustein von einer externen Spannungsquelle (21) zur Verfügung gestellt wird, und daß die zweite Auswerteschaltung (5, 6) ein Einschaltsignal an die Spannungsversorgungsschaltung (8) abgibt, wenn das Schaltsignal ein Einschaltsignal darstellt.
  2. Halbleiterspeicherbaustein nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Eingang der zweiten Auswerteschaltung (5, 6) mit dem Ausgang der ersten Auswerteschaltung (2, 3, 4) verbunden ist, daß die zweite Auswerteschaltung (5, 6) ein Einschaltsignal an die Spannungsversorgungsschaltung (8) abgibt, wenn am Ausgang der ersten Verstärkerschaltung (5) ein Einschaltsignal anliegt.
  3. Halbleiterspeicherbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die erste Auswerteschaltung (2, 3, 4) über eine interne Spannung versorgt wird, die von der Spannungsversorgungsschaltung (8) bereitgestellt wird.
  4. Halbleiterspeicherbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Auswerteschaltung (5, 6) eine Verstärkerschaltung (5) aufweist, dessen Eingang mit dem Schaltsignal verbunden ist, daß der Ausgang der Verstärkerschaltung (5) mit einem Eingang einer Kontrollschaltung (6) verbunden ist, daß einem zweiten Eingang der Kontrollschaltung (6) das Ausgangssignal der ersten Auswerteschaltung (2, 3, 4) zugeführt wird, daß ein Ausgang der Kontrollschaltung (6) an einen Eingang der Spannungsversorgungsschaltung (8) geführt ist, und daß die Kontrollschaltung (6) abhängig vom Ausgangssignal der Verstärkerschaltung (5) und abhängig vom Ausgangssignal der ersten Auswerteschaltung (2, 3, 4) ein Abschalt- oder ein Einschaltsignal an die Spannungsversorgungsschaltung (8) abgibt.
  5. Halbleiterspeicherbaustein nach Anspruch 4, dadurch gekennzeichnet, daß der Ausgang der Kontrollschaltung (6) an einen zweiten Eingang der Verstärkerschaltung (5) geführt ist, daß ein Abschaltsignal am Ausgang der Kontrollschaltung die Verstärkerschaltung (5) einschaltet, und daß ein Einschaltsignal am Ausgang der Kontrollschaltung (6) die Verstärkerschaltung (5) ausschaltet.
  6. Halbleiterspeicherbaustein nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Kontrollschaltung (6) in Form einer RS-Flip-Flop-Schaltung ausgebildet ist.
  7. Halbleiterspeicherbaustein nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Auswerteschal tung (2, 3, 4) eine zweite Verstärkerschaltung (2) aufweist, die mit dem Schaltsignal verbunden ist, daß ein Ausgang der zweiten Verstärkerschaltung (2) mit einem Eingang eines Befehlsdecoders (3) verbunden ist, daß ein Ausgang des Befehlsdecoders (3) mit einer zweiten Kontrollschaltung (4) verbunden ist, die das Ausgangssignal der ersten Auswerteschaltung (2, 3, 4) erzeugt.
  8. Halbleiterspeicherbaustein nach Anspruch 7, dadurch gekennzeichnet, daß die erste und die zweite Verstärkerschaltung (5, 2) in einer gemeinsamen Verstärkerschaltung (22) realisiert sind, und daß die gemeinsame Verstärkerschaltung (22) von einer externen Spannungsquelle und/oder von der internen Spannungsversorgungsschaltung (8) mit Strom versorgt wird.
DE10157057A 2001-11-21 2001-11-21 Halbleiterspeicherbaustein mit geringem Stromverbrauch Expired - Fee Related DE10157057B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10157057A DE10157057B4 (de) 2001-11-21 2001-11-21 Halbleiterspeicherbaustein mit geringem Stromverbrauch
US10/301,398 US6744686B2 (en) 2001-11-21 2002-11-21 Semiconductor memory module with low current consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10157057A DE10157057B4 (de) 2001-11-21 2001-11-21 Halbleiterspeicherbaustein mit geringem Stromverbrauch

Publications (2)

Publication Number Publication Date
DE10157057A1 DE10157057A1 (de) 2003-06-05
DE10157057B4 true DE10157057B4 (de) 2005-11-17

Family

ID=7706407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10157057A Expired - Fee Related DE10157057B4 (de) 2001-11-21 2001-11-21 Halbleiterspeicherbaustein mit geringem Stromverbrauch

Country Status (2)

Country Link
US (1) US6744686B2 (de)
DE (1) DE10157057B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US10409505B2 (en) * 2015-06-19 2019-09-10 Adesto Technologies Corporation Ultra-deep power down mode control in a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670906A (en) * 1995-07-05 1997-09-23 Micron Quantum Devices, Inc. Integrated circuit operable in a mode having extremely low power consumption
US5822246A (en) * 1996-09-30 1998-10-13 Intel Corporation Method and apparatus for detecting the voltage on the VCC pin

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU629019B2 (en) 1989-09-08 1992-09-24 Apple Computer, Inc. Power management for a laptop computer
US5167024A (en) 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
KR0130040B1 (ko) * 1993-11-09 1998-10-01 김광호 반도체 집적회로의 전압 승압회로
US5559717A (en) * 1994-03-23 1996-09-24 Intel Corporation High precision voltage detector utilizing flash EEPROM memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670906A (en) * 1995-07-05 1997-09-23 Micron Quantum Devices, Inc. Integrated circuit operable in a mode having extremely low power consumption
US5822246A (en) * 1996-09-30 1998-10-13 Intel Corporation Method and apparatus for detecting the voltage on the VCC pin

Also Published As

Publication number Publication date
US6744686B2 (en) 2004-06-01
US20030095460A1 (en) 2003-05-22
DE10157057A1 (de) 2003-06-05

Similar Documents

Publication Publication Date Title
DE10196673B4 (de) Stromsparende Spannungsversorgungsvorrichtungen für ein Speicherbauelement und Verfahren hierzu
DE69605127T2 (de) Kernteil mit asynchroner teilweisen rücksetzung
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
EP1612648B1 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE69123666T2 (de) Halbleiterspeicheranordnung
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE10318814B4 (de) Speicherbauelement und dessen Verwendung
EP1119004B1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE4020895C2 (de) Halbleiterspeichereinrichtung zum Speichern von Daten mit einer Mehrzahl von Bits und Betriebsverfahren für diese
DE102006061166A1 (de) Reduzierung des gateinduzierten Drainleckstroms durch Spannungsregelung der Hauptwortleitung
DE19501535C2 (de) Interne Stromversorgungsschaltung
DE19619923C2 (de) Spannungserhöhungsschaltung für eine Halbleiterspeichervorrichtung sowie Wortleitungstreiber für eine Halbleiterspeichervorrichtung mit einer Spannungserhöhungsschaltung
DE10157057B4 (de) Halbleiterspeicherbaustein mit geringem Stromverbrauch
DE4309364A1 (de) Halbleiterspeichervorrichtung und Betriebsverfahren dafür
EP1176604B1 (de) Verfahren zum Testen einer Vielzahl von Wortleitungen einer Halbleiterspeicheranordnung
DE10341556B4 (de) Niedrigleistungsmodusindikator
DE102006023173A1 (de) Integrierter Halbleiterspeicher mit Takterzeugung
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
EP0890173A1 (de) Schaltungsanordnung mit einer anzahl von elektronischen schaltungskomponenten
DE10031479B4 (de) Leistungsversorgungssteuervorrichtung zum Ändern der Art der Versorgungsleitungsverbindung in Reaktion auf die Betriebsweise in einem Halbleiterspeicherbauteil
DE10124112B4 (de) Halbleiterspeicher für Hochgeschwindigkeitsbetrieb und Verfahren zum Antreiben einer Wortleitung
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE10131007B4 (de) Vorrichtung zum Ansteuern einer Speicherzelle eines Speicherbausteins und Speicherbaustein
DE19955775C2 (de) Anordnung zur Spannungsversorgung einer elektronischen Schaltung
EP0986064B1 (de) Integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee