DE69334089T2

DE69334089T2 - Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung

Info

Publication number: DE69334089T2
Application number: DE1993634089
Authority: DE
Inventors: Makoto Minato-ku Sakai; Ryoji Minato-ku Ninomiya; Koji Minato-ku Nakamura; Koichi Minato-ku Dewa; Hiroyuki Minato-ku Tsukada; Keiichi Minato-ku Uehara; Yasuhiro Minato-ku Nishino; Hiroyuki Minato-ku Oda; Hiroyuki Minato-ku Kubota; Syuji Minato-ku Hori; Masanobu Minato-ku Kumakawa
Original assignee: Toshiba Corp; Toshiba Personal System Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba Personal System Engineering Co Ltd
Priority date: 1992-09-17
Filing date: 1993-08-17
Publication date: 2007-05-31
Anticipated expiration: 2013-08-18
Also published as: DE69333717T2; DE69332813D1; EP0973087A3; EP1265126A2; EP0973087A2; DE69333717D1; EP1262863A2; DE69332813T2; EP1265126B1; EP1265126A3; DE69334089D1; EP1262863B1; EP1262863A3; EP0973087B1

Description

Die Erfindung bezieht sich auf einen tragbaren Computer vom Laptop- oder Notebooktyp.
In den letzten Jahren wurden verschiedene Arten von tragbaren Computern vom Laptop- oder Notebooktyp entwickelt.
Ein tragbarer Computer dieser Art umfasst eine CPU, einen Speicher und eine Mehrzahl verschiedener peripherer Controller. Die CPU ist mit den peripheren Controllern durch einen Systembus verbunden. In diesem Fall werden verschiedene Befehle zwischen der CPU und jedem peripheren Controller ausgetauscht. Alle Befehle werden durch den Systembus transferiert.
Die Kommunikation zwischen der CPU und den peripheren Controllern durch den Systembus wird in Übereinstimmung mit einem so genannten Handshake-Schema verwirklicht. Verschiedene Kommunikationssteuersignale müssen jedes Mal ausgetauscht werden, wenn ein Befehl transferiert wird. Aus diesem Grund wird kein Problem aufgeworfen, wenn die Anzahl von Malen eines Befehlsaustausches zwischen der CPU und den peripheren Controllern klein ist. Wenn die Anzahl von Malen des Befehlsaustauschs erhöht wird, werden die CPU und der Systembus für eine lange Zeitspanne durch die Befehlsübertragung belegt. Die Verarbeitungsleistung des Systems als Ganzes wird unerwünschterweise verschlechtert.
Die Anzahl von Malen eines Befehlsaustausches wird erhöht, wenn eine besondere Funktion einem spezifischen peripheren Controller zugewiesen wird, um die Funktion des tragbaren Computers zu erweitern. D.h., das, wenn die besondere Funktion dem spezifischen peripheren Controller zugewiesen wird, ein Befehl zum Verwirklichen dieser besonderen Funktion ebenfalls hinzugefügt wird. Der hinzugefügte Befehl wird durch den Systembus wie bei Befehlen zum Verwirklichen der herkömmlichen Funktionen transferiert. Wenn eine Funktionserweiterung durchgeführt wird, wird die Anzahl von Malen des Befehlsaustauschs demgemäß erhöht.
Die Hinzufügung der besonderen Funktion macht es möglich, die Funktionserweiterung zu erreichen, wobei jedoch die Betriebszeit des Systembusses und der CPU bei der Befehlsübertragung zwischen der CPU und einem spezifischen peripheren Controller verlängert wird. Als Ergebnis wird die Betriebsleistung des Systems als Ganzes unerwünschterweise verschlechtert.
Die CPU schreibt einen Befehl in das E/A-Register in dem peripheren Controller oder liest den Befehl aus, der in dem E/A-Register durch den peripheren Controller eingestellt wurde, um Daten zwischen der CPU und dem peripheren Controller zu transferieren. Aus diesem Grund wird, wenn die besondere Funktion zu dem spezifischen peripheren Controller hinzugefügt wird, der Befehl, der erforderlich ist, um diese besondere Funktion zu verwirklichen, ebenfalls durch das E/A-Register des peripheren Controllers wie bei anderen existierenden Befehlen ausgetauscht.
Wenn eine Funktion, die während der Ausführung eines Anwendungsprogramms gestartet werden muss, als eine besondere Funktion hinzugefügt wird, tritt ein Wettbewerb bei den Lese- und Schreibvorgängen des E/A-Registers zwischen dem Anwendungsprogramm und dem Befehl der besonderen Funktion auf, wodurch der Ausfall der Ausführung des Anwendungsprogramms verursacht wird. Wenn beispielsweise die Ausführung der besonderen Funktion angefordert wird, während die Anwendung unter Ausführung einen Befehl in dem E/A-Register einstellt, wird der Befehl zum Ausführen der besonderen Funktion auf dem Anwendungsbefehl überschrieben, womit der Ausfall der Ausführung des Anwendungsprogramms verursacht wird.
Der Einfluss auf das Anwendungsprogramm durch einen derartigen Faktor kann vermieden werden, wenn der von dem Anwendungsprogramm unter Ausführung eingestellte Inhalt der E/A-Register bei der Anforderung der Ausführung der besonderen Funktion vorübergehend gespeichert wird. Wenn diese Verarbeitung durchgeführt wird, ist jedoch die Verarbeitungsprozedur zum Ausführen der besonderen Funktion kompliziert, und es wird eine lange Zeitspanne benötigt, bis die tatsächliche Ausführung der besonderen Funktion gestartet wird, nachdem die besondere Funktion von einem Anwender angefordert wird.
In den letzten Jahren wurden bei einem tragbaren Computer vom Laptop- oder Notebooktyp, um gegensätzliche Anforderungen zu erfüllen, d.h. einen Anstieg bei der CPU-Verarbeitungsgeschwindigkeit, der Leistung beim Anbringen einer Festplatte großer Kapazität (HDD), der Leistung beim Anbringen einer Anzeige mit hoher Auflösung und hoher Helligkeit, Verbesserungen bei der Leistung dieser Vorrichtungen, Verlängerung der Antriebszeit einer Batterie, Verbesserungen der Anwendbarkeit, die eine kompakte Anordnung mit geringem Gewicht beinhaltet, Systemleistungsversorgungssteuerung einschließlich Batterieentladesteuerung, Leistungsversorgungssteuerung jeder Eingabe-/Ausgabevorrichtung und dergleichen mittels eines Spezialzweck-Mikroprozessors (d.h. einem Leistungsversorgungssteuerprozessor) bei der Leistungsversorgungssteuerung durchgeführt.
Bei einem herkömmlichen tragbaren Computer mit einem Leistungsversorgungssteuerprozessor dieser Art ist jedoch die Schnittstelle zwischen einer CPU zum Steuern des Systems und dem Leistungsversorgungssteuerprozessor nicht zufriedenstellend. Daher kann eine feine Einstellung bei der Leistungsversorgungssteuerung nicht durchgeführt werden.
Bei einem tragbaren Computer dieser Art weist beim Datenaustausch zwischen dem Leistungsversorgungssteuerprozessor, der in einem Leistungsversorgungscontroller angeordnet ist, und der Systemseite (d.h. der CPU zum Steuern des Systems), der Leistungsversorgungssteuerprozessor nur ein Mittel auf, um der CPU den AUS-Zustand eines Leistungsschalters mitzuteilen. Diese Information wird an die CPU auf die folgende Art und Weise transferiert. Ausgangsdaten von dem Leistungsversorgungssteuerprozessor werden durch einen NMI-Interruptgenerator überwacht. Wenn diese Daten in einen spezifischen Zustand gesetzt sind, wird ein NMI-Interrupt an die Systemseite geliefert.
Bei einem tragbaren Computer, der eine Funktion des Einstellens eines Leistungssparmodus aufweist und der im Stande ist, mit einem Wechselstromadapter oder Batterieleistungsversorgung betrieben zu werden, sei beispielsweise angenommen, dass der Leistungssparmodus wie folgt eingestellt/zurückgestellt wird. Wenn ein Wechselstromadapter in den Hauptkörper eingesteckt und mit diesem verbunden wird, wird der Leistungssparmodus ungültig gemacht. Wenn der Wechselstromadapter von dem Hauptkörper getrennt wird (der eingesteckte Zustand wird freigegeben), wird der Leistungssparmodus sofort validiert. Unter den obigen Annahmen muss der verbundene oder getrennte Zustand des Wechselstromadapters beim Verbinden oder Trennen des Wechselstromadapters zu der Systemseite übertragen werden. Bei einem herkömmlichen Verfahren muss die CPU auf der Systemseite eine Abfrage durchführen, um den Wechselstromadapterstatus zu prüfen, da der Leistungsversorgungssteuerprozessor die CPU an der Systemseite über den verbundenen oder getrennten Zustand nicht mittels eines Interrupts informieren kann. In diesem Fall wird die Systemleistung durch dieses Abfragen verschlechtert.
Bei einem herkömmlichen tragbaren Computer dieser Art muss eine CPU (Haupt-CPU) zum Steuern des Systems bei der Verarbeitung zum Ändern des Zustands einer Vorrichtung mit einem Tastenvorgang beteiligt sein, und daher wird die Systemleistung unerwünschterweise verschlechtert.
Es sei angenommen, dass die Helligkeit einer Anzeige mit einem Tastenvorgang geändert wird. In diesem Fall muss ein Tastaturcontroller zum Ausführen eines Tastenvorgangs ein Tastenvorgangsstatussignal an die CPU (Haupt-CPU) senden. Die CPU analysiert dieses Statussignal, um einen Befehl zum Ändern der Helligkeit der Anzeige an dem Leistungsversorgungscontroller zu senden. Aus diesem Grund ist bei dem herkömmlichen Computer die CPU zum Steuern des Systems überlastet, um die Systemleistung zu verschlechtern.
Der am weitesteten verbreitete tragbare Computer dieser Art weist eine so genannte Wiederaufnahmeverarbeitungsfunktion zum Reproduzieren des vorhergehenden Benutzungszustandes auf, der direkt einem Leistung-AUS-Betrieb vorangeht, wenn der Leistungsschalter erneut angeschaltet wird.
Bei einem herkömmlichen tragbaren Computer dieser Art werden bei einem Wiederaufnahmemodus-Einstellzustand (d.h. in dem Wiederaufnahmemodus-AN-Zustand) verschiedene Daten, die erforderlich sind, um eine Wiederaufnahmeverarbeitung durchzuführen, beispielsweise in einem RTC-(Echtzeituhr)-Speicher (CMOS-Speicher) gespeichert, der durch eine Batterie (suspendierte Verarbeitung) gesichert wird, wenn der Systemleistungsschalter abgeschaltet wird.
Bei dem Datenspeichermittel kann jedoch durch die obige suspendierte Verarbeitung, wenn das System für eine lange Zeitspanne unbenutzt bleibt, die Reserveleistungsversorgung (Batterieleistungsversorgung) des Speichers nicht geladen werden, und die Spannung der Batterieleistungsversorgung nimmt ab. Speicherdaten gehen daher verloren, und in diesem Fall kann eine normale Wiederaufnahmeverarbeitung nicht durchgeführt werden.
Verschiedene Arten von Informationen, die für die Wiederaufnahmeverarbeitung erforderlich sind, werden dann in einer Festplatte (HDD) gespeichert (Speicherung in einem Haltemodus), die in dem System angeordnet ist, um das obige Problem zu lösen.
Die Datenspeicherverarbeitung in dem Haltemodus erfordert jedoch eine längere Zeitspanne als jene bei der suspendierten Verarbeitung, weil diese Speicherverarbeitung einen HDD-Zugriff beinhaltet.
Wenn beispielsweise ein Leistungs- oder Rücksetzschalter oder dergleichen während der Ausführung in dem Haltemodus betätigt wird, können in dem HDD zu speichernde Daten beschädigt werden und die Datenspeicherung in dem Haltemodus kann nicht gewährleistet werden.
Bei einem tragbaren Computer, wie beispielsweise einem batterieangetriebenen Personal-Computer, ist eine Funktion erforderlich, um einem Benutzer einen restlichen Batteriepegel anzuzeigen, um es dem Benutzer zu ermöglichen, eine restliche Batteriebetriebszeit des Computers zu beurteilen, um den Totzustand der Batterie während des Gebrauchs des Computers zu verhindern.
Bei einem herkömmlichen Personal-Computer oder dergleichen wird dieser restliche Pegel der Batterie in Prozent angezeigt. Ein Verfahren zum Anzeigen des restlichen Batteriepegels in Prozent ist wie folgt:

1) Ein A/D-umgewandelter Wert eines Batteriestroms wird periodisch abgetastet.
2) Der abgetastete digitale Batteriestromwert wird in der Form einer Addition zum Laden und in der Form einer Subtraktion zum Entladen in einem Batteriepegelzähler zum Zählen des restlichen Batteriepegels akkumuliert.
3) Der restliche Pegelzählwert in dem völlig geladenen Zustand der Batterie wird in Übereinstimmung mit den angegebenen Batteriespezifikationen berechnet. Dieser Berechnungswert wird als ein 100%iger Kapazitätswert definiert, und endliche Zählwerte bei beispielsweise 90%, 80%, ..., 0% werden erstellt.
4) Der für jede vorbestimmte Zeitspanne berechnete Batteriepegelzählerwert wird mit jedem erstellten Zählwert in Prozent verglichen, um den aktuellen Batteriepegel in der Form eines "X-Prozentsatzes" zu erhalten.

Wenn der restliche Batteriepegel durch das obige Verfahren angezeigt wird, wird die Referenz durch die gegebenen Batteriespezifikationen definiert. D.h., dass diese Referenz auf den anfänglichen Lade-/Entladeeigenschaften basiert, die in dem neuen Zustand der Batterie angenommen werden können.
Im Allgemeinen wird die Batterieleistung stark durch eine Anwendungsumgebung beeinflusst und verschlechtert sich allmählich. Wenn der Grad der Verschlechterung groß ist, wird eine Differenz zwischen dem angezeigten Batteriepegel und dem tatsächlichen Batteriepegel erhöht.
Beim Anzeigen des Batteriepegels in Prozent rechnet der Benutzer ungefähr die restliche Batteriezeit in Übereinstimmung mit dem angezeigten Prozentsatz und der Batteriezeit in dem völlig geladenen Zustand aus. Der Benutzer fährt dann fort, den Computer zu benutzen. In diesem Fall ist es zweckmäßiger, eine restliche Batteriezeit direkt in einem numerischen Wert anzuzeigen.
Dies ist ebenfalls auf den Batterieladevorgang anwendbar. Es ist zweckmäßiger, die den Ladepegel der Batterie darstellende Ladezeit oder die restliche Ladezeit in einem numerischen Wert anstatt in Prozent darzustellen.
Ein tragbarer Computer dieser Art weist verschiedene Betriebsmodi auf. Beispielsweise kann der tragbare Computer zwischen Lautsprecher-AN- und Lautsprecher-AUS-Zuständen und zwischen dem Wiederaufnahmemodus und dem Boot-Modus umschalten. Um zwischen diesen Modi umzuschalten und den aktuellen Modus zu prüfen, erfordert eine herkömmliche Anordnung, dass ein Pop-Up-Fenster auf dem Schirm bei der Ausführung einer Pop-Up-Verarbeitung oder dergleichen angezeigt wird. In diesem Fall wird das Anwendungsprogramm vorübergehend bis zum Ende der Pop-Up-Verarbeitung unterbrochen.
Die in dem Pop-Up-Fenster angezeigten Zeichen können durch das Anwendungsprogramm gestört werden, weil das Pop-Up-Fenster innerhalb des unter Ausführung befindlichen Anwendungsprogramms angezeigt wird. Die Pop-Up-Verarbeitung wird mittels eines maskierbaren Interrupts gestartet, und dieser Interrupt wird durch das Anwendungsprogramm unter Ausführung maskiert. Als Ergebnis kann die Pop-Up-Verarbeitung nicht durchgeführt werden.
Erweiterte Speicher von herkömmlichen Personal-Computern werden von unterschiedlichen Herstellern individuell entwickelt. In den letzten Jahren entstand jedoch eine Nachfrage zum Standardisieren der erweiterten Speicher auf dem Gebiet der Computerindustrie, und JEIDA standardisierte eine DRAM-Karte und gab eine Richtlinie Version 1.0 aus. In den USA genehmigte JEDEC die gleichen DRAM-Kartenspezifikationen wie jene der Richtlinie.
Bei einer DRAM-Karte der standardisierten Version 1.0 (die hier nachstehend einfach als DRAM-Karte bezeichnet wird), werden PD-Stifte (Presence Detect pins) definiert, um dem System zu ermöglichen, die Kartenkonfiguration zu identifizieren.
Die PD-Stifte bestehen aus acht Stiften, d.h. PD8 bis PD1 (acht Bits). Eindeutige Bedeutungen werden den PD-Stiften jeweils zugewiesen. Zuerst stellt der Stift PD8 ein DRAM vom Auffrischtyp und die Stifte PD7 und PD6 eine Kartenzugriffszeit dar. Der Stift PD5 stellt die Anzahl von Bänken dar. Die Stifte PD4 bis PD1 stellen eine Kombination von Zeilen/Spalten-Adressen und einen Vorrichtungstyp (Vorrichtungskonfiguration) dar.
Es gibt eine Möglichkeit, eine DRAM-Karte einzuführen, die nicht durch diese Kartenkonfigurationsinformationstücke ausgedrückt werden kann. Um sich auf eine zukünftige Erweiterung vorzubereiten, wird ein Erweiterungs-PD-Stift als "EXPANSION" in den Stiften PD4 bis PD1 reserviert. Ein Verfahren zum Verwenden dieses Erweiterungs-PD-Stifts ist noch nicht festgelegt.
Um eine DRAM-Karte zu beherrschen, die allein durch die festgelegte Kartenkonfigurationsinformation nicht ausgedrückt werden kann, kann ein serielles EEPROM zum Speichern einer erweiterten Kartenkonfigurationsinformation auf der gleichen Karte angebracht und der Erweiterungs-PD-Stift dem seriellen EEPROM zugewiesen werden. Genauer gesagt werden, wenn die Stifte PD4 bis PD1 "EXPANSION" darstellen, die Stifte PD8 bis PD5 in Kommunikation zwischen der Systemseite und dem seriellen EEPROM verwendet.
Ein batterieangetriebenes System erfordert hauptsächlich, ein DRAM mit einer niedrigen Spannung (3,3 V) zu betreiben, um den Leistungsverbrauch zu verringern. Ein E/A (E/A-Port) kann eine hohe Spannung (5 V) erfordern, die mit anderen Systemen kompatibel ist. Wenn das serielle EEPROM auf der DRAM-Karte angebracht ist, muss das EEPROM mit einer von der Betriebsspannung des DRAM unterschiedlichen Spannung betrieben werden, da die PD-Stift-Schnittstelle mit dem E/A (E/A-Port) verbunden ist. Dies kann durch die gegenwärtigen Definitionen der DRAM-Karte nicht verwirklicht werden.
Wenn ein bei 3,3 V betriebenes DRAM auf der DRAM-Karte angewendet wird, kann die Leistungsversorgungsspannung von einem 3,3V-Leistungsversorgungsstift der DRAM-Karte zugeführt werden. Wenn diese Karte in ein 5V-System eingefügt wird (d.h., ein nicht mit einer 3,3V-Leistungsversorgung verbundenes System), wird die Leistungsversorgung (3,3V-Leistungsversorgung) des DRAM schwebend gehalten. Nur ein Signal mit einem 5V-Pegel wird an das DRAM angelegt, um einen Betriebsfehler oder Schaden zu verursachen. Dieses Problem tritt ebenfalls auf, wenn die Leistungsversorgungsspannung von dem 5V-Leistungsversorgungsstift der DRAM-Karte zugeführt wird und die Karte in ein 3,3V-System eingefügt ist.
Ein DRAM mit einem weiten Bereich, der von 3 bis 5 V wirksam ist, kann nicht zweckmäßigerweise verwendet werden, da die 5V- und 3,3V-Leistungsversorgungsstifte getrennt sind.
Viele Personal-Computer dieser Art können einen elektronischen Mail-Austausch durch einen Mail-Server mit anderen Personal-Computern oder dergleichen bei Verbindung mit einem LAN oder dergleichen durch eine Kommunikationsschnittstelle (Kommunikationsplatine) durchführen.
Bei einer herkömmlichen Anordnung kann der Benutzer nicht wissen, ob die elektronische Mail während der Ausführung eines Anwendungsprogramms empfangen wurde. Der Benutzer kann sogar eine elektronische Notruf-Mail nicht bemerken.
Um die Anwesenheit/Abwesenheit einer empfangenen Mail zu prüfen, muss der Benutzer das Anwendungsprogramm unter Ausführung unterbrechen und ein Mail-Programm starten (als eines der Anwendungsprogramme). Beim Ausführen dieses Mail-Programms muss eine elektronische Mail an ihn, die von dem Mail-Server erhalten wurde, von dem Mail-Server gelesen und auf dem Schirm angezeigt werden. Nachdem der Benutzer einen Bestätigungsvorgang für das Anzeigeergebnis auf einer Tastatur oder dergleichen durchführt, ist das Mail-Programm beendet und die Ausführung des vorhergehenden Anwendungsprogramms kann wiederhergestellt werden.
Bei der oben beschriebenen herkömmlichen Anordnung muss das Anwendungsprogramm unter Ausführung für eine lange Zeitspanne unterbrochen werden, um die Anwesenheit/Abwesenheit der empfangenen elektronischen Mail zu prüfen, was zu Unannehmlichkeiten führt.
Bei einem herkömmlichen tragbaren Computer muss ein Tastenvorgang durchgeführt werden, um zwischen einer internen Anzeige und einer externen Anzeige nach Bedarf umzuschalten. Der die Anzeigeumschaltung betreffende Einstellinhalt wird in den Anfangszustand zurückgesetzt, wenn der Leistungsschalter abgeschaltet wird. Wenn der Benutzer eine externe Anzeigevorrichtung nutzen möchte, muss der Tastenvorgang jedes Mal wiederholt werden, wenn der Leistungsschalter angeschaltet wird, was zu einem umständlichen Betrieb führt.
Die EP 0 496 536 offenbart einen Computer mit zwei Prozessoren. Ein Hauptprozessor arbeitet unter der Steuerung eines Betriebssystems und stellt eine Gesamtsteuerung des Computers zum Ausführen von Anwendungsprogrammen bereit. Der Hauptprozessor hilft ebenfalls bei dem Leistungs-Management durch Ausführen bestimmter Interrupts und Steuern eines Leistungs-Steuerregisters, um die Leistung zu verschiedenen Vorrichtungen ein- und auszuschalten. Ein Leistungs-Managementprozessor überwacht die Umgebungstemperatur und die Feuchtigkeit sowie die Batteriebedingungen und erzeugt Interrupts als Ergebnis vorbestimmter Änderungen. Ein derartiger Prozessor steuert ebenfalls das Laden der Batterie. Logische Mittel sprechen auf vorbestimmte Bedingungen an, um ebenfalls Interrupts zu erzeugen. Außerdem wird die Bereitstellung einer Ikonen-Anzeige bzw. Icon-Anzeige offenbart, auf der ein Ikon bzw. Icon angezeigt werden kann. Das Ikon ist für die restliche Kapazität der Batterie repräsentativ.
Es ist eine Aufgabe der Erfindung, ein tragbares Computersystem bereitzustellen, das im Stande ist, eine Funktionserweiterung des Systems wirksam ohne Verschlechtern der Systemleistung zu verwirklichen.
Erfindungsgemäß wird die obige Aufgabe mittels eines tragbaren Computers gemäß Anspruch 1 erreicht. Die abhängigen Ansprüche sind auf weitere vorteilhafte Aspekte der Erfindung gerichtet.
Es ist ein weiterer Vorteil der Erfindung, eine Leistungsversorgungs-Schnittstellenvorrichtung für einen tragbaren Computer bereitzustellen, die angeordnet ist, um einen Interrupt von einem Leistungsversorgungscontroller an eine CPU zu senden, um die CPU zu veranlassen, verschiedene Daten, einschließlich eines Leistungsversorgungscontroller-Statussignals, zu lesen, so dass beliebige Daten zwischen dem Leistungsversorgungscontroller und der CPU ohne Verschlechtern der Systemleistung ausgetauscht werden können.
Es ist noch ein weiterer Vorteil der Erfindung, eine Leistungsversorgungs-Schnittstellenvorrichtung für einen tragbaren Computer bereitzustellen, die im Stande ist, eine Vorrichtungssteuerung eines Leistungsversorgungscontrollers, die einen Tastenvorgang beinhaltet, ohne Überlesen der Systemseite durchzuführen.
Es ist noch ein weiterer Vorteil der Erfindung, eine Leistungsversorgungssteuervorrichtung bereitzustellen, die im Stande ist, Daten ordnungsgemäß zu speichern, sogar wenn ein Leistungsschalter, ein Rücksetzschalter oder dergleichen in dem Haltemodus betätigt wird.
Es ist noch ein weiterer Vorteil der Erfindung, einen tragbaren Computer bereitzustellen, der einen restlichen Batteriepegel in einer verständlichen Einheit genau anzeigen kann.
Es ist noch ein weiterer Vorteil der Erfindung, einen tragbaren Computer bereitzustellen, der im Stande ist, einen aktuellen Modus zu prüfen oder umzuschalten, ohne ein Anwendungsprogramm unter Ausführung nachteilig zu beeinflussen.
Es ist noch ein weiterer Vorteil der Erfindung, ein DRAM-Kartensteuersystem bereitzustellen, das im Stande ist, eine DRAM-Karte ordnungsgemäß zu benutzen, die ein RAM, wie beispielsweise ein serielles EEPROM aufweist, das Kartenkonfigurationsinformation unabhängig von einem DRAM speichert, sogar wenn die Betriebsspannungen des ROM und des DRAM voneinander unterschiedlich sind.
Es ist noch ein weiterer Vorteil der Erfindung, einen tragbaren Computer bereitzustellen, der imstande ist, automatisch anzuzeigen, ob eine elektronische Mail empfangen wird, ohne die Ausführung eines Anwendungsprogramms oder dergleichen nachteilig zu beeinflussen.
Es ist noch ein weiterer Vorteil der Erfindung, einen tragbaren Computer bereitzustellen, der im Stande ist, automatisch zwischen einer internen Anzeigevorrichtung und einer externen Anzeigevorrichtung in Übereinstimmung mit einen offenen/geschlossenen Zustand eines Bildschirms bzw. Panels beim Einschaltvorgang umzuschalten.
Erfindungsgemäß wird ein tragbarer Computer bereitgestellt, der aufweist: eine CPU, einen Speicher, einen Systembus, verschiedene periphere Controller und eine Hauptanzeige mit einer Unteranzeige bzw. Subanzeige, die in dem tragbaren Computer zum Anzeigen einer Mehrzahl von Ikonen bzw. Icons angeordnet sind, die verschiedene Betriebszustände des tragbaren Computers darstellen, eine Registergruppe, auf die von der CPU und den peripheren Controllern zugegriffen wird und in denen Anzeigesteuerungsdaten zum Steuern von AN/AUS-Zuständen der Ikonen der Unteranzeige durch die CPU und dem peripheren Controller eingestellt werden, eine Ikonen-Anzeigesteuerschaltung für die AN/AUS-Steuerung jedes Ikons der Unteranzeige in Übereinstimmung mit den in der Registergruppe eingestellten Anzeigesteuerdaten, ein Tasteneingabemittel zum Eingeben einer Tastenkombination bzw.
Schnelltaste zum Kennzeichnen des Umschaltens zwischen verschiedenen Betriebsmodi des tragbaren Computers und ein Schnelltastenübertragungsmittel zum Übertragen von Tastendaten der Schnelltasteneingabe von dem Tasteneingabemittel in Übereinstimmung mit einem nicht maskierbaren Interrupt, wobei die CPU den Betriebsmodus des tragbaren Computers als Antwort auf die durch den nicht maskierbaren Interrupt übertragenen Schnelltasten-Daten umschaltet und die Anzeigesteuerdaten der Registergruppe aktualisiert, so dass ein Betriebsmodusumschaltergebnis auf der Unteranzeige widergespiegelt wird.
Bei diesem tragbaren Computer wird das Umschalten zwischen verschiedenen Betriebsmodi mit den Schnelltasten gekennzeichnet, und die Tastendaten von der Schnelltaste werden an die CPU durch den nicht maskierbaren Interrupt übertragen. Aus diesem Grund wird der Interrupt von dem Anwendungsprogramm unter Ausführung nicht maskiert. Die Tastendaten von der Schnelltaste können sofort sogar während der Ausführung irgendeines Anwendungsprogramms angenommen werden, wodurch zwischen den Betriebsmodi umgeschaltet wird. Zu dieser Zeit wird das Betriebsmodusumschaltergebnis ebenfalls auf der Unteranzeige widergespiegelt. Daher kann der Modus ohne Rücksicht auf das Anwendungsprogramm unter Ausführung umgeschaltet werden, und das Umschaltergebnis kann auf der Unteranzeige bestätigt werden.
Diese Erfindung kann vollständiger aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen zeigen:
1 ein Blockdiagramm, das die Gesamtsystemkonfiguration eines tragbaren Computers gemäß einer Ausführungsform der Erfindung zeigt;
2 die äußere Erscheinung des tragbaren Computers der in 1 gezeigten Ausführungsform und einen Anzeigeschirm einer Status-LCD, der in diesem tragbaren Computer angeordnet ist;
3 ein Blockdiagramm der extrahierten Hardwareanordnung, die der Kommunikation zwischen einer CPU und einem Tastaturcontroller sowie zwischen der CPU und einem Leistungsversorgungscontroller bei dem tragbaren Computer der in 1 gezeigten Ausführungsform zugeordnet ist;
4 ein Blockdiagramm, das eine ausführliche Anordnung eines Status-LCD-Steuergatearray zeigt, das in dem tragbaren Computer der in 1 gezeigten Ausführungsform angeordnet ist;
5 ein Blockdiagramm, das die Anordnung eines Tastaturschnittstellenbusses zeigt, der zwischen dem Tastaturcontroller und dem Status-LCD-Steuergatearray bei dem tragbaren Computer der in 1 gezeigten Ausführungsform angeordnet ist;
6A bis 6C Timingdiagramme, um den Tastaturcontroller zu veranlassen, Daten in das Status-LCD-Steuergatearray durch den in 5 gezeigten Tastaturschnittstellenbus zu schreiben;
7A bis 7C Timingdiagramme, um den Tastaturcontroller zu veranlassen, Daten in das Register des Status-LCD- Steuergatearray durch den in 5 gezeigten Tastaturschnittstellenbus zu lesen;
8 ein Blockdiagramm, das die Anordnung eines Leistungsversorgungs-Schnittstellenbusses zeigt, der zwischen dem Leistungsversorgungscontroller und dem Status-LCD-Steuergatearray in dem tragbaren Computer der in 1 gezeigten Ausführungsform angeordnet ist;
9A bis 9C Timingdiagramme, um den Leistungsversorgungscontroller zu veranlassen, Daten in das Register des Status-LCD-Steuergatearray durch den in 8 gezeigten Leistungsversorgungs-Schnittstellenbus zu schreiben;
10A bis 10C Timingdiagramme, um den Leistungsversorgungscontroller zu veranlassen, Daten in das Register des Status-LCD-Steuergatearray durch den Leistungsversorgungs-Schnittstellenbus zu lesen;
11 ein Blockdiagramm, das die Zuweisung von Signalen zu einer Mehrzahl von E/A-Ports des Tastaturcontrollers zeigt, die in dem tragbaren Computer des in 1 gezeigten Ausführungsform angeordneten zeigt;
12 die erste Tabelle, die die Funktionen von Signalen zeigt, die an den E/A-Ports des in 11 gezeigten Tastaturcontrollers empfangen und gesendet werden;
13 die zweite Tabelle, die die Funktionen von Signale zeigt, die an den E/A-Ports des in 11 gezeigten Tastaturcontrollers empfangen und gesendet werden;
14 ein Ablaufdiagramm zum Erläutern eines Tastendatenübertragungsvorgangs des in 11 gezeigten Tastaturcontrollers;
15 ein Ablaufdiagramm zum Erläutern eines Befehlsverarbeitungsvorgangs des in 11 gezeigten Tastaturcontrollers;
16 ein Ablaufdiagramm zum Erläutern eines Tastendatenübertragungsvorgangs des Tastaturcontrollers in 11, der bei einer externen Tastatur in Gebrauch ist;
17 ein Blockdiagramm, das eine Anordnung einer Hardwareschaltung zum Ausführen eines Umschaltens der Lautsprecherlautstärke zeigt, die bei einer Schnellverarbeitung des tragbaren Computers der in 1 gezeigten Ausführungsform angefordert wird;
18A bis 18C Timingdiagramme zum Erläutern des Umschaltens der Lautsprecherlautstärke durch die Schaltung in 17;
19A bis 19C Signalverläufe zum Erläutern der Helligkeits- und Kontraststeuerungen der LCD;
20 ein ausführliches Blockdiagramm eines Leistungsversorgungscontrollers zum Steuern der Helligkeit und des Kontrasts der LCD;
21 ein Blockdiagramm, das die Anordnung des dritten Aspekts der Erfindung zeigt;
22 eine Tabelle, die den Registerinhalt einer fest zugeordneten Registergruppe zeigt, die in dem in 4 gezeigten Gatearray angeordnet ist;
23 eine Tabelle, die den Registerinhalt einiger in 22 gezeigten Register und die Registeradressen zeigt;
24A bis 24H Formate, die die Datenstrukturen der in 23 gezeigten Register zeigen;
25 ein Ablaufdiagramm, das eine durch einen Leistungsversorgungscontroller (PSC) ausgeführte Folge zeigt, um einen Modus des in 21 gezeigten Aspekts zu erläutern;
26 ein Ablaufdiagramm, das eine durch dem Leistungsversorgungscontroller (PSC) ausgeführte Folge zeigt, um einen Vorgang des in 21 gezeigten Aspekts zu erläutern;
27 ein Ablaufdiagramm, das eine durch dem Tastaturcontroller (KBC) ausgeführte Folge zeigt, um einen Vorgang des vierten Aspekts der Erfindung zu erläutern;
28 ein Ablaufdiagramm, das eine von dem Leistungsversorgungscontroller (PSC) ausgeführte Folge zeigt, um einen Vorgang des vierten Aspekts zu erläutern;
29 ein Ablaufdiagramm, das eine von dem Leistungsversorgungscontroller (PSC) ausgeführte Folge zeigt, um einen Vorgang des fünften Aspekts der Erfindung zu erläutern;
30 ein Blockdiagramm, das die Schaltungsanordnung des sechsten Aspekts der Erfindung zeigt;
31 ein Ablaufdiagramm, das eine Batterieüberwachungsprogrammverarbeitung bei dem sechsten Aspekt zeigt;
32 eine Tabelle, die Funktionen zeigt, die bei der Schnelltastenverarbeitung eines tragbaren Computers gemäß dem siebten Aspekt der Erfindung bereitgestellt werden;
33 ein Ablaufdiagramm zum Erläutern der Folge einer SMI-Verarbeitungsroutine, die von einer in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
34 ein Ablaufdiagramm zum Erläutern der Kontrast-Rauf-Verarbeitung für ein LCD-Panel, die durch einen in dem tragbaren Computer des siebten Aspekts angeordneten Leistungsversorgungscontroller ausgeführt wird;
35 ein Timingdiagramm, das einen Zustand der Änderung in dem Kontrast bei der Kontrast-Rauf-Verarbeitung von 34 zeigt;
36 ein Ablaufdiagramm zum Erläutern einer Kontrast-Runter-Verarbeitung für das LCD-Panel, die von dem in dem tragbaren Computer des siebten Aspekts angeordneten Leistungsversorgungscontroller ausgeführt wird;
37 ein Timingdiagramm, das einen Zustand der Änderung im Kontrast bei der Kontrast-Runter-Verarbeitung von 36 zeigt;
38 ein Ablaufdiagramm zum Erläutern der Helligkeits-Abwärtsverarbeitung für das LCD-Panel, die von dem in dem tragbaren Computer des siebten Aspekts angeordneten Leistungsversorgungscontroller ausgeführt wird;
39 ein Timingdiagramm, die einen Zustand einer Änderung in der Helligkeit bei der Helligkeits-Raufverarbeitung von 38 zeigt;
40 ein Ablaufdiagramm zum Erläutern der Helligkeits-Runter-Verarbeitung für das LCD-Panel, die von dem in dem tragbaren Computer des siebten Aspekts angeordneten Leistungsversorgungscontroller ausgeführt wird;
41 ein Timingdiagramm, das einen Zustand einer Änderung in der Helligkeit bei der Helligkeits-Runter-Verarbeitung von 40 zeigt;
42 ein Ablaufdiagramm zum Erläutern eines Vorgangs zur Verwirklichung einer sofortigen Sicherheitsfunktion, die von einer in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
43 ein Ablaufdiagramm zum Erläutern eines Vorgangs zur Verwirklichung einer Leistungssparmodus-Umschaltfunktion, die von der in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
44 eine Tabelle, die Einstellzustände eines CPU-Takts, eines CPU-Schlafmodus, HDD-Auto-AUS und einer Anzeige-Auto-AUS in jedem Modus zeigt, der von der Leistungssparmodus-Umschaltfunktion in 43 umgeschaltet wird;
45 eine Ansicht, die Anzeigezustände eines Leitungswasserhahn-Ikons in dem jeweiligen Modus zeigt, die von der Leistungssparmodus-Umschaltfunktion in 43 umgeschaltet wird;
46 ein Ablaufdiagramm zum Erläutern eines Vorgangs zum Verwirklichen einer Wiederaufnahme/Boot-Modus-Umschaltfunktion, die von der in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
47 ein Ablaufdiagramm zum Erläutern eines Vorgangs zur Verwirklichung einer LCD/CRT-Umschaltfunktion, die von der in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
48 ein Ablaufdiagramm zum Erläutern eines Vorgangs zum Verwirklichen einer normalen/Umkehranzeige-Umschaltfunktion des LCD-Panels, die von der in dem tragbaren Computer des siebten Aspekts angeordneten CPU ausgeführt wird;
49 ein Diagramm, das eine DRAM-Karte und ihre Peripherie gemäß dem achten Aspekt der Erfindung zeigt;
50 eine Tabelle, die eine Beziehung zwischen den Zuständen von PDP-Stiften und ihren Definitionsinhalt bei dem achten Aspekt zeigt;
51 und 52 Tabellen, die die Liste von Signalen des Kartensteckplatzes des achten Aspekts zeigen;
53 ein Ablaufdiagramm zum Erläutern einer DRAM-Kartensteuerfolge gemäß dem achten Aspekt;
54 ein Blockdiagramm, das die Systemkonfiguration eines Personal-Computers gemäß dem neunten Aspekt zeigt;
55 eine schematische Speicherabbildung des neunten Aspekts;
56 ein Ablaufdiagramm zum Erläutern des Betriebs des neunten Aspekts;
57 ein Blockdiagramm, das die Systemkonfiguration des zehnten Aspekts zeigt;
58 ein Ablaufdiagramm, das eine Anzeigevorrichtungs-Umschaltungsverarbeitung des zehnten Aspekts zeigt; und
59 eine Tabelle, die eine Beziehung zwischen dem offenen/geschlossenen Zustand eines Anzeige-Panels und der Bilddatenausgabe an die Anzeigevorrichtung bei einem Einschaltvorgang zeigt.
Bevorzugte Ausführungsformen der Erfindung werden mit Bezug auf die beigefügten Zeichnungen beschrieben. 1 zeigt die Systemkonfiguration eines tragbaren Computers gemäß einer Ausführungsform der Erfindung.
Dieser tragbare Computer ist ein tragbarer Personal-Computer vom Laptop- oder Notebooktyp und umfasst einen ISA(Industry Standard Architecture)-Systembus (ISA-BUS) 11, einen peripheren grafischen Transfer-Hochgeschwindigkeits-Schnittstellenbus (PI-BUS; Peripheral Interface BUS) 12, einen Tastaturschnittstellenbus (KBC-BUS) 13 und einen Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14.
Eine CPU 21 und ein E/A-Controller 22 sind mit dem Systembus (ISA Bus) 11 verbunden. Die CPU 21 und der E/A-Controller 22 umfassen einen Mikroprozessor 80486SL und einen Family-Chip 82360SL, die jeweils von Intel Corp., USA, erhältlich sind.
Die CPU 21 steuert das Gesamtsystem und führt Programme als Verarbeitungsobjekte aus, die in einem Systemspeicher 23 gespeichert sind. Die CPU 21 weist ebenfalls eine Leistungsmanagementfunktion für den niedrigen Leistungsverbrauch auf, um verschiedene E/A-Schnittstellen in einen Ruhezustand herunterzuschalten. Die Leistungsmanagementfunktion kann durch eine Interrupt-Verarbeitung ausgeführt werden, die ein Systemmanagement-Interrupt (SMI) genannt wird. Die Interrupts der CPU 21 umfassen ebenfalls einen nicht maskierbaren Interrupt (NMI) und einen maskierbaren Interrupt (INTR). Ein SMI ist eine Art von nicht maskierbarem Interrupt und ist ein Hardware-Interrupt mit der höchsten Priorität, dessen Stufe höher als jene des NMI und INTR sind. Der SMI wird durch Aktivieren des Interrupt-Anforderungseingangs SMI der CPU 21 gestartet. Auf ähnliche Weise werden Interrupt-Anforderungseingänge NMI und INTR (nicht gezeigt) der CPU 21 aktiviert, um den nicht maskierbaren Interrupt bzw. den maskierbaren Interrupt zu starten.
Die Interrupt-Verarbeitung mittels eines SMI wird benutzt, um nicht nur eine Funktion des Leistungsmanagements, sondern ebenfalls eine Erweiterungsfunktion, wie beispielsweise eine Schnelltastenverarbeitung (die später zu beschreiben ist), auszuführen.
Der E/A-Controller 22 ist eine fest zugeordnete Logik, um die CPU- und Speicherunterstützungsfunktionen zu verwirklichen.
Der E/A-Controller 22 steuert jede mit einem entsprechenden seriellen Port 41 verbundene E/A-Vorrichtung und einen mit einem Druckerport (EPP; Enhanced Parallel Port) 43 verbundenen externen Drucker. Zwei Interrupt-Controller (PICs; Programmable Interrupt Controllers), zwei Zeitgeber (PICs; Programmable Interval Timers), zwei serielle E/A-Controller (SIOs; Serial Input/Output Controllers) und eine Echtzeituhr (RTC) sind in diesem E/A-Controller 22 aufgenommen. Die Echtzeituhr ist ein Zeitstückmodul mit seiner eigenen Betriebsbatterie. Die Echtzeituhr umfasst ein statisches CMOS-RAM (hier nachstehend als ein CMOS-Speicher bezeichnet), an das immer eine Leistungsversorgungsspannung von dieser Batterie angelegt wird. Dieser CMOS-Speicher wird verwendet, um Einstellinformation zu speichern, die eine Systemkonfiguration darstellt.
Die Kommunikation zwischen der CPU 21 und dem E/A-Controller 22 wird durch den Systembus (ISA BUS) 11 oder eine fest zugeordnete Schnittstellenleitung, die zwischen der CPU 21 und dem E/A-Controller 22 angeordnet ist, durchgeführt. Schnittstellensignale zwischen der CPU 21 und dem E/A-Controller 22 umfassen beispielsweise Signale zum Steuern der SMI-Funktion der CPU 21.
Ein "active-low" SMI-Signal wird von dem E/A-Controller 22 oder einem Status-LCD-Steuergatearray (SLCDC GA) 26 an den Interrupt-Anforderungseingang SMI der CPU 21 durch ein UND-Gatter G1 geliefert. Das SMI-Signal wird von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an die CPU 21 bei Anforderung einer Schnelltastenverarbeitung und irgendeiner anderen Spezialverarbeitung zur Funktionserweiterung geliefert (beide werden später ausführlich beschrieben). Das SMI-Signal von dem E/A-Controller 22 wird bei Erfassen der Notwendigkeit der E/A-Abschaltung während der Zeitüberwachung mittels des Zeitgebers erzeugt.
Jede Schnelltaste ist eine Taste zum direkten Anfordern der Ausführung einer besonderen Funktion, wie beispielsweise eine Systembetriebsumgebungseinstellung/-änderung, an der CPU 21. Einige spezifische Tasten auf einer Tastatur 51 sind als Schnelltasten zugewiesen. Wenn Schnelltasten gedrückt werden, wird auf verschiedene Funktionen, die einer von der CPU 21 bereitgestellten Systembetriebsumgebungseinstellung/-änderung zugeordnet sind, direkt zugegriffen, und diese werden ausgeführt. Bei dieser Schnelltastenverarbeitung wird keine normale Tastendatenübertragung durch den Systembus (ISA-BUS) 11 durchgeführt. Ein SMI wird an die CPU 21 ausgegeben, und Tastendaten der gedrückten Schnelltaste werden an die CPU 21 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und das Status-LCD-Steuergatearray (SLCDC GA) 26 gesendet.
Die Funktionen der CPU 21, auf die mit Schnelltasten zugegriffen werden kann, sind eine sofortige Sicherheitsfunktion, eine Leistungssparmodus-Umschaltfunktion, eine Wiederaufnahme/Boot-Modus-Umschaltfunktion, eine LCD/CRT-Anzeigeumschaltfunktion, eine LCD-Panel-Monochrom-Umkehranzeigefunktion und dergleichen. Diese Funktionen werden durch die in einem BIOS-ROM 25 gespeicherten Programme bereitgestellt (später zu beschreiben). Ein spezifisches Programm wird durch das SMI-Verarbeitungsprogramm ausgeführt, das durch den entsprechenden SMI ausgeführt wird. Das SMI-Verarbeitungsprogramm wird in einem spezifischen Speicherplatz (einem SM-Speicherplatz) gespeichert, der von einem Speicherplatz zum Ausführen eines normalen Anwendungsprogramms vollständig getrennt ist. Die CPU 21 wird sofort in einen vierten Modus C (ein Systemmanagementmodus) umgeschaltet, der sich von dem reellen Modus, einem Schutzmodus und einem virtuellen Modus 86 sogar unterscheidet, wenn die CPU 21 in dem reellen, Schutz- oder virtuellen Modus 86 ist. Als Ergebnis werden die internen Zustände der CPU 21 automatisch in einem in dem SM-Speicherplatz befindlichen RAM gespeichert, direkt bevor der SMI gestartet wird, und das in dem SM-Speicherplatz gespeicherte SM-Verarbeitungsprogramm wird gestartet. Beim Ausführen einer Beendigungsanweisung der SM-Verarbeitung stellt die CPU 21 die internen Zustände automatisch wieder her, die in dem SM-Speicher gespeichert sind, und kehrt zu einem normalen Betriebszustand zurück. Aus diesem Grund startet das Anwendungsprogramm die Ausführung von dem sofortigen Zustand der SMI erneut. Wie es oben beschrieben ist, kann das SM-Verarbeitungsprogramm unabhängig von dem Anwendungsprogramm ausgeführt werden. Aus diesem Grund kann, sogar während der Ausführung eines Anwendungsprogramms, auf die der gewählten Schnelltaste entsprechende Funktion sofort zugegriffen werden.
Funktionen, auf die mit den Schnelltasten zugegriffen werden, umfassen ebenfalls Funktionen, die direkt durch Hardware anstatt der CPU 21 ausgeführt und gesteuert werden. Die durch die Hardware ausgeführten und gesteuerten Funktionen umfassen Funktionen, die durch einen Tastaturcontroller (KBC) 30 und einen Leistungsversorgungscontroller (PSC) 46 ausgeführt werden (diese beiden Controller werden später beschrieben). Die durch den Tastaturcontroller (KBC) 30 bereitgestellten Funktionen sind eine Funktion zum Einstellen eines "Pfeil"-Modus zum Verwenden einer Taste auf der Tastatur 51 zusammen mit einer Pfeiltaste, eine Funktion zum Einstellen eines "numerischen" Modus zum Verwenden einer Taste auf der Tastatur 51 zusammen mit einer Pfeiltaste und eine Funktion zum Einstellen eines "Scroll-Verriegelungs"-Modus der Tastatur 51. Die durch den Leistungsversorgungscontroller (PSC) 46 bereitgestellten Funktionen sind eine Funktion zum Einstellen des Kontrastes/der Helligkeit eines LCD-Panels 49 und eine Funktion zum Steuern des Lautstärkepegels eines Lautsprechers (nicht gezeigt).
Der Systemspeicher 23 und eine optische DRAM-Karte 24 sind mit dem lokalen Bus der CPU 21 verbunden. Der Systemspeicher 23 wird als der Hauptspeicher dieses Systems verwendet und speichert Programme als Verarbeitungsobjekte und Daten. Der Systemspeicher 23 weist eine Standardkapazität von 4 MByte auf und umfasst den SM-Speicher. Die DRAM-Karte 24 wird als ein erweiterter Speicher des Computersystems verwendet und ist optional mit einem fest zugeordneten 88-Stift-Kartensteckplatz verbunden, der in dem Computer-Hauptkörper ausgebildet ist. Eine 2-, 4-, 8- oder 16-MByte-DRAM-Karte kann als die DRAM-Karte 24 verwendet werden.
Das BIOS-RAM 25 ist mit dem Systembus (ISA-BUS) 11 verbunden. Das BIOS-RAM 25 speichert ein Basis-Eingabe-/Ausgabeprogramm (BIOS; Basic I/O System) und wird durch einen Flash-Speicher (FLASH MEM) gebildet, um die Programme zu aktualisieren. Das Basis-Eingabe-/Ausgabeprogramm umfasst ein Initialisierungsverarbeitungsprogramm zum Zeitpunkt des Einschaltvorgangs, Treiberprogramme zum Steuern verschiedener Eingabe-/Ausgabevorrichtungen und Programme zum Durchführen von Schnelltastenvorgängen zugeordneten Verarbeitungsvorgängen.
Das Status-LCD-Steuergatearray (SLCDC GA) 26, ein Disketten-Controller (FDC) 27, ein PCMCIA-Gatearray (PCMCIA GA) 28, der Tastaturcontroller (KBC) 30, ein Erweiterungsverbinder 31, an dem eine Erweiterungseinheit (Desk Station) abnehmbar angebracht ist, und ein Festplattenlaufwerk (HDD) 42 sind mit dem Systembus (ISA-BUS) 11 verbunden.
Das Status-LCD-Steuergatearray (SLCDC GA) 26 führt eine Anzeigesteuerung einer Status-LCD 44, eine Kommunikation mit dem Tastaturcontroller (KBC) 30 und eine Kommunikation mit dem Leistungsversorgungscontroller (PSC) 46 durch. Bei der Anzeigesteuerung der Status-LCD 44 veranlasst das Status-LCD-Steuergatearray (SLCDC GA) 26 die Status-LCD 44, eine restliche Batteriebetriebszeit und verschiedene Betriebsumgebungszustände anzuzeigen, die mit Schnelltastenvorgängen einstellbar/änderbar sind. In diesem Fall wird die restliche Batteriebetriebszeit in numerischen Werten angezeigt und andere Betriebsumgebungszustände mit Ikonen angezeigt. Die restliche Batteriekapazität kann ebenfalls in Prozent angezeigt werden. Die Einstellinformation in dem CMOS-Speicher wird geändert, um auszuwählen, ob die restliche Batteriebetriebszeit in numerischen Werten oder Prozent angezeigt wird.
Die Status-LCD 44 ist eine Statusanzeige-Flüssigkristall-Unteranzeige, die angeordnet ist, um die restliche Batteriebetriebszeit und verschiedene Betriebsmoduseinstellzustände anzuzeigen. Der ausführliche Anzeigeinhalt der Status-LCD 44 wird später mit Bezug auf 2 beschrieben.
Die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Tastaturcontroller (KBC) 30 wird durchgeführt, um verschiedene Arten von Steuerinformation zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 mit hoher Geschwindigkeit auszutauschen. Der Tastaturschnittstellenbus (KBC-BUS) 13 wird bei dieser Kommunikation verwendet. D.h., dass das Status-LCD-Steuergatearray (SLCDC GA) 26 eine Registergruppe mit einer Mehrzahl von Registern zum vorübergehenden Speichern von Steuerinformation aufweist, die zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 ausgetauscht wird. Der Tastaturcontroller (KBC) 30 führt Lese-/Schreibzugriffe auf die Registergruppe durch den Tastaturschnittstellenbus (KBC-BUS) 13 durch, und die CPU führt Lese-/Schreibzugriffe auf die Registergruppe durch den Systembus 11 durch. Die Registergruppe umfasst ein Register, das verwendet wird, um das SMI-Signal zu dem UND-Gatter G1 zu liefern, und ein Register (Fn-Statusregister) zum Speichern von Schnelltasten-Daten, die von dem Tastaturcontroller (KBC) 30 übertragen werden.
Die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Leistungsversorgungscontroller (PSC) 46 wird durchgeführt, um verschiedene Arten von Steuerinformation zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 mit hoher Geschwindigkeit auszutauschen. Der Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 wird bei dieser Kommunikation verwendet. Genauer gesagt umfasst das Status-LCD-Steuergatearray (SLCDC GA) 26 eine E/A-Registergruppe zum vorübergehenden Speichern von Steuerinformation, die zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 ausgetauscht wird. Der Leistungsversorgungscontroller (PSC) 46 führt Lese-/Schreibzugriffe auf die entsprechenden Register durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 durch. Die CPU 21 führt Lese-/Schreibzugriffe auf die Registergruppe durch den Systembus 11 durch.
Die Kommunikation von dem KBC zu dem PSC 46 wird durchgeführt, damit der PSC 46 den Schnelltastenprozess ausführen kann. In diesem Fall nimmt die CPU 21 nicht bei der Ausführung teil. Genauer gesagt wird die Funktion der Schnelltastenverarbeitung durch den Leistungsversorgungscontroller (PSC) 46 durch Lesen von Tastendaten des Fn-Statusregisters des Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 ausgeführt.
Der Disketten-Controller (FDC) 27 steuert ein Doppelmodus-Disketten-Laufwerk (FDD) 45, um Lese-/Schreibzugriffe auf 750- und 1,44-MByte-3,5''-Platten durchzuführen. Der Disketten-Controller (FDC) 27 beinhaltet einen durchstimmbaren Oszillator (VFO).
Das PCMCIA-Gatearray (PCMCIA GA) 28 führt eine Lese-/Schreibsteuerung einer 68-Stift-PCMCIA (Personal Computer Memory Card International Association)-Karte, die in einem der PCMCIA-Steckplätze 48a und 48b angebracht ist, und eine Kommunikation mit dem Tastaturcontroller (KBC) 30 durch. Das PCMCIA-Gatearray (PCMCIA GA) 28 umfasst ebenfalls eine Schnittstellenlogik und eine Logik zum Verwirklichen der Sicherheitsfunktion.
Von den beiden PCMCIA-Steckplätzen 48a und 48b unterstützt der Steckplatz 48a alle Arten von PCMCIA-Karten, d.h. PCMCIA-Karten eines 18 mm dicken Typs, eines 10,5 mm dicken Typs 3, eines 5,0 mm dicken Typs 2 und eines 3,3 mm dicken Typs 1. Der Steckplatz 48b unterstützt zwei Arten von PCMCIA-Karten, d.h. die PCMCIA-Karten des 5,0 mm dicken Typs 2 und des 3,3 mm dicken Typs 1. Eine 5,0 mm dicke PCMCIA-Karte wird ebenfalls als eine Sicherheitskarte verwendet. Es sei bemerkt, dass sich diese Sicherheitskarte nicht direkt auf die oben beschriebene Sicherheitsfunktion bezieht. Die Sicherheitskarte wird zum Erweitern der Sicherheitsfunktion des Systems, wie beispielsweise Verschlüsseln-/Entschlüsseln von Daten des HDD, und der Kommunikation verwendet. Gemäß der Sicherheitsfunktion des PCMCIA-Gatearray (PCMCIA GA) 28 wird die Steuerung des EEPROM 29 und die Freigabe/Sperrung von Zugriffen durch verschiedene E/A-Einheiten auf Grund von Zugriffsrechten durchgeführt, wenn der KBC 30 ein von einem Benutzer durch die KB 51 eingegebenes Passwort mit einem in dem EEPROM 29 gespeicherten Passwort vergleicht und dem System ermöglicht, nur gestartet zu werden, wenn eine Koinzidenz festgestellt wird.
Die Sicherheitsfunktion umfasst ebenfalls eine sofortige Sicherheitsfunktion. Diese sofortige Sicherheitsfunktion wird bereitgestellt, um eine Verarbeitung, wie beispielsweise einen Abschaltvorgang des Anzeigeschirms des LCD-Panels 49 und einen Tastenverriegelungsvorgang der Tastatur 51 als Antwort auf vorbestimmte Schnelltastenverarbeitungsbefehle von dem Tastaturcontroller (KBC) 30 durchzuführen. Wenn ein vorbestimmtes Passwort von einem Benutzer mit Tastenvorgängen an der Tastatur 51 eingegeben wird, wird der Anfangszustand wieder hergestellt. Zu diesem Zeitpunkt wird ein Passwortvergleich durchgeführt, so dass das Passwort von dem EEPROM 29 durch das PCMCIA-Gatearray (PCMCIA GA) 28 von dem Tastaturcontroller (KBC) 30 gelesen und mit einem eingegebenen Passwort verglichen wird. Das Vergleichsergebnis wird an die CPU 21 in der Form eines SMI durch das Register des PCMCIA-Gatearray (PCMCIA GA) 28 gesendet.
Der Tastaturcontroller (KBC) 30 steuert die interne Standardtastatur 51, die in dem Computer-Hauptkörper aufgenommen ist. Der Tastaturcontroller (KBC) 30 tastet die Tastaturmatrix der internen Tastatur 51 ab, um ein Signal zu empfangen, das einer gedrückten Taste entspricht, und wandelt das Signal in einen vorbestimmten Tastencode (Abtastcode) um. In diesem Fall wird ein Tastencode, der einer auf der internen Tastatur 51 angeordneten Schnelltaste entspricht, an das LCD-Steuergatearray (SLCDC GA) 26 durch den Tastaturschnittstellenbus (KBC-BUS) 13 gesendet und an die CPU 21 in der Form eines SMI übertragen. Andererseits wird ein Tastencode mit Ausnahme des Schnelltastencodes normalerweise an die CPU 21 durch den Systembus (ISA-BUS) 11 in der Form eines INTR übertragen. Der Tastaturcontroller (KBC) 30 weist ebenfalls Funktionen zum Steuern einer optionalen Maus 52 und einer optionalen externen Tastatur 53 auf.
Eine Erweiterungseinheit (Desk Station) kann mit dem Erweiterungsverbinder 31 verbunden sein. Jede Erweiterungsplatine, wie beispielsweise eine Kommunikationsplatine, wird an der Erweiterungseinheit angebracht, um eine Funktionserweiterung zu ermöglichen. Das Festplattenlaufwerk (HDD) 42 weist eine IDE-Schnittstelle (Integrated Drive Electronics interface) auf, auf die direkt von der CPU 21 zugegriffen wird und die von ihr gesteuert wird. Dieses Festplattenlaufwerk (HDD) weist eine Größe von 2,5 Zoll und eine Speicherkapazität von 120/200 MByte auf.
Ein Anzeigecontroller (hier nachstehend als ein VGA-Controller bezeichnet) 32, der die VGA-Spezifikationen (Video Graphic Array specifications) erfüllt, ist mit dem peripheren Schnittstellenbus (PI-BUS) 12 verbunden. Der VGA-Controller 32 steuert die Anzeigevorgänge der Monochrom-Gradation oder des Farbanzeige-LCD-Panels 49 mit Hintergrundbeleuchtung und einer Farbkathodenstrahlröhre (CRT) 50, die optional mit dem Hauptkörper verbunden ist. Der VGA-Controller 32 empfängt Bilddaten von der CPU 21 durch den peripheren Schnittstellenbus (PI-BUS) 12 und zeichnet ein Bild in einem Bildspeicher (VRAM) 33. Da in diesem Fall der Systembus (ISA-BUS) 11 nicht verwendet wird, wird die Systemleistung durch dem Bilddatentransfer nicht verschlechtert. Die Helligkeit und der Kontrast des LCD-Panels 49 werden direkt durch den PSC 46 als Antwort auf Schnelltastenvorgänge von der Tastatur 51 eingestellt. Die CPU 21 und der VGA-Controller 22 sind bei diesen Einstellungen nicht beteiligt.
Der Leistungsversorgungscontroller (PSC) 46 und eine Leistungsversorgungsschaltung (PS) 47 sind außerdem in diesem System angeordnet. Der Leistungsversorgungscontroller (PSC) 46 steuert, um eine Leistungsversorgungsspannung von der Leistungsversorgungsschaltung 47 an jede Einheit zu liefern. Die Kommunikation mit der CPU 21 wird durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 und das Register des Status-LCD-Steuergatearray (SLCDC GA) 26 durchgeführt. Der Leistungsversorgungscontroller (PSC) 46 führt ebenfalls Schnelltastenverarbeitungsvorgänge, wie beispielsweise die Helligkeits-/Kontrasteinstellung des LCD-Panels 49, die Lautsprecherlautstärkeeinstellung und dergleichen in Übereinstimmung mit der Tastendateneingabe in das Fn-Statusregister in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch. In diesem Fall ist die CPU 21 bei diesen Schnelltastenverarbeitungsvorgängen nicht beteiligt. Die Schnelltasteneingabe von der KB 51 wird an den PSC 46 durch den KBC 30, den ISA-BUS 11, das SLCDC GA 26 und den PSC-Bus übertragen. Der PSC 46 führt den Prozess entsprechend der Eingabe aus. Die Leistungsversorgungsschaltung 47 erzeugt eine interne Leistungsversorgungsspannung eines an jede Einheit gelieferten vorbestimmten Spannungswerts mit der in dem Computer-Hauptkörper aufgenommenen Batterie oder einer durch den Wechselstromadapter angelegten Leistungsversorgungsspannung. Sogar wenn der Leistungsschalter des Computers abgeschaltet wird, erzeugt die Leistungsversorgungsschaltung 47 eine Reserveleistungsversorgungsspannung BK und liefert sie an jede Einheit.
2 zeigt die äußere Erscheinung dieses Computers und einen Anzeigeschirm der Status-LCD 44.
Wie es in 2 gezeigt ist, ist die Tastatur 51 einstückig mit dem Computer-Hauptkörper ausgebildet, und die Status-LCD 44 ist ebenfalls in dem Computer-Hauptkörper angeordnet. Das LCD-Panel 49 ist an dem Hauptkörper angebracht, um zwischen einer offenen Position und einer geschlossenen Position schwenkbar zu sein. Die Status-LCD 44 weist einen Anzeigebereich R1 zum Anzeigen von numerischen Werten, wie beispielsweise einer restlichen Batterielebensdauer, und 11 Ikonen-Anzeigebereiche R2 bis R12 auf.
Drei Ziffern zum Anzeigen der restlichen Batteriekapazität werden auf dem Anzeigebereich R1 angezeigt. In diesem Fall wird die restliche Kapazität als eine restliche Nutzungszeit in numerischen Werten oder Prozent angezeigt. Um Zeit anzuzeigen, wird ein Zeichen-Ikon ":" angeschaltet. Um einen Wert in Prozent anzuzeigen, wird ein Zeichen-Ikon "%" angeschaltet. Ein Ikon, das eine Wechselstromadapteransteuerung oder Batterieansteuerung darstellt, wird in dem Ikonen-Anzeigebereich R2 angezeigt. In diesem Fall wird bei einer Wechselstromadapteransteuerung ein Buchsenstecker-Ikon angeschaltet. Bei der Batterieansteuerung wird das Buchsenstecker-Ikon ausgeschaltet. R3 in 2 gibt einen Anschaltzustand an. Das Ikon R3 wird ein- und ausgeschaltet, wenn das System an- bzw. abgeschaltet wird. Ein Leitungswasserhahn-Ikon, das den Einstellzustand des Batteriesparmodus mittels der Anzahl von Wassertröpfchen darstellt, wird in dem Ikonen-Anzeigebereich R4 angezeigt. Der Batteriesparmodus umfasst drei Modi (Vollleistungs-Modus, Economy-Modus und Niedrigleistungs-Modus) als Kombinationen von Betriebsmodi, wie beispielsweise den Einstellungen/Nichteinstellungen einer CPU-Taktfrequenz und eines CPU-Schlafmodus, und den Einstellungen/Nichteinstellungen der Anzeige und der HDD-Auto-AUS-Funktionen, und einen Benutzereinstellmodus, bei dem diese Betriebsmodi beliebig eingestellt werden können. Der Leistungsverbrauch wird gemäß dem Vollleistungs-Modus, dem Economy-Modus und dem Niedrigleistungs-Modus verringert. Die Anzahl von Wassertröpfchen in dem Leitungswasserhahn-Ikon wird in Übereinstimmung mit der Größe des Leistungsverbrauchs geändert. Im Vollleistungs-Modus sind alle Wassertröpfchen AN. Die Anzahl von AN-Wassertröpfchen wird in der Reihenfolge des Economy-Modus und des Niedrigleistungs-Modus verringert. Bei dem Benutzereinstellmodus wird die Anzahl von AN-Wassertröpfchen in Übereinstimmung mit dem Einstellzustand jedes Betriebsmodus bestimmt. In dem Benutzereinstellmodus wird ein in 2 gezeigtes Hand-Ikon immer in den AN-Zustand gesetzt. Dieses Hand-Ikon wird in den Modi (d.h. dem Vollleistungs-Modus, dem Economy-Modus und dem Niedrigleistungs-Modus) mit Ausnahme des Benutzereinstellmodus abgeschaltet. Das Umschalten zwischen dem Vollleistungs-Modus, dem Economy-Modus, dem Niedrigleistungs-Modus und dem Benutzereinstellmodus wird durch die von der CPU 21 bereitgestellte Schnelltastenverarbeitung ausgeführt.
Ein in 2 gezeigtes Buch-Ikon wird in dem Ikonen-Anzeigenbereich R5 angezeigt, um den Wiederaufnahme- oder Boot-Modus anzugeben. Im Wiederaufnahmemodus werden die Systemstatus in einem batteriegesicherten Speicher gespeichert, wenn das System abgeschaltet wird. Wenn das System eingeschaltet wird, wird das System in dem Zustand wiederhergestellt, in dem es sich direkt vor dem Ausschalten des Systems befunden hat. Im Boot-Modus wird das System jedes Mal initialisiert, wenn es eingeschaltet wird. In diesem Fall ist das Buch-Ikon in dem Wiederaufnahmemodus AN. In dem Boot-Modus ist das Buch-Ikon AUS. Das Umschalten zwischen den Wiederaufnahme- und Boot-Modi wird durch die von der CPU 21 bereitgestellte Schnelltastenverarbeitung ausgeführt.
Ein Festplatten-Ikon und ein Disketten-Ikon, die bei Gebrauch der Festplatte und der Disketten an bleiben, werden in den Ikonen-Anzeigebereichen R6 bzw. R7 angezeigt. Ein Mail-Ikon, das eine empfangene elektronische Mail darstellt, wird in dem Ikonen-Anzeigebereich R8 angezeigt. Ein Buchstaben-Ikon, ein Pfeil-Ikon, ein numerische Tastatur-Ikon und ein Scroll-Ikon, die einen Tasteneingabemodus an der Tastatur darstellen, werden auf den Ikonen-Anzeigebereichen R9, R10, R11 bzw. R12 angezeigt. In diesem Fall ist das Buchstaben-Ikon in dem Anzeigebereich R9 in dem Großbuchstabentasteneingabemodus AN. Das Pfeil-Ikon in dem Anzeigebereich R10 ist im Pfeilmodus mittels einer Überlagerungspfeiltaste AN. Das numerische Tastatur-Ikon in dem Anzeigebereich R11 ist in dem numerischen Modus mittels einer numerischen Überlagerungstaste AN. Das Scroll-Ikon in dem Anzeigebereich R12 wird in dem Scroll-Verriegelungsmodus angezeigt. Das Umschalten zwischen diesen Tasteneingabe-Modi wird durch die von dem Tastaturcontroller (KBC) 30 bereitgestellte Schnelltastenverarbeitung ausgeführt.
3 zeigt eine extrahierte Hardwareanordnung, die der Kommunikation zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 sowie zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 zugeordnet ist.
Wie es oben beschrieben ist, wird die Steuerinformationskommunikation zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 verwirklicht, so dass CPU 21 Lese-/Schreibzugriffe durch den Systembus 21 auf die Registergruppe zur Kommunikation mit dem Tastaturcontroller (KBC) 30 durchführt, der in dem Status-LCD-Steuergatearray (SLCDC GA) 26 angeordnet ist, und dass der Tastaturcontroller (KBC) 30 Lese-/Schreibzugriffe auf die Registergruppe durch den Tastaturschnittstellenbus (KBC-BUS) 13 durchführt. In diesem Fall führt bei dem Transfer von der CPU 21 zu dem Tastaturcontroller (KBC) 30, während die CPU 21 Steuerinformation in die Registergruppe durch den Systembus 11 schreibt, der Tastaturcontroller (KBC) 30 jegliche andere Verarbeitung durch. Wenn die Steuerinformation in die Registergruppe geschrieben wird, wird ein Anforderungssignal von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an den Tastaturcontroller (KBC) 30 übertragen. Danach wird die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Tastaturcontroller (KBC) 30 durchgeführt. Während dieser Zeitspanne sind die CPU 21 und der Systembus 21 frei von diesem Steuerinformationstransfer. Auf ähnliche Art und Weise sind bei dem Transfer von dem Tastaturcontroller (KBC) 30 zu der CPU 21, während der Tastaturcontroller (KBC) 30 Steuerinformation in die Registergruppe durch den Tastaturschnittstellenbus (KBC-BUS) 13 schreibt, die CPU 21 und der Systembus 11 frei von diesem Steuerinformationstransfer. Wenn die Steuerinformation in die Registergruppe geschrieben wird, wird ein SMI-Signal von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an die CPU 21 übertragen, und dann wird die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und der CPU 21 durchgeführt. Während dieser Zeitspanne ist der Tastaturcontroller (KBC) 30 frei von diesem Steuerinformationstransfer.
Sogar wenn die Anzahl von Malen des Datentransfers zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 erhöht wird, ist der Anstieg in der Zeit, die der Systembus 21 und die CPU 21 bei dem Datentransfer belegt wird, klein. Daher können besondere Funktionen, die der Systemfunktionserweiterung zugeordnet sind, wie beispielsweise eine Schnelltastenfunktion und eine Sicherheitsfunktion, an dem Tastaturcontroller (KBC) 30 bereitgestellt werden.
Die Steuerinformationskommunikation zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 wird derart verwirklicht, dass die CPU 21 Lese-/Schreibzugriffe durch den Systembus 11 auf die Registergruppe für den Leistungsversorgungscontroller (PSC) 46 durchführt, der in dem Status-LCD-Steuergatearray (SLCDC GA) 26 angeordnet ist, und dass der Leistungsversorgungscontroller (PSC) 46 Lese-/Schreibzugriffe auf die Registergruppe durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 durchführt. In diesem Fall wird, wie bei der Kommunikation zwischen der CPU 21 und dem Tastaturcontroller (KPC) 30, beim Transfer von der CPU 21 zu dem Leistungsversorgungscontroller (PSC) 46 ein Anforderungssignal an den Leistungsversorgungscontroller (PSC) 46 übertragen. Beim Transfer von dem Leistungsversorgungscontroller (PSC) 46 an die CPU 21 wird ein SMI-Signal an die CPU 21 übertragen.
Die Kommunikation zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30 wird durch die Übertragung von Schnelltasten-Daten beispielhaft dargestellt.
Die Übertragung von Schnelltasten-Daten wird mittels eines SMI-Übertragungsregisters 102 und eines Fn-Statusregisters 101 durchgeführt, das als ein Schnelltastenregister in der Registergruppe zur Kommunikation mit dem Tastaturcontroller (KBC) 30 zugewiesen ist.
Wie es oben beschrieben ist, wird die Schnelltastenverarbeitung bei Betätigung einer spezifischen Taste gestartet, die als eine Schnelltaste auf der Tastatur 51 zugewiesen ist. Verschiedene Schnelltastenverarbeitungsvorgänge, die für spezifische Tasten definiert sind, können selektiv durch gleichzeitiges Drücken der [Fn]-Taste und der spezifischen Tasten, wie beispielsweise [F1], [F2], ..., aufgerufen werden.
Wenn die Taste [Fn] und irgendeine spezifische Taste gleichzeitig gedrückt werden, schreibt der Tastaturcontroller (KBC) 30 Tastendaten in das Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und schreibt SMI-Ausgabedaten "1" in Bit 7 des SMI-Übertragungsregisters 102, um der CPU 21 diese Schnelltasten-Daten mitzuteilen. Die in dem Fn-Statusregister 101 eingestellten Tastendaten umfassen den Abtastcode (Erzeugungscode/Unterbrechungscode) der gleichzeitig zusammen mit der [Fn]-Taste gedrückten Taste.
Wenn Daten "1" in Bit 7 des SMI-Übertragungsregisters 102 eingestellt sind, wird ein SMI-Signal mit Tiefpegel durch das Status-LCD-Steuergatearray (SLCDC GA) 26 erzeugt und an die CPU 21 durch das UND-Gatter G1 geliefert.
Die CPU 21 startet das in dem Speicher 23 überlagerte SMI-Verarbeitungsprogramm als Antwort auf das SMI-Signal und führt die folgenden Vorgänge durch.
Die CPU 21 führt Lesezugriffe auf das Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch, um zu bestimmen, ob das SMI-Signal einen Schnelltastenvorgang darstellt. Wenn die Tastendaten in dem Fn-Statusregister 101 eingestellt sind, erfasst die CPU 21, dass der SMI die Schnelltastenverarbeitung darstellt. Die CPU 21 führt eine Schnelltastenfunktion, wie beispielsweise Umschalten des sofortigen Sicherheitsmodus, Umschalten des Batteriesparmodus, Umschalten zwischen den Wiederaufnahme- und Boot-Modi, Umschalten zwischen den LCD- und CRT-Anzeige-Modi und Umschalten der invertierten Monochromanzeige oder dergleichen in Übereinstimmung mit dem Inhalt der Tastendaten durch.
In diesem Fall schreibt, wenn eine Funktion, die erforderlich ist, um das Ikon in der Status-LCD 44 zu ändern, durchzuführen ist, d.h., dass ein Umschalten des Batteriesparmodus oder ein Umschalten zwischen dem Wiederaufnahme- und Boot-Modus auszuführen ist, die CPU 21 Steuerdaten in ein Ikonen-Anzeigesteuerregister in dem Status-LCD-Steuergatearray (SLCDC GA) 26 und steuert die Ikonen-AN/AUS-Zustände in Zustände, die dem Inhalt der Modusumschaltung entsprechen.
Wenn die durch die Taste [Fn] und eine spezifische Taste gekennzeichnete Funktion der Schnelltastenverarbeitung eine Tastaturüberlagerungsfunktion oder eine Scroll-Sperrfunktion ist, greift der Tastaturcontroller (KBC) 30 direkt auf das Ikonen-Anzeigesteuerregister in dem SLCDC GA 26 zu. Zu diesem Zeitpunkt wird der SMI nicht erzeugt.
Andererseits kommuniziert der Leistungsversorgungscontroller (PSC) 46 ebenfalls mit dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14, um eine Abfrage durchzuführen, um den Inhalt des Fn-Statusregisters 101 zu lesen. Wenn die in dem Fn-Statusregister 101 eingestellten Daten Lautsprecherlautstärkeänderungsdaten oder die Helligkeits-/Kontrasteinstellungsdaten des LCD-Panels 49 sind, führt der Leistungsversorgungscontroller (PSC) 46 die entsprechende Verarbeitung durch. In diesem Fall wird der SMI mit Bezug auf die CPU 21 erzeugt, wobei jedoch die CPU 21 keine Verarbeitung durchführt und von der Schnelltastenverarbeitungsroutine zu der Hauptroutine zurückkehrt.
Wenn der Leistungsversorgungscontroller (PSC) 46 den AN/AUS-Zustand eines Leistungsschalters des Computers, den angebrachten/abgetrennten Zustand des Wechselstromadapters oder den niedrigen Batteriezustand erfasst, schreibt der Leistungsversorgungscontroller (PSC) 46 Erfassungsinformation in ein vorbestimmtes Register des Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14, um der CPU 21 die Erfassungsinformation mitzuteilen. Zu diesem Zeitpunkt wird, wie bei der Schnelltastenverarbeitung, ein SMI-Signal von der CPU 21 erzeugt, um den SM-Prozess der CPU 21 zu starten.
Die ausführliche Anordnung des Status-LCD-Steuergatearray (SLCDC GA) 26 wird mit Bezug auf 4 beschrieben.
Wie es in 4 gezeigt ist, umfasst das Status-LCD-Steuergatearray (SLCDC GA) 26 fest zugeordnete Register 201, eine mit dem Systembus (ISA-BUS) 11 verbundene ISA-BUS-Schnittstellenlogik 202, eine mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbundene KBC-BUS-Schnittstellenlogik 203, eine mit dem Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 verbundene PSC-BUS-Schnittstellenlogik 204, eine SMI-Ausgabelogik 205 zum Ausgeben eines SMI-Signals an das UND-Gatter G1 und eine Status-LCD-Schnittstellenlogik 206 zum Steuern der Status-LCD 44.
Die fest zugeordneten Register 201 umfassen 48 8-Bit-Register und weisen eine Kommunikationsregistergruppe zur Kommunikation mit dem Tastaturcontroller (KBC) 30, eine Kommunikationsregistergruppe zur Kommunikation mit dem Leistungsversorgungscontroller (PSC) 46 und ein Anzeigesteuerregister für die Status-LCD 44 auf. Unterschiedliche Adressen werden diesen Registern zugewiesen.
Die ISA-BUS-Schnittstellenlogik 202 steuert die Schnittstellenverbindung mit dem Systembus (ISA-BUS) 11. Die ISA-BUS-Schnittstellenlogik 22 verwendet ein Adressfreigabesignal (AEN), ein Adressensignal (SA), ein E/A-Lesesignal (IORD), ein E/A-Schreibsignal (IOWR) und 8-Bit-Daten des Systemdatenbusses (SD), die alle von der CPU 21 durch den Systembus 11 geliefert werden, um die Lese- und Schreibvorgänge der fest zugeordneten Register 201 in Übereinstimmung mit einer Anforderung von der CPU 21 zu steuern. In diesem Fall wird ein spezifisches Register, auf das tatsächlich zuzugreifen ist, durch Decodieren des Adressensignals (SA) bestimmt.
Die KBC-BUS-Schnittstellenlogik 203 verwendet ein Lese-/Schreibsignal R/W, ein Strobesignal (STROB) und die Adressen/Daten einer 8-Bit-KBC-Datenleitung (KBC-DATA) des Tastaturschnittstellenbusses (KBC-BUS), die alle durch den Tastaturschnittstellenbus (KBC-BUS) geliefert werden, um die Lese- und Schreibvorgänge der fest zugeordneten Register 201 in Übereinstimmung mit einer Anforderung von dem Tastaturcontroller (KBC) 30 zu steuern. Die KBC-BUS-Schnittstellenlogik 203 ist mit einer vorbestimmten Bitposition eines vorbestimmten Registers verbunden, das in Kommunikation mit dem Tastaturcontroller (KBC) 30 verwendet wird. Ein Anforderungssignal (REQUEST) wird an den Tastaturcontroller (KBC) 30 als Antwort auf Daten "1" ausgegeben, die an dieser Bitposition der CPU 21 eingestellt sind. Dieses Anforderungssignal (REQUEST) wird verwendet, um den Tastaturcontroller (KBC) 30 zu veranlassen, den Dateninhalt des durch die CPU 21 eingestellten Registers auszulesen. Eine tatsächliche Kommunikationsfolge zwischen dem Tastaturcontroller (KBC) 30 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 mittels dieses Schnittstellensignals wird mit Bezug auf 5 bis 7 später beschrieben.
Die PSC-BUS-Schnittstellenlogik 202 verwendet ein Lese-/Schreibsignal R/W, ein Strobesignal (STROB) und die Adressen/Daten einer 8-Bit-PSC-Datenleitung (PSC-DATA) des Leistungsversorgungs-Schnittstellenbusses (PSC-BUS), die alle durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 geliefert werden, um die Lese- und Schreibvorgänge der fest zugeordneten Register 201 in Übereinstimmung mit einer Anforderung von dem Leistungsversorgungscontroller (PSC) 46 zu steuern. Die PSC-BUS-Schnittstellenlogik 204 ist mit einer vorbestimmten Bitposition eines vorbestimmten Registers verbunden, das in Verbindung mit dem Leistungsversorgungscontroller (PSC) 46 verwendet wird. Ein Anforderungssignal (REQUEST) wird an den Leistungsversorgungscontroller (PSC) 46 als Antwort auf die bei dieser Bitposition von der CPU 21 eingestellten Daten "1" ausgegeben. Eine tatsächliche Kommunikationsfolge zwischen dem Leistungsversorgungscontroller (PSC) 46 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 wird mittels dieses Schnittstellensignals mit Bezug auf 8 bis 10 später beschrieben.
Die SMI-Ausgangslogik 205 ist mit Bit 7 des SMI-Übertragungsregisters 102, das in der Registergruppe zur Kommunikation mit dem Tastaturcontroller (KBC) 30 angeordnet ist, und Bit 7 des SMI-Übertragungsregisters, das in der Registergruppe zur Kommunikation mit dem Leistungsversorgungscontroller (PSC) 46 angeordnet ist, verbunden. Wenn Daten "1" in einem der beiden Bits 7 eingestellt ist, gibt die SMI-Ausgabelogik 205 ein SMI-Signal mit Tiefpegel aus. Dieses SMI-Signal wird an den SMI-Eingang der CPU 21 durch das UND-Gatter G1 geliefert.
Die Status-LCD-Schnittstellenlogik 206 ist angeordnet, um die Status-LCD 44 in Übereinstimmung mit dem Inhalt der Anzeigesteuerregistergruppe zu steuern, die in den fest zugeordneten Registern 201 angeordnet ist. Die Status-LCD- Schnittstellenlogik 206 steuert die Status-LCD 44 in Übereinstimmung mit einer Kombination von vier gemeinsamen Signalen und 11 Segmentsignalen. In diesem Fall werden die Ziffern und die Ikonen(44 Ikone insgesamt)-AN/AUS-Zustände der jeweiligen Anzeigebereiche der Status-LCD 44 in Übereinstimmung mit dem Inhalt ("1"/"0") der in dem entsprechenden Register eingestellten Anzeigesteuerdaten bestimmt. Die Anzeigesteuerdaten werden in der Anzeigesteuerregistergruppe durch die CPU 21, den Tastaturcontroller (KBC) 30 und den Leistungsversorgungscontroller (PSC) 46 eingestellt. Die durch die CPU 21 eingestellten Anzeigesteuerdaten sind Daten zum Kennzeichnen der AN/AUS-Zustände des Leitungswasserhahn-Ikons in dem Anzeigebereich R4, des Buch-Ikons in dem Anzeigebereich R5, des Festplatten-Ikons in dem Anzeigebereich R6, des Disketten-Ikons in dem Anzeigebereich R7 und des Mail-Ikons in dem Anzeigebereich R8 in der Status-LCD 44, wie es in 2 gezeigt ist. Das Festplatten-Ikon und das Disketten-Ikon in den Anzeigebereichen R6 und R7 werden nicht von der CPU 21 sondern direkt durch die Signale von dem HDD 42 und dem FDC 27 ein- und ausgeschaltet. Die durch den Tastaturcontroller (KBC) 30 eingestellten Anzeigesteuerdaten sind Daten zum Kennzeichnen der AN/AUS-Zustände der Ikone in den Anzeigebereichen R9 bis R12 in der Status-LCD 44. Die durch den Leistungsversorgungscontroller (PSC) 46 eingestellten Anzeigesteuerdaten sind Daten zum Kennzeichnen der AN/AUS-Zustände der drei Ziffern in dem Anzeigebereich R1, des Leistungsversorgungs-Ikons in dem Anzeigebereich R2 und des Leistungs-Ikons in dem Anzeigebereich R3.
Die Kommunikationsfolge zwischen dem Tastaturcontroller (KBC) 30 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 mittels des Tastaturschnittstellenbusses (KBC-BUS) 13 wird mit Bezug auf 5 bis 7 beschrieben.
5 zeigt eine Schnittstelle zwischen dem Tastaturcontroller (KBC) 30 und dem Status-LCD-Steuergatearray (SLCDC GA) 26. Wie es in 5 gezeigt ist, umfasst der Tastaturschnittstellenbus (KBC-BUS) 13 insgesamt 11 Leitungen, d.h. acht KBC-Datenleitungen (KBC-DATA), eine Lese-/Schreibsignal-(R/W)-Leitung 132, eine Strobesignal-(STROB)-Leitung 133 und eine Anforderungssignal-(REQUEST)-Leitung 134. Die acht KBC-Datenleitungen (KBC-DATA) 131 werden ebenfalls verwendet, um eine Adresse zu übertragen. Acht der 11 Abtastleitungen werden als die KBC-Datenleitungen (KBC-DATA) 131 verwendet.
Genauer gesagt, werden die 11 Abtastleitungen mit den Abtast-aus-E/A-Ports des Tastaturcontrollers (KBC) 30 verbunden, um an die Tastatur 51 ein Abtastsignal zum Abtasten der Tastenmatrix der Tastatur 51 zu übertragen. Acht Rückleitungen sind mit den Abtast-hinein-E/A-Ports des Tastaturcontrollers (KBC) 30 verbunden, um ein Rücksignal von der Tastatur 51 zu empfangen. Acht der 11 Abtast-hinaus-E/A-Ports sind ebenfalls mit dem KBC-Datenleitungen (KBC-DATA) 131 verbunden und werden verwendet, um Daten an das Status-LCD-Steuergatearray (SLCDC GA) 26 zu senden oder von diesem zu empfangen. In diesem Fall wird während des Datenaustausches mit dem Status-LCD-Steuergatearray (SLCDC GA) 26 ein Signal auf der Rückleitung von der Steuerlogik in dem Tastaturcontroller (KBC) 30 ungültig gemacht und keine Umwandlung in ein Abtastcode durchgeführt.
Auf diese Art und Weise werden gemäß dieser Ausführungsform acht der 11 Abtastleitungen als die Datenleitungen des Tastaturschnittstellenbusses (KBC-BUS) 13 verwendet, um die Anzahl von E/A-Portanschlüssen des Tastaturcontrollers (KBC) 30 zu verringern. Auf diese Art und Weise werden die E/A-Ports von den Abtastleitungen und den KBC-Datenleitungen (KBC-DATA) 131 gemeinsam benutzt, so dass ein Tastaturcontrollerchip des Standes der Technik durch einfaches Ändern eines Programms verwendet werden kann.
6A bis 6C sind Timingdiagramme, um den Tastaturcontroller (KBC) 30 zu veranlassen, Daten in das Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu schreiben.
Wie es in 6A bis 6C gezeigt ist, kann, da der Tastaturcontroller (KBC) 30 normalerweise ein Abtastsignal an die Tastatur 51 überträgt, das Abtastsignal auf die KBC-Datenleitungen (KBC-DATA) 31 ausgenommen für eine Kommunikationszeitspanne mit dem Status-LCD-Steuergatearray (SLCDC GA) 26 übertragen werden. Um Daten in das Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu schreiben, wird eine Adresse zum Kennzeichnen des Registers von dem Tastaturcontroller (KBC) 30 auf die KBC-Datenleitungen (KBC-DATA) 131 ausgegeben, und dann werden Schreibdaten auf den KBC-Datenleitungen (KBC-DATA) 131 ausgegeben. Während der Zeitspanne, in der die Adresse oder Daten auf diesen Datenleitungen erscheinen, wird ein Rücksignal von der Tastatur 51 ungültig gemacht. Das Lese-/Schreibsignal R/W von dem Tastaturcontroller (KBC) 30 wird auf einem Tiefpegel gehalten.
Wenn das Strobesignal (STROB) von dem Tastaturcontroller (KBC) 30 ansteigt, wird die Adresse auf den KBC-Datenleitungen (KBC-DATA) 131 von dem Status-LCD-Steuergatearray (SLCDC GA) 26 abgerufen, und das durch diese Adresse gekennzeichnete Register wird ausgewählt. Wenn das Strobesignal (STROB) ansteigt, werden die aktuellen Daten auf den KBC-Datenleitungen (KBC-DATA) 131 in das ausgewählte Register geschrieben.
Durch diesen Schreibvorgang werden beispielsweise die Schnelltasten-Daten und Daten jeweils in das Fn-Statusregister 101 und das SMI-Übertragungsregister 102 geschrieben.
7A bis 7C sind Timingdiagramme, um den Tastaturcontroller (KBC) 30 zu veranlassen, Daten aus dem Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu lesen.
Um Daten aus dem Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu lesen, wird eine Adresse zum Kennzeichnen des Registers von dem Tastaturcontroller (KBC) 30 auf die KBC-Datenleitungen (KBC-DATA) 130 ausgegeben. Wenn das Strobesignal (STROB) von dem Tastaturcontroller (KBC) 30 abfällt, wird die Adresse auf den KBC-Datenleitungen (KBC-DATA) 131 von dem Status-LCD-Steuergatearray (SLCDC GA) 26 abgerufen. Dann schaltet der KBC 30 die KBC-Datenleitung von dem Ausgangszustand in den Eingangszustand um. Wenn das Lese-/Schreibsignal (R/W) von dem Tastaturcontroller (KBC) 30 in den Hochpegelzustand geht, wird der Lesevorgang des durch die Adresse gekennzeichneten Registers ausgeführt, und Lesedaten werden von dem Status-LCD-Steuergatearray (SLCDC GA) 26 auf die KBC-Datenleitungen (KBC-DATA) 131 ausgegeben. Wenn die Lesedaten auf den KBC-Datenleitungen (KBC-DATA) von dem Tastaturcontroller 30 abgerufen werden, geht das Strobesignal (STROB) in den Hochpegelzustand und das Lese-/Schreibsignal (R/W) schließlich in den Tiefpegelzustand. Als Ergebnis wird die Lesedatenausgabe von dem SLCDC GA 26 beendet.
Dieser Lesevorgang wird ausgeführt, wenn beispielsweise Steuerinformation von der CPU 21 als ein Befehl an den Tastaturcontroller (KBC) 30 übertragen wird. In diesem Fall wird der Lesevorgang als Antwort auf das Anforderungssignal (REQUEST) von dem Status-LCD-Steuergatearray (SLCDC GA) 26 durchgeführt.
Eine Mehrzahl von Kommunikationsregistern wird in dem Status-LCD-Steuergatearray (SLCDC GA) zur Kommunikation mit dem Tastaturcontroller (KBC) 30 erstellt. Sobald die Steuerinformation in einem derartigen Register von der CPU 21 eingestellt ist, kann der oben erwähnte Lesevorgang wiederholt werden, um eine Mehrzahl von Steuerinformationen durch den Tastaturcontroller (KBC) 30 kontinuierlich auszulesen. In diesem Fall wird nur der fest zugeordnete Tastaturschnittstellenbus (KBC-BUS) 13 bei der Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Tastaturcontroller (KBC) 30 verwendet. Der Systembus (ISA-BUS) wird nicht verwendet, so dass viele Arten von Steuerinformation an den Tastaturcontroller (KBC) 30 übertragen werden können, ohne die Systemleistung als Ganzes nachteilig zu beeinflussen.
Von der CPU 21 an den Tastaturcontroller (KBC) 30 übertragene Steuerinformation wird durch eine Schnelltasten- Definitionsinformation oder dergleichen zum Zuweisen einer spezifischen Taste auf der externen Tastatur 53 als eine Schnelltaste beispielhaft dargestellt. D.h., obwohl jede Schnelltaste durch "Fn + (eine beliebige Taste)" bei Gebrauch der internen Tastatur 51 definiert wird, weist die externe Tastatur 53 keine besondere Taste, wie beispielsweise die [Fn]-Taste auf, und eine Kombination verschiedener Tasten auf der externen Tastatur 53 muss statt der [Fn]-Taste verwendet werden. In diesem Fall wird ein Tastenmuster, das durch eine Kombination verschiedener Tasten dargestellt wird, von der CPU 21 zu dem Tastaturcontroller (KBC) 30 als die Schnelltasten-Definitionsinformation übertragen. Die Übertragung der Schnelltasten-Definitionsinformation an den Tastaturcontroller (KBC) 30 wird beispielsweise bei der Initialisierungsroute der CPU 21 bei dem Einschaltvorgang durchgeführt. Einzelheiten der Übertragungsverarbeitung der Schnelltasten-Definitionsinformation an den Tastaturcontroller (KBC) 30 wird mit Bezug auf 16 beschrieben.
Ein Kommunikationsfolge zwischen dem Leistungsversorgungscontroller (PSC) 46 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 mittels des Leistungsversorgungs-Schnittstellenbusses (PSC-BUS) 14 wird mit Bezug auf 8 bis 10 beschrieben.
8 zeigt die Schnittstelle zwischen dem Leistungsversorgungscontroller (PSC) 46 und dem Status-LCD-Steuergatearray (SLCDC GA) 26. Wie es in 8 gezeigt ist, umfasst der Leistungsversorgungs-Schnittstellenbus (PSC-DATA) insgesamt 11 Leitungen, d.h. acht PSC-Datenleitungen (PSC-DATA) 141, eine Lese-/Schreibsignal-(R/W)-Leitung 142, eine Strobesignal-(STROB)-Leitung 143 und eine Anforderungssignal-(REQUEST)-Leitung 144. In diesem Fall werden die acht PSC-Datenleitungen (PSC-DATA) 141 verwendet, um sowohl Daten als auch eine Adresse zu empfangen und zu übertragen.
9A bis 9C sind Timingdiagramme, um den Leistungsversorgungscontroller (PSC) 46 zu veranlassen, Daten in das Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 zu schreiben.
Wie es in 9A bis 9C gezeigt ist, wird, um Daten in das Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu schreiben, eine Adresse zum Kennzeichnen des Registers von dem Leistungsversorgungscontroller (PSC) 46 an die PSC-Datenleitungen (PSC-DATA) 141 ausgegeben, und dann werden Schreibdaten auf die PSC-Datenleitungen (PSC-DATA) 141 ausgegeben. Das Lese-/Schreibsignal (R/W) von dem Leistungsversorgungscontroller (PSC) 46 wird in dem Tiefpegelzustand gehalten.
Wenn das Strobesignal (STROB) von dem Leistungsversorgungscontroller (PSC) 46 abfällt, wird die Adresse auf den PSC-Datenleitungen (PSC-DATA) 141 von dem Status-LCD-Steuergatearray (SLCDC GA) 26 abgerufen und das durch diese Adresse gekennzeichnete Register ausgewählt. Wenn das Strobesignal (STROB) ansteigt, werden die aktuellen Daten auf den PSC-Datenleitungen (PSC-DATA) 141 in das ausgewählte Register geschrieben.
Durch diesen Schreibvorgang kann beispielsweise Leistungschalter-AN/AUS-Erfassungsinformation, AC- Wechselstromadapter-Anbgingungs-/Abnahme-Erfassungsinformation, Erfassungsinformation für den niedrigen Batteriezustand und dergleichen geschrieben werden.
10A bis 10C sind Timingdiagramme, um den Leistungsversorgungscontroller (PSC) 46 zu veranlassen, Daten aus dem Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu lesen.
Um Daten aus dem Register des Status-LCD-Steuergatearray (SLCDC GA) 26 zu lesen, wird eine Adresse zum Kennzeichnen des Registers von dem Leistungsversorgungscontroller (PSC) 46 auf die PSC-Datenleitungen (PSC-DATA) 141 ausgegeben. Wenn das Strobesignal (STROB) von dem Leistungsversorgungscontroller (PSC) 46 abfällt, wird die Adresse auf den PSC-Datenleitungen (PSC-DATA) 141 von dem Status-LCD-Steuergatearray (SLCDC GA) 26 abgerufen. Der PSC 46 schaltet die PSC-DATA 141 in den Eingangszustand. Wenn das Lese-/Schreibsignal (R/W) von dem Leistungsversorgungscontroller (PSC) 46 in den Hochpegelzustand geht, wird der Lesevorgang des durch die Adresse gekennzeichneten Registers ausgeführt und die Lesedaten werden von dem Status-LCD-Steuergatearray (SLCDC GA) 26 auf die PSC-Datenleitungen (PSC-DATA) 141 aus gegeben. Wenn die Lesedaten auf den PSC-Datenleitungen (PSC-DATA) von dem Leistungsversorgungscontroller 46 abgerufen werden, geht das Strobesignal (STROB) in den Hochpegelzustand und das Lese-/Schreibsignal (R/W) schließlich in den Tiefpegelzustand. Als Ergebnis wird die Lesedatenausgabe von dem SLCDC GA 26 beendet.
Dieser Lesevorgang wird ausgeführt, wenn beispielsweise Steuerinformation von der CPU 21 als ein Befehl an den Leistungsversorgungscontroller (PSC) 46 übertragen wird. In diesem Fall wird der Lesevorgang als Antwort auf das Anforderungssignal (REQUEST) von dem Status-LCD-Steuergatearray (SLCDC GA) 26 durchgeführt.
Eine Mehrzahl von Kommunikationsregistern werden in dem Status-LCD-Steuergatearray (SLCDC GA) zur Kommunikation mit dem Leistungsversorgungscontroller (PSC) 46 erstellt. Sobald Steuerinformation in diesen Registern von der CPU 21 eingestellt ist, kann der oben erwähnte Lesevorgang wiederholt werden, um kontinuierlich eine Mehrzahl von Steuerinformationen durch den Leistungsversorgungscontroller (PSC) 46 auszulesen. In diesem Fall wird nur der fest zugeordnete Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 bei der Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Leistungsversorgungscontroller (PSC) 46 verwendet. Der Systembus (ISA-BUS) 11 wird nicht verwendet, so dass viele Arten von Steuerinformationen an den Leistungsversorgungscontroller (PSC) 46 übertragen werden können, ohne die Systemleistung als Ganzes nachteilig zu beeinflussen.
Eine ausführliche Anordnung des Tastaturcontrollers (KBC) 30 wird mit Bezug auf 11 bis 13 beschrieben.
11 zeigt Zustände der Signalzuweisung an die Mehrzahl von E/A-Ports des Tastaturcontrollers (KBC) 30. 12 und 13 beschreiben die Funktionen von Signalen, die an diesen E/A-Ports empfangen oder von diesen übertragen werden.
Der Tastaturcontroller (KBC) 30 umfasst einen Ein-Chip-Mikrocomputer mit einer CPU, einem ROM, einem RAM und einer Mehrzahl von E/A-Ports. Wie es in 11 gezeigt ist, sind diese E/A-Ports zugewiesen, um schnittstellenmäßig mit dem Systembus (ISA-BUS) 11, dem Status-LCD-Steuergatearray (SLCDC GA) 26, der internen Tastatur 51, der Maus 52, der externen Tastatur 53 und einer numerischen Tastatur 54 verbunden zu sein, wie es in 12 und 13 gezeigt ist.
Wie aus 12 und 13 ersichtlich ist, werden zur schnittstellenmäßigen Verbindung mit dem Systembus (ISA-BUS) acht Ports DB0 bis DB7, ein Rücksetzsignal-Eingabeanschluss (R), ein E/A-Schreibsignal-Eingabeanschluss (WR), ein E/A-Lesesignal-Eingabeanschluss (RE), ein Chipauswahlsignal-Eingabeanschluss (CS), ein Adresseneingabeanschluss (C/D) zum Empfangen des unteren dritten Bits (SA02) eines Systemadressensignals und Takteingabeanschlüsse (X1 und X2) verwendet. Die acht Ports DB0 bis DB7 werden verwendet, um Daten zwischen einem 8-Bit-Register in dem Tastaturcontroller (KBC) 30 und der CPU 21 auszutauschen, und sind mit den unteren acht Bits (SD7 bis SD0) des 16-Bit-Datenbusses des Systembusses (ISA-BUS) 11 verbunden.
Zur schnittstellenmäßigen Verbindung mit der internen Tastatur 51 werden Ports P00 bis P07, P30 bis P32 und P40 bis P47 benutzt. Von diesen Ports sind die Ports P00 bis P07 und P30 bis P32 jeweils mit den 11 Abtastleitungen der internen Tastatur 51 verbunden. Die Ports P40 bis P47 sind jeweils mit den acht Rückleitungen der internen Tastatur 51 verbunden. Von den Ports P00 bis P07 und P30 bis P32 werden die acht Ports P00 bis P07 ebenfalls bei der Kommunikation mit dem Status-LCD-Steuergatearray (SLCDC GA) 26 verwendet. Die Ports P00 bis P07 sind ebenfalls mit den 8-Bit-Datenleitungen des Tastaturschnittstellenbusses (KBC-BUS) 13 verbunden, wie es mit Bezug auf 5 beschrieben ist. Zur schnittstellenmäßigen Verbindung mit dem Status-LCD-Steuergatearray (SLCDC GA) 26 werden zusätzlich zu den Ports P00 bis P07 die Ports P60 bis P62 ebenfalls verwendet. Die Ports P60 und P61 werden verwendet, um das Lese-/Schreibsignal (R/W) und das Strobesignal (STROB) an das Status-LCD-Steuergatearray (SLCDC GA) 26 zu übertragen. Der Port P62 wird verwendet, um das Anforderungssignal (REQUEST) von dem Status-LCD-Steuergatearray (SLCDC GA) 26 zu empfangen. Zur schnittstellenmäßigen Verbindung mit der externen Tastatur 53 werden die Ports P26 und P27 verwendet. Die Ports P26 und P27 werden verwendet, um Daten und einen Takt mit dem in der externen Tastatur 53 aufgenommenen Abtastcode-Controller auszutauschen.
Der Tastaturcontroller (KBC) 30 weist zwei Arten von Ports auf, um mit der CPU 21 zu kommunizieren. Eine Art von Port ist ein Port zum Kommunizieren mit der CPU 21 durch den Systembus (ISA-BUS) 11 und die andere Art von Bus ist ein Port zum Kommunizieren mit der CPU 21 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und dem Status-LCD-Steuergatearray (SLCDC GA) 26.
In diesem Fall wird der Port zum Kommunizieren mit der CPU 21 durch den Systembus (ISA-BUS) 11 verwendet, um existierende Befehle auszutauschen, die der Tastatursteuerung und dergleichen zugeordnet sind, die bei der Ausführung eines Anwendungsprogramms oder dergleichen erfordert, um normale Tastendaten zu übertragen, erforderlich sind, um sie an das Anwendungsprogramm oder dergleichen zu transferieren. Andererseits wird der Port zum Kommunizieren mit der CPU 21 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 verwendet, um die an diesen Computer gelieferte Funktion zu erweitern, d.h. den Austausch von Befehlen, die der Ausführung der Schnelltastenverarbeitung und der Sicherheitsfunktion zugeordnet sind, und um Schnelltasten-Daten zu übertragen.
Auf diese Art und Weise ist der Tastaturcontroller (KBC) 30 angeordnet, um den existierenden Befehl, der bei dem Anwendungsprogramm oder dergleichen verwendet wird, und anderen Befehle, die zur Funktionserweiterung durch unterschiedliche Befehlswegrouten hinzugefügt werden, auszutauschen. Aus diesem Grund wird die Ausführung einer besonderen Funktion angefordert, während ein Befehl von dem Anwendungsprogramm in dem E/A-Register zur Kommunikation mit dem Systembus eingestellt wird, das in dem Tastaturcontroller (KBC) 30 angeordnet ist, wobei der Befehl zum Ausführen der angeforderten besonderen Funktion ausgetauscht werden kann, ohne den Inhalt dieses E/A-Registers vorübergehend zu speichern. Die Erweiterungsfunktion kann wirksam durchgeführt werden, ohne die Ausführung des Anwendungsprogramms nachteilig zu beeinflussen, während die Kompatibilität mit einem herkömmlichen System beibehalten wird.
14 ist ein Ablaufdiagramm für die Tastendatenübertragungsverarbeitung durch den Tastaturcontroller (KBC) 30.
Bei der Tastendatenübertragung bestimmt der Tastaturcontroller (KBC) 30, ob die gedrückte Taste der internen Tastatur 51 eine Schnelltaste ist (d.h. Fn + (eine beliebige andere Taste)) (Schritt S11). Diese Bestimmung kann derart durchgeführt werden, dass ein Abtastcode, der der gedrückten Taste entspricht, mit demjenigen der Fn-Taste verglichen wird, um zu bestimmen, ob eine Koinzidenz festgelegt ist.
Wenn die gedrückte Taste eine Schnelltaste ist, überträgt der Tastaturcontroller (KBC) 30 Tastendaten von den Ports P00 bis P07, die mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbunden sind, an das Status-LCD-Steuergatearray (SLCDC GA) 26 (Schritt S12). In diesem Fall stellen zu übertragenden Tastendaten einen Abtastcode eines gleichzeitig mit der Fn-Taste gedrückten Taste dar (die Betätigungszeitspanne wird durch einen Erzeugungscode dargestellt, und die Tastenfreigabe wird durch einen Unterbrechungscode dargestellt). Dieser Abtastcode wird in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Bei Schritt S12 der Tastendatenübertragung stellt der Tastaturcontroller (KBC) 30 Daten "1" in Bit 7 des SMI-Übertragungsregisters 102 des Status-LCD-Steuergatearray (SLCDC GA) 26 ein, um ein SMI-Signal auszugeben.
Wenn die gedrückte Taste andererseits als eine von einer Schnelltaste unterschiedliche Taste bestimmt wird, überträgt der Tastaturcontroller (KBC) 30 Tastendaten von den Ports DB0 bis DB7, die mit dem Systembus (ISA-BUS) 11 verbunden sind (Schritt S13). Bei dieser Datenübertragungsverarbeitung werden die Tastendaten in dem Register in dem Tastaturcontroller (KBC) 30 eingestellt, um mit dem Systembus (ISA-BUS) 11 zu kommunizieren, und ein Tasteneingabe-Interruptsignal IRQ1 wird von dem Port 24 erzeugt. Das Tasteneingabe-Interruptsignal IRQ1 wird als ein maskierbarer Interrupt an die CPU 21 durch den E/A-Controller 22 geliefert.
15 ist ein Ablaufdiagramm, das eine Befehlsverarbeitung durch den Tastaturcontroller (KBC) 30 zeigt.
Die Befehlsverarbeitungsfunktionen des Tastaturcontrollers (KBC) 30 werden ungefähr in eine existierende Befehlsverarbeitungsfunktion, die an das Anwendungsprogramm oder dergleichen freigegeben wird, und jede andere Erweiterungsbefehlsverarbeitungsfunktion klassifiziert. Die existierende Befehlsverarbeitungsfunktion wird verwendet, um eine normale Tasteneingabesteuerung, wie beispielsweise eine Wiederholungsgeschwindigkeitssteuerung, durchzuführen. Die Erweiterungsbefehlsverarbeitungsfunktion wird verwendet, um die Schnelltastenfunktion und die Sicherheitsfunktion zu verwirklichen. Bei dieser Erweiterungsbefehlsverarbeitung werden beispielsweise eine Passwort-Vergleichsverarbeitung beim Einschalten, eine Passwort-Vergleichsverarbeitung bei dem sofortigen Sicherheitsmodus, eine Registrierungsverarbeitung der Schnelltasten-Definitionsinformation von der externen Taste und dergleichen durchgeführt.
Die existierende Befehlsverarbeitungsfunktion für die normale Tasteneingabesteuerung oder dergleichen wird als Antwort auf einen von der CPU 21 durch die Ports DB0 bis DB7, die mit dem Systembus (ISA-BUS) 11 verbunden sind, empfangenen Befehl ausgeführt. Das Befehlsverarbeitungsergebnis wird ebenfalls der CPU 21 über den Systembus (ISA-BUS) 11 mitgeteilt. Die Erweiterungsbefehlsverarbeitungsfunktion, wie beispielsweise eine Passwort-Vergleichsverarbeitung, und die Schnelltasten-Definitionsinformations-Registrierungsverarbeitung wird als Antwort auf einen von der CPU 21 über die Ports P00 bis P07 empfangenen Befehl durchgeführt, die mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbunden sind. Das Befehlsverarbeitungsergebnis wird der CPU 21 ebenfalls über den Tastaturschnittstellenbus (KBC-BUS) 13 mitgeteilt.
Die normale Befehlsverarbeitung und die Erweiterungsbefehlsverarbeitung weisen unterschiedliche Ausführungsfunktionen, eine Befehlsempfangsverarbeitungsform und eine Befehlsergebnisinformationsverarbeitungsform auf. Aus diesem Grund wird die Befehlsverarbeitung durch den Tastaturcontroller (KBC) 30 wie folgt ausgeführt.
D.h., dass der Tastaturcontroller (KBC) 30 bestimmt, ob ein Befehl ein Befehl ist, der durch den Systembus (ISA-BUS) 11 geliefert wird, oder ein Befehl ist, der durch den Tastaturschnittstellenbus (KBC-BUS) 13 geliefert wird. Diese Bestimmung wird durchgeführt, indem bestimmt wird, ob das an den Port WR gelieferte E/A-Schreibsignal (IOWR) oder das an den Port 62 gelieferte Anforderungssignal aktiviert ist (Schritte S21 und S22).
Wenn das E/A-Signal (IOWR) aktiviert ist, wird der aktuelle Befehl durch den Systembus (ISA-BUS) 11 geliefert und eine durch Schritte S23 bis S25 gebildete normale Verarbeitungsroutine ausgeführt. In diesem Fall empfängt der Tastaturcontroller (KBC) 30 einen Befehl von den Ports DB0 bis DB7, die mit dem Systembus (ISA-BUS) 11 verbunden sind (Schritt S23). Der Tastaturcontroller (KBC) 30 führt eine Befehlsverarbeitung für eine normale Tasteneingabesteuerung, wie beispielsweise eine Wiederholungsgeschwindigkeitssteuerung, die von dem Anwendungsprogramm oder dergleichen angefordert wird, in Übereinstimmung mit dem empfangenen Befehl durch (Schritt S24). Wenn die Befehlsverarbeitung abgeschlossen ist, stellt der Tastaturcontroller (KBC) 30 Daten, die das Verarbeitungsergebnis oder das Ende der Verarbeitung darstellen, in dem E/A-Register zur Kommunikation mit dem Systembus (ISA-BUS) 11 ein. Diese Daten werden von den Ports DB0 bis DB7 an die CPU 21 übertragen (Schritt S25).
Andererseits wird, wenn das Anforderungssignal (REQUEST) aktiviert ist, der aktuelle Befehl durch den Tastaturschnittstellenbus (KBC-BUS) 13 geliefert. Die durch die Schritte S26 bis S28 gebildete Erweiterungsverarbeitungsroutine wird ausgeführt. In diesem Fall empfängt der Tastaturcontroller (KBC) den Befehl von den Ports P00 bis P07, die mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbunden sind (Schritt S26). Diese Wiederholungsverarbeitung wird durchgeführt, so dass der Tastaturcontroller (KBC) 30 auf ein vorbestimmtes Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 Lesezugriffe als Antwort auf das Anforderungssignal (REQUEST) durchführt. Der Tastaturcontroller (KBC) 30 führt eine Erweiterungsbefehlsverarbeitung in Übereinstimmung mit dem empfangenen Befehl durch (Schritt S27). Wenn diese Befehlsverarbeitung abgeschlossen ist, schreibt der Tastaturcontroller (KBC) 30 Daten, die das Verarbeitungsergebnis oder das Ende der Verarbeitung darstellen, in ein vorbestimmtes Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 von den Ports P00 bis P07, um der CPU 21 das Verarbeitungsergebnis oder das Ende der Verarbeitung mitzuteilen (Schritt S28).
Auf diese Art und Weise verwendet der Tastaturcontroller (KBC) 30 nicht den Systembus (ISA-BUS) 11, sondern verwendet den Tastaturschnittstellenbus (KBC-BUS) 13, um den Erweiterungsverarbeitungsbefehl zu empfangen und das Verarbeitungsergebnis zu übertragen. Aus diesem Grund kann die Schnelltastenverarbeitung und jede andere Erweiterungsverarbeitung mittels des Tastaturcontrollers (KBC) 30 ohne Verlängern der Zeit durchgeführt werden, die der Systembus (ISA-BUS) 11 belegt ist. Daher kann die Leistung des Computersystems als Ganzes verbessert werden.
Die Schnelltasten-Definitionsregistrierungsverarbeitung wird als Erweiterungsbefehlsverarbeitung beispielhaft dargestellt.
Da die externe Tastatur 53 die [Fn]-Taste nicht aufweist, muss eine Schnelltastenfunktion durch eine Kombination von Tasten verwirklicht werden. Wenn eine Schnelltaste einer spezifischen Taste der externen Tastatur 53 zugewiesen ist, kann die Tastenzuweisung abhängig von den auszuführenden Anwendungsprogrammen überlappen. Bei diesem Computer wird ein Schnelltastenmuster, das bei der externen Tastatur in Gebrauch ist, von einem Benutzer in einer Kombination von einem Maximum von drei Tasten frei ausgewählt. Dieses Schnelltastenmuster kann beispielsweise durch Starten eines Einstellprogramms gekennzeichnet werden. Das gekennzeichnete Tastenmuster wird in dem CMOS-Speicher der Echtzeituhr (RTC) in dem E/A-Controller 22 gespeichert, der mit Bezug auf 1 beschrieben ist.
Bei der Initialisierungsroutine, die ausgeführt wird, wenn der Leistungsschalter angeschaltet wird, führt die CPU 21 Anfangseinstellungen verschiedener Arten von Controllern in Übereinstimmung mit der in dem CMOS-Speicher gespeicherten Systemkonfigurationsinformation durch. Um den Tastaturcontroller (KBC) 30 zu initialisieren, werden ein Schnelltasten-Definitionsinformationsregistrierungs-Verarbeitungsbefehl und das Tastenmuster einer Schnelltaste, das in dem CMOS-Speicher gespeichert ist, von der CPU 21 in den entsprechenden Registern in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Ein Anforderungssignal (REQUEST) wird von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an den Tastaturcontroller (KBC) 30 geliefert.
Als Antwort auf das Anforderungssignal (REQUEST) führt der Tastaturcontroller (KBC) 30 Lesezugriffe auf das vorbestimmte Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch. Wenn die ausgelesenen Daten einen Schnelltasten-Definitionsinformationsregistrierungsbefehl darstellen, wird das Tastenmuster der Schnelltaste aus dem Register des Status-LCD-Steuergatearray (SLCDC GA) 26 gelesen und in dem internen RAM oder dergleichen registriert. Auf diese Art und Weise wird das von dem Benutzer gekennzeichnete Schnelltastenmuster als die Schnelltasten-Definitionsinformation in dem Tastaturcontroller (KBC) 30 registriert.
Dieses Schnelltastenmuster wird nur verwendet, wenn die externe Tastatur 53 verwendet wird. Wenn die interne Tastatur 51 verwendet wird, wird die Fn-Taste verwendet. Die externe Tastatur 53 wird optional an dem Computer-Hauptkörper durch den Benutzer nach Bedarf angebracht. Die Anbringung/Abnahme der externen Tastatur 53 wird von dem Tastaturcontroller (KBC) 30 bei der Initialisierung erfasst. Dieser Erfassungsvorgang wird mittels bekannter Verfahren wie folgt durchgeführt. Beispielsweise wird der Takt und Daten an die mit der externen Tastatur 53 verbundenen Ports P26 und P27 übertragen, um eine Antwort von der externen Tastatur 53 zu prüfen. Alternativ wird ein Abfall in der Spannung des mit der externen Tastatur 53 verbundenen Verbinders geprüft.
Wenn der Leistungsschalter angeschaltet wird, während die externe Tastatur 53 angebracht ist, wird nur eine Tasteneingabe von der externen Tastatur 53 angenommen, und jede Tasteneingabe von der internen Tastatur 51 wird ungültig gemacht.
Die tatsächliche Tastendatenübertragungsverarbeitung durch den Tastaturcontroller (KBC) 30 wird in 16 gezeigt.
Genauer gesagt prüft bei der Tastendatenübertragung der Tastaturcontroller (KBC) 30 die Anwesenheit/Abwesenheit der externen Tastatur 53 (Schritt S31). Dies kann durch Bezug auf die Anwesenheits-/Abwesenheitsinformation der externen Tastatur 53 geprüft werden, die beispielsweise während der Initialisierung erfasst wird. Wenn die externe Tastatur 53 nicht an dem Hauptkörper angebracht ist, wird der der gedrückten Taste entsprechende Abtastcode mit demjenigen der Fn-Taste verglichen, wie es in Bezug auf 14 beschrieben wird, um zu bestimmen, ob die gedrückte Taste eine Schnelltaste ist (Fn + (irgendeine andere Taste)) (Schritt S32). Wenn die gedrückte Taste die Schnelltaste ist, überträgt der Tastaturcontroller (KBC) 30 die Tastendaten von den mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbundenen Ports P00 bis P07 an das Status-LCD-Steuergatearray (SLCDC GA) 26 (Schritt S34). Wenn die gedrückte Taste eine andere Taste als die Schnelltaste ist, überträgt der Tastaturcontroller (KBC) 30 die Tastendaten von den mit dem Systembus (ISA-BUS) 11 verbundenen Ports DB0 bis DB7 (Schritt S35).
Wenn die externe Tastatur 53 andererseits mit dem Hauptkörper verbunden ist, wird der der gedrückten Taste entsprechende Abtastcode mit dem Abtastcode des Host-Tastenmusters verglichen, der bei der Initialisierung registriert wird, um zu bestimmen, ob die gedrückte Taste eine Schnelltaste ist (d.h. (Schnelltastenmuster) + (irgendeine andere Taste)) (Schritt S33). Wenn JA bei Schritt S33, wird die Verarbeitung bei Schritt S34 ausgeführt. Andernfalls wird die Verarbeitung bei Schritt S35 ausgeführt.
Die ausführliche Tastendatenübertragungsverarbeitung, die durchgeführt wird, wenn die externe Tastatur 53 mit dem Hauptkörper verbunden ist, wird nachstehend beschrieben. Es sei angenommen, dass ein Schnelltastenmuster durch zwei Tasten, d.h. die [Ctrl]-Taste + die [Alt]-Taste, festgelegt wird, und dass die [Ctrl]- und [Alt]-Tasten sequentiell gedrückt werden und gedrückt bleiben, und eine [F1]-Taste gedrückt wird. In diesem Fall überträgt der Tastaturcontroller (KBC) 30 Tastendaten wie folgt.

(1) Der Abtastcode der [Ctrl]-Taste wird von den mit dem Systembus (ISA-BUS) 11 verbundenen Ports DB0 bis DB7 wie bei dem Normalbetrieb übertragen.
(2) Der Abtastcode der [Alt]-Taste wird nicht übertragen, da die Betätigung der [Alt]-Taste es möglich macht, einen Schnelltastenzustand einzustellen. Zu diesem Zeitpunkt wird der Unterbrechungscode der [Ctrl]-Taste von den mit dem Systembus (ISA-BUS) 11 verbundenen Ports DB0 bis DB7 übertragen.
(3) Wenn die [F1]-Taste als Nächstes gedrückt wird, wird der Abtastcode der [F1]-Taste von den mit dem Tastaturschnittstellenbus (KBC-BUS) 13 verbundenen Ports P00 bis P07 an das Status-LCD-Steuergatearray (SLCDC GA) 26 übertragen, um der CPU 21 die Eingabe der Schnelltaste mittels eines SMI-Signals mitzuteilen.

Die von dem Leistungsversorgungscontroller (PSC) 46 ausgeführte Schnelltastenverarbeitung wird nachstehend beschrieben.
Der Leistungsversorgungscontroller (PSC) 46 tauscht verschiedene Arten von Steuerinformation mit der CPU 21 mittels der Register des Status-LCD-Steuergatearray (SLCDC GA) 26 aus. Der Leistungsversorgungscontroller (PSC) 46 führt eine Lautsprecherlautstärkeeinstellung oder die Helligkeits-/Kontrasteinstellung des LCD-Panels 49 in Übereinstimmung mit den in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellten Schnelltastendaten durch.
17 zeigt eine Hardwareschaltung für die Lautsprecherlautstärkeeinstellung.
Eine Lautsprecherlautstärkeeinstellfunktion kann durch einen Schnelltastenvorgang mittels der [Fn]-Taste + der [F4]-Taste ausgeführt werden. Jedes Mal, wenn dieser Schnelltastenvorgang durchgeführt wird, werden vier Zustände, d.h. "kleine Lautstärke", "mittlere Lautstärke ", "große Lautstärke " und "aus" rotierbar eingestellt, und zur gleichen Zeit wird ein Piepton erzeugt. In diesem Fall wird der während der Zeitspanne des Drückens der [Fn]- und [F4]-Tasten erzeugte Piepton beibehalten.
Diese Funktion wird von dem Leistungsversorgungscontroller (PSC) 46 und der in 17 gezeigten Hardwarelogik verwirklicht. D.h., dass eine Treiberschaltung 61 eines Lautsprechers 60 zwei Ports A und B aufweist. Vier Lautsprecher-Leistungsversorgungsspannungen (SPK VCC) werden selektiv von dem Leistungsversorgungscontroller (PSC) 46 an den Port A geliefert. Die vier Lautsprecher-Leistungsversorgungsspannungen (SPK VCC) entsprechen den vier Zuständen, d.h. "kleine Lautstärke", "mittlere Lautstärke ", "große Lautstärke " bzw. "aus". Ein Impulssignal, um den Lautsprecher 60 zu veranlassen, einen Piepton zu erzeugen, wird an den Port B der Treiberschaltung 61 geliefert. Dieses Impulssignal wird durch ein UND-Gatter 62 und ein ODER-Gatter 63 erzeugt, die in dem PCMCIA-Gatearray (PCMCIA GA) 28 angeordnet sind.
Ein Taktsignal mit einer Frequenz des Pieptons wird von dem Zeitgeber in dem E/A-Controller 22 an einen Eingangsanschluss des UND-Gatters 62 geliefert, und eine Ausgabe von dem ODER-Gatter 63 wird an den anderen Eingangsanschluss des UND-Gatters 62 geliefert. Ein Lautsprecher-AN-Signal wird von dem Leistungsversorgungscontroller (PSC) 46 an einen ersten Eingangsanschluss des ODER-Gatters 63 geliefert, ein Alarmsignal zum Signalisieren verschiedener abnormaler Zustände wird an einen zweiten Eingangsanschluss des ODER-Gatters 63 geliefert und ein durch ein Anwendungsprogramm erzeugtes Piepsignal wird an einen dritten Eingangsanschluss des ODER-Gatters 63 geliefert. Dieses Alarmsignal wird in solchen Fällen erzeugt, wenn das LCD-Panel 49 in den Anschaltzustand geschlossen ist und der Wechselstromadapter unbeabsichtigterweise abgetrennt ist.
Der Leistungsversorgungscontroller (PSC) 46 führt periodisch Lesezugriffe auf das Fn-Statusregister 101 durch. Der Leistungsversorgungscontroller (PSC) 46 stellt das Lautsprecher-AN-Signal auf "1", wenn der Abtastcode (Erzeugungscode) der [F4]-Taste empfangen wird, und stellt das Lautsprecher-AN-Signal auf "0", wenn ein Unterbrechungscode empfangen wird. Der Leistungsversorgungscontroller (PSC) 46 erzeugt rotierbar die vier Lautsprecher-Leistungsversorgungsspannungen (SPK VCC), die jeweils der "kleinen Lautstärke", "mittleren Lautstärke", "großen Lautstärke " und "aus" entsprechen. Diese Drehung wird jedes Mal durchgeführt, wenn der Abtastcode (Erzeugungscode) der [F4]-Taste empfangen wird.
Ein Vorgang des Umschaltens der Lautsprecherlautstärke durch eine Schnelltaste wird mit Bezug auf die Timingdiagramme von 18A bis 18C beschrieben.
Wenn die [Fn]-Taste und die [F4]-Taste auf der internen Tastatur 51 gleichzeitig gedrückt werden, wird der Abtastcode (Erzeugungscode) der [F4]-Taste in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um periodisch einen Lesezugriff auf das Fn-Statusregister 101 durchzuführen. Wenn der gelesene Inhalt den Abtastcode (Erzeugungscode) der [F4]-Taste darstellt, setzt der Leistungsversorgungscontroller (PSC) 46 das Lautsprecher-AN-Signal auf "1". Der Leistungsversorgungscontroller (PSC) 46 rotiert die Zustände der aktuellen Lautsprecher-Leistungsversorgungsspannung (SBK VCC) um einen Schritt. Wenn die aktuelle Lautsprecher-Leistungsversorgungsspannung (SBK VCC) beispielsweise der "kleinen Lautstärke" entspricht, wird die Spannung in eine Spannung umgeschaltet, die der "mittleren Lautstärke" entspricht. Ein Piepton mit der "mittleren Lautstärke" wird von dem Lautsprecher 60 erzeugt. Wenn die Taste [F4] freigeben wird, wird der Unterbrechungscode der [F4]-Taste in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt und von dem Leistungsversorgungscontroller (PSC) 46 ausgelesen. Wenn der Unterbrechungscode der [F4]-Taste ausgelesen wird, setzt das Status-LCD-Steuergatearray (SLCDC GA) 26 das Lautsprecher-AN-Signal auf "0". Daher wird die Erzeugung des Pieptons mit der "mittleren Lautstärke" angehalten.
In diesem Zustand wird, wenn die Tasten [Fn] und [F4] gleichzeitig gedrückt werden, die Lautsprecher-Leistungsversorgungsspannung (SBK VCC) von dem der "mittleren Lautstärke" entsprechenden Wert zu dem der "großen Lautstärke" entsprechenden Wert umgeschaltet. Ein Piepton mit der "großen Lautstärke" wird weiterhin erzeugt, bis die Taste [F4] freigegeben wird. Wenn die Tasten [Fn] und [F4] erneut gleichzeitig gedrückt werden, wird die Lautsprecher-Leistungsversorgungsspannung (SBK VCC) von dem Wert, der "großen Lautstärke" entspricht, auf den Wert (Leistung AUS), dem "aus" entspricht, umgeschaltet. In diesem Fall wird kein Piepton von dem Lautsprecher 60 erzeugt.
Auf diese Art und Weise wird beim Umschalten der Lautsprecherlautstärke durch die Schnelltastenverarbeitung ein Piepton kontinuierlich erzeugt, während die Tasten [Fn] und [F4] gleichzeitig gedrückt bleiben. Aus diesem Grund kann der Benutzer die Pieptonerzeugungszeitspanne und die Helligkeit und den Kontrast des LCD-Panels 49 (lineare Änderungen während des Drückens von Rauf/Runter) in Übereinstimmung mit der Zeitspanne beliebig einstellen, während derselben die Tasten [Fn] und [F4] gleichzeitig gedrückt bleiben.
Die Helligkeits- und die Kontrasteinstellung der LCD 49 wird nun mit Bezug auf 19A bis 19C und 20 beschrieben.
Um die Helligkeit der LCD zu erhöhen, werden die Tasten [Fn] und [↑] gedrückt. Um die Helligkeit der LCD zu verringern, werden die Tasten [Fn] und [↓] gedrückt. Um den Kontrast der LCD zu erhöhen, werden die Tasten [Fn] und [→] gedrückt. Um den Kontrast der LCD zu verringern, werden die Tasten [Fn] und [←] gedrückt. Da die Helligkeitssteuerung und die Kontraststeuerung der LCD ähnlich sind, wird nur die Helligkeitssteuerung der LCD erläutert.
Wenn die Tasten [Fn] und [↑] in der internen Tastatur 51 gedrückt werden, wird der Abtastcode der Taste [↑] in dem Fn-Statusregister 101 in dem SLCDC GA 26 ähnlich dem Umschaltvorgang der Lautsprecherlautstärke eingestellt. Der PSC 46 fragt das Fn-Statusregister 101 ab und inkrementiert den Wert des Helligkeitsregisters 55 (8 Bits) in dem in 20 gezeigten PSC 46 um eins, wenn der ausgelesene Inhalt der Abtastcode der Taste [↑] ist. Auf ähnliche Art und Weise dekrementiert, wenn der ausgelesene Inhalt der Abtastcode der Taste [↓] ist, der PSC 46 den Inhalt des Helligkeitsregisters 55 um 1. Wie es in 19A bis 19C gezeigt ist, werden, wenn die Taste [↑] oder die Taste [↓] für eine vorbestimmte Zeitspanne, beispielsweise eine Sekunde oder mehr, gedrückt bleibt, die obigen Inkrementier- oder Dekrementiervorgänge wiederholt. Das Helligkeitsregister 55 umfasst 8 Bits und dessen Wert reicht von 0 bis 255. Der Inhalt des Helligkeitsregisters wird in Helligkeitsspannungswerte von 0 bis 5 V durch den D/A-Wandler 46 umgewandelt und an eine Hintergrundbeleuchtungssteuerschaltung (nicht gezeigt) durch den Puffer 67 geliefert.
Auf ähnliche Art und Weise wird bei der Kontrasteinstellung der Wert des Kontrastregisters 57 um 1 inkrementiert oder dekrementiert als Antwort auf das Drücken der Taste [→] bzw. der Taste [←], und der Wert wird in den Kontrastspannungsbereich, der von 0 bis 5 V reicht, von dem D/A-Wandler 58 umgewandelt und an eine Kontrastspannungssteuerschaltung (nicht gezeigt) geliefert.
Wie es oben beschrieben ist, sind bei dem tragbaren Computer dieser Ausführungsform die fest zugeordneten Register zur Kommunikation mit dem Tastaturcontroller (KBC) 30 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 angeordnet, das mit dem Systembus (ISA-BUS) 11 verbunden ist. Diese fest zugeordneten Register und der Tastaturcontroller (KBC) 30 sind über den Tastaturschnittstellenbus (KBC-BUS) 13 verbunden. Aus diesem Grund führt die CPU 21 Lese-/Schreibzugriffe auf die fest zugeordneten Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 über den Systembus (ISA-BUS) 11 durch. Der Tastaturcontroller (KBC) 30 führt Lese-/Schreibzugriffe auf die fest zugeordneten Register über den Tastaturschnittstellenbus (KBC-BUS) 13 durch. Daher wird der Austausch verschiedener Arten von Steuerinformationen, wie beispielsweise Befehle zwischen der CPU 21 und dem Tastaturcontroller (KBC) 30, durchgeführt.
In diesem Fall kann bei dem Transfer von der CPU 21 zu dem Tastaturcontroller (KBC) 30 der Tastaturcontroller (KBC) 30 weitere Verarbeitungsvorgänge durchführen, während die CPU 21 die Steuerinformation in die Registergruppe oder Register über den Systembus (ISA-BUS) 11 schreibt. Wenn die Steuerinformation in die Registergruppe geschrieben wird, wird ein Anforderungssignal von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an den Tastaturcontroller (KBC) 30 übertragen. Danach wird die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und dem Tastaturcontroller (KBC) 30 durchgeführt. Während dieser Zeitspanne sind die CPU 21 und der Systembus (ISA-BUS) 11 frei von diesem Steuerinformationstransfer. Auf ähnliche Art und Weise sind bei der Übertragung von dem Tastaturcontroller (KBC) 30 an die CPU 21, während der Tastaturcontroller (KBC) 30 Steuerinformation in die Registergruppe über den Tastaturschnittstellenbus (KBC-BUS) 13 schreibt, die CPU 21 und der Systembus (ISA-BUS) 11 frei von diesem Steuerinformationstransfer. Wenn die Steuerinformation in die Registergruppe geschrieben wird, wird ein SMI-Signal von dem Status-LCD-Steuergatearray (SLCDC GA) 26 an die CPU 21 übertragen. Danach wird die Kommunikation zwischen dem Status-LCD-Steuergatearray (SLCDC GA) 26 und der CPU 21 durchgeführt. Während dieser Zeitspanne ist der Tastaturcontroller (KBC) 30 frei diesem Steuerinformationstransfer.
Sogar wenn die Anzahl von Malen der Übertragung zwischen der CPU und dem Tastaturcontroller (KBC) 30 erhöht wird, ist die Anstieg in der Zeit, während derselben der Systembus (ISA-BUS) 11 und der CPU 21 belegt sind, sehr klein. Der Tastaturcontroller (KBC) 30 kann besondere Funktionen, die der Systemfunktionserweiterung zugeordnet sind, wie beispielsweise die Schnelltastenfunktion und die Sicherheitsfunktion, ohne Verschlechtern der Systemleistung aufweisen.
Die Kommunikation zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 kann verwirklicht sein, so dass die CPU 21 Lese-/Schreibzugriffe auf die fest zugeordnete Registergruppe zur Kommunikation mit dem in dem Status-LCD-Steuergatearray (SLCDC GA) 26 angeordneten Leistungsversorgungscontroller (PSC) 46 durch den Systembus (ISA-BUS) 11 durchführt, und der Leistungsversorgungscontroller (PSC) 46 Lese-/Schreibzugriffe auf die Registergruppe durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 durchführt. Daher kann die Kommunikation zwischen der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46 ebenfalls wirksam durchgeführt werden.
Bei dieser Ausführungsform umfasst der Tastaturcontroller (KBC) 30 zwei Arten von Ports, um mit der CPU 21 zu kommunizieren. Eine Art von Port ist ein Port zum Kommunizieren mit der CPU 21 über den Systembus (ISA-BUS) 11, und die andere Art von Port ist ein Port zum Kommunizieren mit der CPU 21 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und das Status-LCD-Steuergatearray (SLCDC GA) 26. In diesem Fall wird der Port zum Kommunizieren mit der CPU 21 durch den Systembus (SYSTEM-BUS) 11 verwendet, um der Tastatursteuerung oder dergleichen zugeordnete Befehle auszutauschen, die bei der Ausführung eines Anwendungsprogramms oder dergleichen erforderlich sind, um die Kompatibilität mit einem herkömmlichen System beizubehalten. Dieser Port wird ebenfalls verwendet, um normale Tastendaten an das Anwendungsprogramm oder dergleichen zu übertragen. Andererseits wird der Port zum Kommunizieren mit der CPU 21 durch den Tastaturschnittstellenbus (KBC-BUS) 13 und dem Status-LCD-Steuergatearray (SLCDC GA) 26 verwendet, um der Ausführung von Erweiterungsfunktionen zugeordnete Befehle, d.h. der Schnelltastenverarbeitung und der Sicherheitsfunktion, die in diesem Computer vorgesehen sind, auszutauschen, und um Schnelltastendaten zu übertragen.
Auf diese Art und Weise ist der Tastaturcontroller (KBC) 30 angeordnet, um den existierenden Befehl, der bei dem Anwendungsprogramm und dergleichen verwendet wird, und anderen Befehlen, die zur Funktionserweiterung durch unterschiedliche Befehlswegrouten hinzugefügt werden, auszutauschen. Aus diesem Grund wird die Ausführung einer besonderen Funktion angefordert, während ein Befehl von dem Anwendungsprogramm in dem E/A-Register zur Kommunikation mit dem Systembus eingestellt wird, der in dem Tastaturcontroller (KBC) 30 angeordnet ist, wobei der Befehl zum Ausführen der angeforderten besonderen Funktion ohne vorübergehendes Speichern des Inhalts dieses E/A-Registers ausgetauscht werden kann. Die Erweiterungsfunktion kann wirksam durchgeführt werden, ohne die Ausführung des Anwendungsprogramms nachteilig zu beeinflussen, während die Kompatibilität mit einem herkömmlichen System beibehalten wird.
Die Kommunikation von dem Tastaturcontroller (KBC) 30 mit dem Leistungsversorgungscontroller (PSC) 46 wird durchgeführt, um den Leistungsversorgungscontroller (PSC) 46 zu veranlassen, eine Schnelltastenverarbeitung durchzuführen. In diesem Fall ist die CPU 21 nicht bei dieser Kommunikation beteiligt. D.h., dass die Schnelltastenverarbeitungsfunktion von dem Leistungsversorgungscontroller (PSC) 46 durch Lesen der Tastendaten in dem Fn-Statusregister in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Leistungsversorgungs-Schnittstellenbus (PSC-BUS) 14 durchgeführt wird.
Bei dieser Ausführungsform wird die Übertragung der Steuerinformation an die CPU 21 mittels des SMI-Signals durchgeführt. Wenn eine CPU jedoch kein Interruptsignal, wie beispielsweise ein SMI-Signal, aufweist, wird ein NMI-Signal anstatt des SMI-Signals verwendet.
21 ist ein Blockdiagramm, das die Anordnung des dritten Aspekts gemäß der Erfindung zeigt. Die gleichen Bezugsziffern wie in 1 bezeichneten die gleichen Teile in 21.
In 21 bezeichnet die Bezugsziffer 21 eine CPU (Haupt-CPU) zum Steuern des Gesamtsystems. In diesem Fall wird die CPU 21 beispielhaft von einer CPU dargestellt, die den oben erwähnten SMI-Interrupt-Anforderungseingabeanschluss aufweist. Ein Leistungsversorgungscontroller (PSC) 46 unterbricht die Datenübertragung durch das SMI-Interruptsignal. Wenn das SMI-Interruptsignal bei diesem Aspekt erzeugt wird, prüft die CPU 21 eine Interrupt-Erzeugungsquelle in Übereinstimmung mit Zuständen einer Mehrzahl von vorbestimmten Interruptregistern in fest zugeordneten Registern, die in einem Gatearray (GA) 26 angeordnet sind. Die CPU 21 führt dann eine in 26 gezeigte Leistungssparmodussteuerverarbeitung durch.
Bezugsziffern 65 und 25 sind Systemspeicher, auf die unter der Steuerung der CPU 21 zugegriffen wird. Genauer gesagt, ist der Systemspeicher 65 ein RAM, der als ein Programmspeicherbereich, ein Arbeitsbereich und dergleichen von Programmen als Ausführungsobjekte verwendet wird. Der Systemspeicher 25 ist ein BIOS-ROM, der ein System-BIOS speichert.
Das Gatearray (GA) 26 ist zwischen der CPU 21 und einem Tastaturcontroller (KBC) 30 (später beschrieben) und dem Leistungsversorgungscontroller (PSC) 46 angeordnet. Das Gatearray (GA) 26 umfasst Eingangs-/Ausgangsports (Schnittstellenlogik), an denen die Busse der obigen Komponenten verbunden sind. Das Gatearray (GA) 26 ist mit der CPU 21 durch einen Systembus (SYSTEM-BUS) 11 mit dem Leistungsversorgungscontroller (PSC) 46 durch einen PSC-BUS (PSC-BUS) und mit dem Tastaturcontroller (KBC) 30 durch einen KBC-Bus (KBC-BUS) 13 verbunden. Eine durch eine Mehrzahl von Registern aufgebaute Registergruppe, die adressiert wird, damit durch die mit den obigen Bussen verbundenen Eingangs-/Ausgangsports Lese-/Schreibzugriffe durchführbar sind, ist in dem Gatearray (GA) 26 angeordnet. Einige der Register werden als Register (Leistungsversorgungsbefehls-Statusregister) (eine Adresse 3Fh in 23; siehe 24F) zum Ausgeben eines SMI-Interrupts, ein Register (Adressen 31h, 32h, 34h, 35h bis 37h, 38h und 39h in 23; siehe 24B bis 24E; siehe 24G und 24H) zum Übertragen oder Empfangen von Daten (Befehl/Parameter) und dergleichen verwendet. Eine Ausgabe von dem spezifischen Bit (Bit 7) des Leistungsversorgungsbefehls-Statusregisters (3Fh) ist mit dem SMI-Interrupt-Anforderungseingangsanschluss der CPU 21 verbunden.
Der Tastaturcontroller (KBC) 30 steuert Tasteneingaben an einer Tastatur (KB) 51 und weist einen fest zugeordneten Prozessor und Verbindungsport für den Systembus 11 und den KBC-Bus 13 auf. Wenn eine besondere Taste ([Fn]-Taste) auf der Tastatur (KB) 51 und irgendeine andere Taste gleichzeitig gedrückt werden, stellt der Tastaturcontroller (KBC) 30 den Abtastcode der gedrückten Taste zusammen mit der spezifischen Taste ([Fn]-Taste) in einem vorbestimmten Register (Schnelltastenregister (= Adresse 8Eh)) des Gatearray (GA) 26 ein und ermöglicht der CPU 21 und dem Leistungsversorgungscontroller (PSC) 46, diesen Abtastcode als Schnelltastendaten zu erkennen (zu lesen).
Die Tastatur (KB) 51 ist einer Tastenabtastung unter der Steuerung des Tastaturcontrollers (KBC) 30 unterworfen. Die Tastatur umfasst die Taste [Fn] für eine Schnelltasteneingabe. Die Schnelltasteneingabe, die die Taste [Fn] verwendet, wird in Kombination mit jeder anderen Taste validiert. Durch diese Schnelltasteneingabe erzeugt der Tastaturcontroller (KBC) 30 einen SMI-Interrupt durch ein vorbestimmtes Register (Fn-Statusregister) der Registergruppe in dem Gatearray (GA) 26, um der CPU 21 die Schnelltasteneingabe mitzuteilen.
Der Leistungsversorgungscontroller (PSC) 46 ist mit dem Gatearray (GA) 26 durch den PSC-Bus 14 verbunden, um eine intelligente Leistungsversorgung zu verwirklichen. Der Leistungsversorgungscontroller (PSC) 46 umfasst eine 8-Bit-Leistungsversorgungs-CPU 71 als eine Hauptkomponente, ein ROM 72, ein RAM 73, einen A/D-Port 74, einen Eingangsport (IP) 75, einen Eingangs-/Ausgangsport (IOP) 76 und einen Ausgangsport (OP) 77.
Die in dem Leistungsversorgungscontroller (PSC) 46 angeordnete Leistungsversorgungs-CPU 71 führt eine Datenübertragungsverarbeitung mittels des SMI-Signals zur Leistungssparsteuerung in Übereinstimmung mit der Anwesenheit/Abwesenheit eines in 25 gezeigten Wechselstromadapters (AC-ADP) 78 durch. Diese Datenübertragungsverarbeitung ist Teil der Verarbeitungsfunktion in Übereinstimmung mit in dem ROM 72 gespeicherten Mikroprogrammen. Der A/D-Port 74 tastet Spannungen von dem Wechselstromadapter (AC-ADP) 78 und einer Batterie (BATT) und einen verbrauchten Strom (i) der Batterie (BATT) 79 ab und digitalisiert sie. Die digitalisierten Spannungswerte und der digitalisierte Stromwert werden von der Leistungsversorgungs-Steuer-CPU 71 abgerufen. Der Eingangsport 75 gibt Betriebssignale eines Leistungsschalters (PS) 80 und eines Rücksetzschalters (RS) 81 ein, speichert diese zwischen und transferiert sie an die Leistungsversorgungs-Steuer-CPU 71. Der Eingangs-/Ausgangsport 76 transferiert Daten (Befehl/Parameter) mit dem Gatearray (GA) 26 durch den PSC-Bus 14. Der Ausgangsport 77 gibt ein AN/AUS-Signal an einen Leistungsversorgungsschalter SA, einen Ladeschalter Sb und dergleichen aus, und gibt ein Helligkeitssteuersignal (BCS) und ein Kontraststeuersignal (CCS) an einen in dem System-Hauptkörper (Hauptkörper des tragbaren Computers) angebrachten Flachbildschirm (DISP) 49 aus.
Der Wechselstromadapter (AC-ADP) 78 erzeugt eine sekundäre Systembetriebsleistungsversorgungsspannung mittels einer externen handelsüblichen Leistungsversorgungsspannung als eine primäre Leistungsversorgungsspannung. Der Wechselstromadapter (AC-ADP) 78 wird in den System-Hauptkörper eingesteckt, um die Systembetriebsleistungsversorgungsspannung an den System-Hauptkörper anzulegen.
Bei diesem Aspekt bestimmt der Leistungsversorgungscontroller (PSC) 46 den verbundenen/getrennten Zustand des Wechselstromadapters (AC-ADP) 78. Während des Betriebs des Systems wird, wenn der Zustand des Wechselstromadapters (AC-ADP) 78 von dem getrennten Zustand in den verbundenen Zustand geändert wird, die Wechselstromadapter-Verbindungsinformation (Wechselstromadapter-Verbindungsbefehl (A1h)) in dem Leistungsversorgungsbefehlsregister (38h) in dem Gatearray (GA) 26 eingestellt. Wenn jedoch der Zustand des Wechselstromadapters (AC-ADP) 78 von dem verbundenen Zustand in den getrennten Zustand geändert wird, wird die Wechselstromadapter-Trennungsinformation (Wechselstromadapter-Trennungsbefehl (A2h)) in dem Leistungsversorgungsbefehlsregister (38h) in dem Gatearray (GA) 26 eingestellt.
Die wiederaufladbare Batterie (BATT) 79 dient als die Systembatterietreiberleistungsversorgung. Wenn der Wechselstromadapter (AC-ADP) 78 nicht mit dem Hauptkörper verbunden ist, liefert die Batterie 79 eine Betriebsleistungsversorgungsspannung an jede Komponente in dem System.
Ein Verstärker (A) 82 erhält den verbrauchten Strom der Batterie (BATT) 79 als einen Analogwert auf der Grundlage einer Potenzialdifferenz über einen Widerstand R1. Dieser verbrauchte Strom (i) wird an den A/D-Port 74 des Leistungsversorgungscontrollers (PSC) 46 zusammen mit den Ausgangsspannungen (v) von dem Wechselstromadapter (AC-ADP) 78 und der Batterie (BATT) 79 eingegeben.
Ein Gleichstrom/Gleichstrom-Wandler 83 erzeugt eine Betriebsleistungsversorgungsspannung für jede das System bildende Komponente. Der Gleichstrom/Gleichstrom-Wandler 83 erzeugt eine Leistungsversorgungsspannung, die für jede Komponente des Systems erforderlich ist, in Übereinstimmung mit einer Ausgangsleistungsversorgungsspannung von dem Wechselstromadapter (AC-ADP) 78 oder der Batterie (BATT) 79.
Der Flachbildschirm (DISP) 49 ist dauerhaft oder abnehmbar in dem System-Hauptkörper angebracht. Der Flachbildschirm 49 empfängt das Helligkeitssteuersignal (BCS) und das Kontraststeuersignal (CCS), die dem Betriebsbefehl der Schnelltaste von dem Ausgangsport 77 des Leistungsversorgungscontrollers (PSC) 46 entsprechen.
Die Schalter 80 und 81 werden von einem Bediener betätigt. Der Schalter 80 dient als der Leistungsschalter (PS) zum Kennzeichnen eines AN/AUS-Vorgangs der Systemleistungsversorgung. Der Schalter 81 dient als der Rücksetzschalter (RS) zum Rücksetzen des Systems. Betriebssignale von den Schaltern 80 und 81 werden in den Eingangsport 75 des Leistungsversorgungscontrollers (PSC) 46 eingegeben. Es sei bemerkt, dass das Betriebssignal von dem Rücksetzschalter (RS) 81 an die CPU 21 durch ein Gatter in dem Gatearray (GA) 26 geliefert wird, und eine dafür erforderliche Schaltung ist hier nicht dargestellt.
Der Leistungsversorgungsschalter Sa wird durch den Leistungsversorgungscontroller (PSC) 46 gesteuert. Der Leistungsversorgungsschalter Sa wird in Übereinstimmung mit dem AN/AUS-Betrieb des Leistungsschalters (PS) 80 AN/AUS-gesteuert und zwangsweise bei einem Systemausfall oder dergleichen abgeschaltet.
Der Ladeschalter Sb wird durch den Leistungsversorgungscontroller (PSC) 46 in dem Lademodus der Batterie (BATT) 79 AN/AUS-gesteuert. Wenn der Ladeschalter Sb AN ist, wird eine Ausgangsleistungsversorgungsspannung von dem Wechselstromadapter (AC-ADP) 78 an die Batterie (BATT) 79 durch eine Rückwärtsstrom-verhindernde Diode D1 und den Widerstand R1 geliefert.
Die Rückwärtsstrom-verhindernde Diode D1 ist in einem Ausgabestromweg des Wechselstromadapters (AC-ADP) 78 angeordnet. Eine Rückwärtsstrom-verhindernde Diode D2 ist in einem Ausgabestromweg der Batterie (BATT) 79 angeordnet.
22 bis 24H sind Ansichten zum Erläutern von Adressen, Namen und Bitanordnungen der Register in fest zugeordneten Registern 201 (4), die in dem Gatearray (GA) 26 angeordnet sind. 22 zeigt den Inhalt der fest zugeordneten Register 201, 23 ist eine Tabelle, die die bei dem Datenaustausch zwischen Leistungsversorgungscontroller (PSC) 46 und der CPU 21 verwendeten Register und die Adressen dieser Register zeigt, und 24A bis 24H sind Formate, die die Datenstrukturen der in 23 gezeigten Register zeigen.
Der Inhalt der Register wird mit Bezug auf 24A bis 24H beschrieben.
(a). Systembefehlsstatusregister (30h) (B7 = CPU → PSC, B0 = CPU ← PSC)
COMRP (Bit B7) dieses Registers (30h) wird von der CPU 21 gesetzt (= "1"), wenn die CPU 21 einen Befehl an den Leistungsversorgungscontroller (PSC) 46 sendet.
Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um den Inhalt dieses Registers (30h) darin zu lesen. Wenn dieses Bit (B7) auf "1" gesetzt ist, wird der Befehl ausgeführt. Wenn der Leistungsversorgungscontroller (PSC) 46 in einen Zustand gesetzt ist, der im Stande ist, einen Befehl von der CPU 21 zu empfangen, löscht der Leistungsversorgungscontroller (PSC) 46 dieses Bit (= "0").
ACK (B0) wird von dem Leistungsversorgungscontroller (PSC) 46 gesetzt, um dem Leistungsversorgungscontroller (PSC) 46 die Ausführung des Befehls mitzuteilen.
Die CPU 21 bestätigt mittels dieses ACK (B0 = "0"), dass der Befehl ausgeführt wurde. Die CPU 21 löscht dann dieses Bit (B0).
(b). Systembefehlsregister (31h) (CPU → PSC)
Ein Übertragungsbefehl wird in diesem Register (31h) durch die CPU 21 eingestellt, wenn die CPU 21 den Übertragungsbefehl an den Leistungsversorgungscontroller (PSC) 46 sendet.
(c). Systembefehlsparameterregister (32h) (CPU → PSC)
Wenn ein Parameter zu einem Befehl hinzugefügt wird, der von der CPU 21 zu dem Leistungsversorgungscontroller (PSC) 46 zu übertragen ist, stellt die CPU 21 diesen Parameter in diesem Register (32h) ein.
(d). Antwortbefehlsregister (34h) (CPU ← PSC)
Wenn der Leistungsversorgungscontroller (PSC) 46 einen Antwortbefehl als Antwort auf einen Befehl von der CPU 21 zurücksendet, stellt der Leistungsversorgungscontroller (PSC) 46 den Antwortbefehl in diesem Register (34h) ein.
(e). Antwortbefehlsparameterregister (35h–37h) (CPU ← PSC)
Wenn ein Parameter zu einem Antwortbefehl hinzuzufügen ist, stellt der Leistungsversorgungscontroller (PSC) 46 diesen zu dem Antwortbefehl hinzugefügten Parameter in diesem Register (35h–36h) ein.
(f). Leistungsversorgungsbefehl-Statusregister (3Fh) (CPU ← PSC)
Wenn ein Befehl von dem Leistungsversorgungscontroller (PSC) 46 an die CPU 21 zu senden ist, stellt der Leistungsversorgungscontroller (PSC) 46 das SMIRQ-Bit (B7) in diesem Register (3Fh) ein (= "1").
Wenn dieses Bit (B7) auf "1" gesetzt ist, wird ein SMI-Interrupt (oder NMI-Interrupt) an die CPU 21 ausgegeben.
Wenn die CPU 21 den Befehl von dem Leistungsversorgungscontroller (PSC) 46 empfängt, löscht die CPU 21 dieses Bit (B7).
(g). Leistungsversorgungsbefehlsregister (38h) (CPU ← PSC)
Wenn der Leistungsversorgungscontroller (PSC) 46 einen Befehl an die CPU 21 zu senden hat, stellt der Leistungsversorgungscontroller (PSC) 46 diesen Befehl in diesem Register (38h) ein.
(h). Leistungsversorgungs-Steuer-CPU-Befehlsregister (39h) (CPU ← PSC)
Ein an die CPU 21 des Systems von der Leistungsversorgungs-Steuer-CPU 71 zu sendender Befehl wird in diesem Register (39h) eingestellt.
(i). Leistungsversorgungs-Steuer-CPU-Befehlsparameterregister (3Ah)
Wenn ein Parameter zu dem Leistungsversorgungs-Steuer-CPU-Befehlsregister (39h) hinzugefügt wird, wird der Parameter in diesem Register eingestellt.
25 und 26 sind Ablaufdiagramme zum Erläutern der Verarbeitungsfolgen, um die Vorgänge dieses Aspekts zu erläutern. 25 zeigt den von dem Leistungsversorgungscontroller (PSC) 46 ausgeführten Verarbeitungsablauf, und 26 zeigt den von der CPU 21 ausgeführten Verarbeitungsablauf. Als ein Beispiel der Verarbeitung dieses Aspekts wird die Verarbeitung zum Steuern (ungültig machen/validieren) des Leistungssparmodus in Übereinstimmung mit einer Änderung in der Einsteckverbindung (Verbindung → Trennung/Trennung → Verbindung) des Wechselstromadapters (AC-ADP) 78 beschrieben.
Die Vorgänge dieses Aspekts der Erfindung werden mit Bezug auf 25 und 26 beschrieben. Es sei bemerkt, dass die Verarbeitung zum Steuern (ungültig machen/validieren) des Leistungssparmodus in Übereinstimmung mit einer Änderung in der Steckverbindung (Verbindung → Trennung/Trennung → Verbindung) des Wechselstromadapters (AC-ADP) 78 beschrieben wird.
Bei der Zustandsüberwachungsverarbeitung gemäß den in dem ROM 72 gespeicherten Leistungsversorgungssteuerprogramme führt die Leistungsversorgungs-Steuer-CPU 71 des Leistungsversorgungscontrollers (PSC) 46 ein Abfragen und Abtasten des A/D-Ports 74, des Eingangsports 75 und des Eingangs-/Ausgangsports 76 bei jeder vorbestimmten Zeitspanne durch, um den Verbindungszustand (Verbindung/Trennung) des Wechselstromadapters (AC-ADP) 78 in Übereinstimmung mit Information von dem A/D-Port 74 innerhalb dieser Verarbeitung zu bestimmen. Die Leistungsversorgungs-Steuer-CPU 71 führt dann die in 25 gezeigte Verarbeitung durch. Genauer gesagt prüft die Leistungsversorgungs-Steuer-CPU 71 den Verbindungszustand (Verbindung/Trennung) des Wechselstromadapters (AC-ADP) 78, um diesen Zustand mit dem Zustand des vorhergehenden Prüfvorgangs zu vergleichen, und um zu bestimmen, ob der Wechselstromadapter (AC-ADP) 78 getrennt ist (Schritte S41 bis S43 in 25). Wenn der Wechselstromadapter (AC-ADP) 78 bei dem aktuellen Prüfvorgang eingesteckt ist und bei dem vorhergehenden Prüfvorgang nicht eingesteckt war, bestimmt die CPU 71, dass der Wechselstromadapter (AC-ADP) 78 in den Hauptkörper eingesteckt ist (JA bis Schritt S41 und NEIN bei Schritt S42 in 25), oder, wenn der Wechselstromadapter (AC-ADP) 78 bei dem aktuellen Prüfvorgang nicht eingesteckt ist und bei dem vorhergehenden Prüfvorgang eingesteckt war, bestimmt die CPU 71, dass der Wechselstromadapter (AC-ADP) 78 von dem Hauptkörper getrennt ist (Verbindungsfreigabe) (NEIN bei Schritt S41 und JA bei Schritt S43 in 25).
Wenn bestimmt wird, dass der Wechselstromadapter (AC-ADP) 78 in den Hauptkörper eingesteckt ist (d.h. JA bei Schritt S41 und NEIN bei Schritt S42 in 25), stellt die CPU 71 einen Wechselstromadapter-Verbindungsbefehl (A1h), der die eingesteckte Verbindung des Wechselstromadapters (AC-ADP) 78 darstellt, in dem Leistungsversorgungsbefehlsregister (38h) ein (24G) (Schritt S44 in 25).
Wenn bestimmt wird, dass der Wechselstromadapter (AC-ADP) 78 von dem Hauptkörper getrennt ist (Freigabe der eingesteckten Verbindung) (NEIN bei Schritt S41 und JA bei Schritt S43 in 25), wird der Wechselstromadapter-Trennungsbefehl (A2h), der darstellt, dass der Wechselstromadapter (AC-ADP) 78 von dem Hauptkörper getrennt ist, in dem Leistungsversorgungsbefehlsregister (38h) eingestellt (Schritt S45 bei 25).
Das Bit SMIRQ (B7) wird in dem Leistungsversorgungsbefehls-Statusregister (3Fh) (24F) in den fest zugeordneten Registern 201 eingestellt, die in dem Gatearray (GA) 26 angeordnet sind. D.h., dass "1" in dem SMIRQ (B7) gesetzt ist, um einen SMI-Interrupt auszugeben, und der Ablauf zu der normalen Leistungsversorgungsverarbeitung zurückkehrt (Schritt S46) in 25).
Das Bit SMIRQ (= "1") in dem Leistungsversorgungsbefehls-Statusregister (3Fh) wird als ein SMI-Signal mit Tiefpegel (= "0") außerhalb des Gatearray (GA) 26 durch eine SMI-Signalausgangslogik (SMI·G) 205 ausgegeben. Dieses SMI-Signal wird dann an den SMI-Interrupt-Anforderungseingangsanschluss der CPU 21 durch den SMI-Signalweg geliefert, wodurch die CPU 21 durch den SMI unterbrochen wird.
Wenn die CPU 21 das SMI-Signal mit Tiefpegel (= "0") an seinem SMI-Interrupt-Anforderungseingangsanschluss empfängt, führt die CPU 21 eine SMI-Verarbeitung gemäß dem in einem ROM 325 gespeicherten SMI-Verarbeitungsprogramm durch und tastet die fest zugeordneten Register 201 in dem Gatearray (GA) 26 ab, um das Befehlsstatusregister zu prüfen, von dem ein SMI-Interrupt erzeugt wird. Die CPU 21 liest dann den Inhalt des diesem Befehlsstatusregister entsprechenden Befehlsregisters. D.h., dass in diesem Fall die CPU 21 aus dem Leistungsversorgungsbefehls-Statusregister (3Fh) erkennt, dass der SMI-Interrupt ausgegeben ist (SMIRQ = "1"), und den Inhalt des Leistungsversorgungsbefehlsregisters (38h) abruft, der mit diesem Leistungsversorgungsbefehls-Statusregister gepaart ist. Der Inhalt des Registers (38h) wird geprüft (Schritt S51 bis S53 in 26).
In diesem Fall stellt der Inhalt der aus den Leistungsversorgungsbefehlsregister (38h) gelesenen Daten dar, dass "der Wechselstromadapter (AC-ADP) 78 in den Hauptkörper eingesteckt ist". Wenn der Wechselstromadapter-Verbindungsbefehl (A2h) erfasst wird, wird der Leistungssparmodus freigegeben und diese Interruptverarbeitung beendet (Schritt S54 in 26).
Alternativ stellt der Inhalt der aus dem Leistungsversorgungsbefehlsregister (38h) ausgelesenen Daten dar, dass der Wechselstromadapter (AC-ADP) 78 von dem Hauptkörper getrennt ist. Wenn der Wechselstromadapter-Trennungsbefehl (A2h) erfasst wird, wird der Leistungssparmodus validiert und diese Interruptverarbeitung wird beendet (Schritt S45 in 26).
Auf diese Art und Weise werden der Leistungsversorgungscontroller (PSC) 46 und die CPU 21 durch das Gatearray (GA) 26 mit den fest zugeordneten Registern 201 getrennt. Mittels eines vorbestimmten Registers in den fest zugeordneten Registern 201 kann die Leistungsversorgungs-Schnittstellenanordnung zwischen dem Leistungsversorgungscontroller (PSC) 46 und der CPU 21 ebenfalls erhalten werden. Wenn der Wechselstromadapter beispielsweise mit dem Hauptkörper verbunden ist, wird der Leistungssparmodus ungültig gemacht. Wenn jedoch der Wechselstromadapter von dem Hauptkörper getrennt ist, wird der Leistungssparmodus sofort validiert. Auf diese Art und Weise wird jedes Mal, wenn der Wechselstromadapter von dem System-Hauptkörper getrennt oder mit diesem verbunden wird, eine Änderung im Zustand von dem Leistungsversorgungscontroller (PSC) 46 der CPU 21 auf der Systemseite mitgeteilt. Da ein derartiger Leistungsversorgungs-Schnittstellenmechanismus verwirklicht wird, können verschiedene Systemsteuervorgänge, einschließlich der Leistungssparfunktion genau durchgeführt werden, ohne die Systemleistung zu verschlechtern, wodurch die Systemleistung verbessert wird.
Bei dem obigen Aspekt wurde die Leistungssparsteuerung des Leistungsversorgungs-Schnittstellenmechanismus der Erfindung beschrieben. Der Leistungsversorgungs-Schnittstellenmechanismus der Erfindung ist jedoch nicht auf die Leistungssparsteuerung begrenzt, sondern ist ohne weiteres auf andere Systemsteuervorgänge anwendbar.
Bei dem obigen Aspekt ist das Gatearray (GA) 26 mit den fest zugeordneten Registern 201 zwischen dem Leistungsversorgungscontroller (PSC) 46 und der CPU 21 angeordnet. Register, die einen Datenaustausch zwischen dem Leistungsversorgungscontroller (PSC) 46 und der CPU 21 durchführen müssen, können jedoch an dem Leistungsversorgungscontroller (PSC) 46 oder irgendeinem anderen funktionellen Schaltungschip angeordnet sein.
Die Anordnung der Leistungsversorgungsschaltung ist nicht auf die in 21 gezeigte begrenzt, sondern kann durch eine andere Anordnung ersetzt werden.
Der vierte Aspekt der Erfindung wird nun nachstehend beschrieben.
Bei diesem Aspekt wird ein Schnelltastenregister (8Eh), dessen Schreibzugriff von einem Tastaturcontroller (KBC) 30 und dessen Lesezugriff von einem Leistungsversorgungscontroller (PSC) 46 gesteuert wird, in den fest zugeordneten Registern 201 angeordnet. Der Tastaturcontroller (KBC) 30 stellt einen Tastenabtastcode bei einem Schnelltastenvorgang in dem Schnelltastenregister ein. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage und ein Abtasten durch, um den Tastenabtastcode aus dem Schnelltastenregister zu lesen, und steuert die Helligkeit, den Kontrast und dergleichen eines Flachbildschirms (DISP) 49 in Übereinstimmung mit dem Inhalt des Codes.
27 und 28 sind Ablaufdiagramme, die die Verarbeitungsfolgen zum Erläutern der Vorgänge des obigen Aspekts zeigen. 27 zeigt den von dem Tastaturcontroller (KBC) 30 ausgeführten Verarbeitungsablauf und 28 zeigt den von dem Leistungsversorgungscontroller (PSC) 46 ausgeführten Verarbeitungsablauf. Als ein Verarbeitungsbeispiel dieses Aspekts wird die Verarbeitung für eine Rauf/Runter-Steuerung der Helligkeit des Flachbildschirms (DISP) 49 gemäß dem Inhalt des Schnelltastenregisters (8Eh) des Leistungsversorgungscontrollers (PSC) 46 nachstehend beschrieben.
Vorgänge des obigen Aspekts gemäß der Erfindung werden mit Bezug auf die beigefügten Zeichnungen beschrieben. Es sei bemerkt, dass die Verarbeitung für eine Rauf/Runter-Steuerung der Helligkeit des Flachbildschirms (DISP) 49 gemäß dem Inhalt des Schnelltastenregisters (8Eh) des Leistungsversorgungscontrollers (PSC) 46 beschrieben wird.
Der Tastaturcontroller (KBC) 30 überwacht einen Schnelltastenvorgang in einer Kombination der Taste [Fn] und jeder beliebigen anderen Taste bei einer Tasteneingabeverarbeitung an einer Tastatur (KB) 51. D.h., dass in Übereinstimmung mit dem Inhalt des Tastenabtastcodes bestimmt wird, ob irgendeine andere Taste während der Betätigungszeitspanne die Taste [Fn] gedrückt wird, wodurch ein Schnelltastenvorgang überwacht wird (Schritte S61 und S62 in 27).
Wenn der Tastaturcontroller (KBC) 30 einen Schnelltastenvorgang bestimmt, wird der Tastenabtastcode der Doppelbetätigungstaste, d.h. die zusammen mit der Taste [Fn] gedrückte Taste, in der Schnelltaste in den fest zugeordneten Registern 201 eingestellt, die in dem Gatearray (GA) 26 angeordnet sind. Der Tastaturcontroller (KBC) 30 startet jede andere Tasteneingabeverarbeitung (Schritte S63 und S64 in 27).
Bei diesem Aspekt wird die Verarbeitung zum Durchführen einer Rauf/Runter-Steuerung der Helligkeit des Flachbildschirms (DISP) 49 beispielhaft dargestellt. Wenn die Helligkeit zu erhöhen ist, wird ein Nach-oben-Cursor oder eine Pfeiltaste ["↑"] zusammen mit der Taste [Fn] betätigt. Wenn die Helligkeit abzusenken ist, wird ein Nach-Unten-Cursor oder eine Pfeiltaste ["↓"] zusammen mit der Taste [Fn] betätigt.
Eine Leistungsversorgungs-Steuer-CPU 21 in dem Leistungsversorgungscontroller (PSC) 46 führt Abfragen und Abtasten eines A/D-Ports 74, eines Eingangsports 75, eines Eingangs-/Ausgangsports 76 und des fest zugeordneten Registers und des Schnelltastenregisters in den fest zugeordneten Registern 201 zu jeder vorbestimmten Periode bei der Zustandsüberwachungsverarbeitung in Übereinstimmung mit dem in einem ROM 72 gespeicherten Leistungsversorgungssteuerprogramm durch. Die Leistungsversorgungs-Steuer-CPU 72 prüft den Inhalt des Schnelltastenregisters (8Eh) innerhalb dieser Verarbeitung. In diesem Fall ist die Verarbeitung zum Durchführen einer Rauf/Runter-Steuerung der Helligkeit des Flachbildschirms (DISP) 49 das Verarbeitungsobjekt. Die Tastenabtastcodes der Nach-oben-Pfeiltaste ("↑") und der Nach-unten-Pfeiltaste ("↓") werden überwacht (Schritte S71 und S72 in 28).
Bei der Schnelltastenbestimmungsverarbeitung wird, wenn der Tastenabtastcode des Schnelltastenregisters (8Eh) derjenige der Nach-oben-Pfeiltaste ("↑") ist, der Pegel des Helligkeitssteuersignals (BCS) erhöht, um die Anzeigehelligkeit des Flachbildschirms (DISP) 49 zu erhöhen, und der Ablauf kehrt zu irgendeiner anderen Leistungsversorgungssteuerverarbeitung zurück (Schritte S73 und S75 in 28).
Wenn der Tastenabtastcode des Schnelltastenregisters (8Eh) derjenige der Nach-unten-Pfeiltaste ("↓") ist, wird der Pegel des Helligkeitssteuersignals (BCS) verringert, um die Anzeigehelligkeit des Flachbildschirms (DISP) 49 zu verringern, und der Ablauf kehrt zu irgendeiner anderen Leistungsversorgungssteuerverarbeitung zurück (Schritte S74 und S75 in 28).
Wie es oben beschrieben ist, kann der Leistungsversorgungscontroller (PSC) 46 die Ausgabe von dem Tastaturcontroller (KBC) 30 direkt auf das Schnelltastenregister (8Eh) ohne Verwenden einer CPU 21 auf der Systemseite empfangen, wodurch die Helligkeitssteuerung oder dergleichen der Anzeige mit einem Schnelltastenvorgang durchgeführt wird.
Bei dem obigen Aspekt wird, wenn der Tastenabtastcode der Nach-oben-Pfeiltaste ("↑") durch das Schnelltastenregister (8Eh) erfasst wird, der Pegel des Helligkeitssteuersignals (BCS) erhöht, um die Anzeigehelligkeit des Flachbildschirms (DISP) 49 zu erhöhen. Wenn der Tastenabtastcode der Nach-unten-Pfeiltaste ("↓") erfasst wird, wird der Pegel des Helligkeitssteuersignals (BCS) verringert, um die Anzeigehelligkeit des Flachbildschirms (DIPS) 49 zu verringern. Der Rauf/Runter-Code kann jedoch durch die CPU 21 geändert werden.
In diesem Fall stellt die CPU 21 einen Änderungsbefehl zum Kennzeichnen der Rauf/Runter-Steuerung und einen zu ändernden Tastenabtastcode in dem Systembefehlsregister (31h) bzw. dem Systembefehlsparameterregister (32h) in den fest zugeordneten Registern 201 ein. Die CPU 21 setzt "1" in Bit 7 des Systembefehls-Statusregisters (30h), um dem Leistungsversorgungscontroller (PSC) 46 die Befehlsausgabe mitzuteilen. Der Leistungsversorgungscontroller (PSC) 46 erkennt mittels des Werts ("1") von Bit 7 des Systembefehlsstatusregisters (30h) in den fest zugeordneten Registern 201, das die CPU 21 den Befehl ausgegeben hat. Der Leistungsversorgungscontroller (PSC) 46 liest den Inhalt des Systembefehlsregisters (31h) und des Systembefehlsparameterregisters (32h), decodiert ihn und ändert den Tastenabtastcode zum Kennzeichnen der Rauf/Runter-Steuerung in Übereinstimmung mit dem Befehl von der CPU 21. Durch diese Änderung in dem Tastenabtastmode überwacht der Leistungsversorgungscontroller (PSC) 46 den Tastenabtastcode des Schnelltastenregisters (8Eh) mittels des geänderten Tastenabtastcodes als ein Überwachungsobjekt. Wenn der geänderte Tastenabtastcode in dem Schnelltastenregister (8Eh) eingestellt wird, wird die Anzeigehelligkeit des Flachbildschirms (DISP) 49 in Übereinstimmung mit dem resultierenden Tastenabtastcode geändert.
Wie es oben beschrieben ist, kann die Betriebstaste zum Steuern der Helligkeit des Flachbildschirms (DISP) 49 von der Systemseite geändert werden.
Bei dem obigen Aspekt führt der Leistungsversorgungs-Schnittstellemechanismus der Erfindung eine Anzeigehelligkeitssteuerung der Anzeigevorrichtung mittels des Schnelltastenregisters (8Eh) durch. Der Leistungsversorgungs-Schnittstellenmechanismus der Erfindung ist jedoch nicht auf die Anzeigehelligkeitssteuerung begrenzt, sondern ist gleichfalls auf die Helligkeits- und Kontraststeuerung einer Anzeigevorrichtung und jeder anderen Systemsteuerung anwendbar. Die Anordnung der Leistungsversorgungsschaltung ist nicht auf die in 1 gezeigte begrenzt, sondern kann jede andere Anordnung sein.
Der fünfte Aspekt der Erfindung wird nachstehend beschrieben.
Gemäß diesem Aspekt werden, wenn ein Leistungsversorgungscontroller (PSC) 46 aus dem Inhalt eines in einem Gatearray (GA) 26 angeordneten Befehlsregisters erfasst, dass der Haltemodus eingestellt ist, ein Leistungsschalter 80 und ein Rücksetzschalter 81, die Überwachungssteuerobjekte sind, ausgeschlossen, um deren Vorgänge ungültig zu machen. Daher wird die Datenspeicherverarbeitung in dem Haltemodus ordnungsgemäß mit hoher Zuverlässigkeit ausgeführt.
29 ist ein Ablaufdiagramm, das eine Verarbeitungsfolge zum Erläutern des Betriebs des obigen Aspekts zeigt. Dieser Ablauf wird ausgeführt, wenn der Leistungsversorgungscontroller (PSC) 46 durch die fest zugeordneten Register 201 einen Befehl zum Ungültigmachen der Eingaben von den Betriebsschaltern von der CPU 21 empfängt.
Genauer gesagt erkennt der Leistungsversorgungscontroller (PSC) 46, wenn der Leistungsversorgungscontroller (PSC) 46 ein Anforderungssignal (REQUEST) in Übereinstimmung mit einem Signal COMRQ (= "1") von Bit B7 des System-Statusregisters (30h in 23; 24A) empfängt, dass ein Befehl von der CPU 21 gesendet wird. Der Leistungsversorgungscontroller (PSC) 46 liest den Inhalt des Systembefehlsregisters (31h), um zu bestimmen, ob der Inhalt einen Haltemodus-"in- Ausführung"-Befehl zum Ungültigmachen der eingegebenen Vorgänge der Betriebsschalter darstellt (Schritt S81 in 29).
Wenn bestimmt wird, dass der Haltemodus eingestellt ist, werden der Leistungsschalter (PS) 80 und der Rücksetzschalter (RS) 81 von den Überwachungssteuerobjekten ausgeschlossen, um deren Vorgänge ungültig zu machen. Der Ablauf setzt die Leistungssteuerverarbeitung einschließlich einer weiteren Überwachungsverarbeitung fort (Schritt S88 in 29).
Diese Überwachungsverarbeitung zum Ausschließen des Leistungsschalters (PS) 80 und des Rücksetzschalters (RS) 81 von den Überwachungssteuerobjekten, um deren Vorgänge ungültig zu machen, wird fortgesetzt, bis ein Befehl, der ein Ende des Haltemodus darstellt, in dem Systembefehlsregister (31h) eingestellt wird und der Leistungsversorgungscontroller (PSC) 46 diesen Befehl decodiert.
Wenn der Haltemodus nicht eingestellt ist, wird bestimmt, ob der Leistungsschalter (PS) 80 gedrückt wird (Schritt S82 in 29). Falls JA bei Schritt S82 und wenn der aktuelle Zustand in einem Einschaltzustand ist, wird die Abschaltverarbeitung ausgeführt (Schritte S83 und S86 in 29). Wenn der aktuelle Zustand der Abschaltzustand ist, wird die Einschaltverarbeitung ausgeführt (Schritte S83 und S84 in 29).
Bei dem Anschaltzustand wird bestimmt, ob der Rücksetzschalter (RS) 81 gedrückt ist (Schritt S85 in 29). Falls JA bei Schritt S85, wird der CPU 21 das Systemrücksetzen bei der Rücksetzverarbeitung mitgeteilt (Schritt S87 in 29), und die Leistungsversorgungssteuerverarbeitung einschließlich weiterer Überwachungsverarbeitungsvorgänge wird fortgesetzt (Schritt S88 in 29).
Auf diese Art und Weise werden während der Ausführung des Haltemodus der Leistungsschalter (PS) 80 und der Rücksetzschalter (RS) 81, die Überwachungssteuerobjekte sind, von den Überwachungssteuerobjekten ausgeschlossen und ihre Vorgänge ungültig gemacht. Während der Ausführung des Haltemodus kann, sogar wenn der Leistungsschalter (PS) 80 und der Rücksetzschalter (RS) 81 betätigt werden, die Datenspeicherverarbeitung in dem Haltemodus ordnungsgemäß ohne Unterbrechen der Daten mit hoher Zuverlässigkeit durchgeführt werden.
Bei dem obigen Aspekt wird das Gatearray (GA) 26 mit den fest zugeordneten Registern 201 zwischen dem Leistungsversorgungscontroller (PSC) 46 und der CPU 21 angeordnet. Register, die einen Datenaustausch zwischen dem Leistungsversorgungscontroller (PSC) 46 und der CPU 21 ausführen müssen, können jedoch in dem Leistungsversorgungscontroller (PSC) 46 oder jedem anderen Funktionsschaltungschip angeordnet sein. Die Anordnung der Leistungsversorgungsschaltung ist nicht auf die in 21 gezeigte begrenzt, sondern kann durch jede andere Anordnung ersetzt werden.
Bei dem obigen Aspekt werden der Leistungsschalter (PS) 80 und der Rücksetzschalter (RS) 81 als Überwachungssteuerobjekte zum Ungültigmachen der Betriebseingaben beispielhaft dargestellt. Die Erfindung ist jedoch ebenfalls auf irgendeines von ihnen oder irgendein anderes Betriebsgerät anwendbar.
Der sechste Aspekt der Erfindung wird nachstehend beschrieben.
Bei diesem Aspekt wird ein restlicher Batteriepegel in Übereinstimmung mit dem Grad der Verschlechterung der Batterieleistung genau berechnet. Eine restliche Batterienutzungsdauer und eine Zeit, die erforderlich ist, um die Batterie völlig zu laden, werden direkt während des Entladens bzw. dem Laden nicht nur mittels eines Prozentsatzes, sondern ebenfalls mittels numerischer Werte angezeigt. Zu diesem Zweck umfasst ein Leistungsversorgungs-Mikrocomputer 89 Firmware 90 und Register 91. Die Firmware 90 weist ein Batterie-Überwachungsprogramm 90a zum Überwachen eines restlichen Pegels auf, der dem Grad der Leistungsverschlechterung einer Batterie 85 entspricht, und ein I/F-Controller-Kommunikationsprogramm 90b zum Übertragen der resultierenden restlichen Batteriepegelanzeigedaten. Die Register 91 umfassen ein Vb-Register 91a zum Halten des abgetasteten Spannungswerts der Batterie 85, ein Ib-Register 91b zum Halten des abgetasteten Stromwerts der Batterie 85, einen Cn-Zähler 91d zum Anbringen des restlichen Batteriepegels und ein Cf-Register 91c zum Halten des Zählwerts des Cn-Zählers 91d in dem völlig geladenen Zustand.
30 zeigt die Schaltungsanordnung dieses Aspekts. Die Batterie 85 dient als eine Betriebsleistungsversorgung. Der Leistungsversorgungs-Mikrocomputer 89, der einen Einchip-Mikrocomputer umfasst, ist auf einer Leistungsversorgungsplatine 86 angebracht. Eine Systemplatine 87 umfasst Hauptschaltungen des Systems. Ein Anzeigeabschnitt 88 umfasst beispielsweise ein Flüssigkristallanzeige-Panel.
Die Leistungsversorgungsspannung von der Batterie 85 wird vorübergehend an die Leistungsversorgungsplatine 86 und dann an die Systemplatine 87 angelegt. Während dieser Zeitspanne tastet der Leistungsversorgungs-Mikrocomputer 89 auf der Leistungsversorgungsplatine 86 einen Batteriespannungswert und einen Batteriestromwert ab, und die Überwachungssteuerung wird auf der Grundlage der abgetasteten Werte durchgeführt.
Der Leistungsversorgungs-Mikrocomputer 89 ist mit dem Batterie-Überwachungsprogramm 90a und dem E/A-Controller-Kommunikationsprogramm 90b installiert, wobei diese beiden als die Firmware 90 dienen. Zur gleichen Zeit sind die Register 91, die das Vb-Register 91a, das Ib-Register 91b, das Cf-Register 91c und den Cn-Zähler 91d umfassen, angeordnet, um diese Programme auszuführen.
Genauer gesagt ist der Leistungsversorgungs-Mikrocomputer 89 mit einem Schnittstellen-Controller (I/F Controller) 92 in der Systemplatine 87 durch einen Daten-/Adressbus (D/A Bus) verbunden. Der Leistungsversorgungs-Mikrocomputer 89 sendet ein Daten-/Adressensignal (D/A Signal) und ein Lese-/Schreibsignal (R/W Signal) an den Schnittstellen-Controller 92, wodurch eine Anzeigesteuerung des restlichen Batteriepegels durchgeführt wird.
Der Schnittstellen-Controller 92 ist mit einem System-BIOS (ROM) 93 auf der Systemplatine 87 durch einen Adressbus (A Bus) und einen Datenbus (D Bus) verbunden. Der Schnittstellen-Controller 92 liest die Anzeigedaten des restlichen Batteriepegels aus dem Leistungsversorgungs-Mikrocomputer 89 in Übereinstimmung mit dem Lese-/Schreibsignal (R/W Signal) aus dem System-BIOS 93 und veranlasst den Anzeigeabschnitt 88, die Anzeigedaten durch den Datenbus (D Bus) anzuzeigen.
Mit der obigen Anordnung führt der Leistungsversorgungs-Mikrocomputer 89 die in 31 gezeigte Betriebssteuerung auf der Grundlage des Batterie-Überwachungsprogramms 90a durch.
Gemäß dem Batterie-Überwachungsprogramm 90a tastet der Leistungsversorgungs-Mikrocomputer 89 die Spannung und die aktuellen Werte der mit der Leistungsversorgungsplatine 86 verbundenen Batterie 85 zu jeder vorbestimmten Periode, beispielsweise alle 100 [ms], ab und führt eine A/D-Umwandlung der Abtastwerte in 8-Bit-Daten unabhängig durch (Schritt S91). Der Leistungsversorgungs-Mikrocomputer 89 speichert den resultierenden Batteriespannungswert "Vb" und den resultierenden Batteriestromwert "Ib" in den Vb- und Ib-Registern 91a bzw. 91b der Register 91. Zu diesem Zeitpunkt bestimmt der Leistungsversorgungsprozessor 89 auf der Grundlage des Vorzeichens des Batteriestromwerts "Ib", dass die Batterie während des Betriebs des Systems entladen oder geladen wird.
Der Leistungsversorgungs-Mikrocomputer 89 bestimmt dann auf der Grundlage des Batteriespannungswerts "Vb", der in dem Vb-Register 91a gehalten wird, ob die Batterie 85 in einem völlig geladenen Zustand (Schritt S92) oder in einem niedrigen Batteriezustand (Schritt S93) gesetzt ist.
Der völlig geladene Zustand wird bestimmt, wenn ein in dem Cf-Register 91c gespeicherter Wert in dem vorherigen völlig geladenen Zustand gleich dem Zählwert des Cn-Zählers 91d ist. Der niedrige Batteriezustand wird bestimmt, wenn der Zählwert des Cn-Zählers 91d beispielsweise 5% des in dem Cf-Register 91c gehaltenen Werts wird und der Batteriepegel als 5% erfasst wird. Wenn der völlig geladene Zustand oder der niedrige Batteriezustand erfasst wird, wird eine Einstellverarbeitung des Cf-Registers 91c und des Cn-Zählers 91d in Korrespondenz mit dem erfassten Zustand durchgeführt (Schritt S94).
Genauer gesagt wird, wenn der völlig geladene Zustand erfasst wird, der aktuelle Zählwert des Cn-Zählers 91d direkt zu dem Cf-Register 91c transferiert und darin eingestellt. Wenn der niedrige Batteriezustand erfasst wird, wird eine Differenz, die durch Subtrahieren des Zählwerts des Cn-Zählers 91d von dem in dem Cf-Register 91c gehaltenen Wert erhalten wird, in dem Cf-Register 91c eingestellt. Zur gleichen Zeit wird der Zählwert des Cn-Zählers 91d auf "0" zurückgesetzt.
Wenn der niedrige Batteriezustand bei Schritt S93 nicht erfasst wird oder nachdem die Einstellverarbeitung des Cf-Registers 91c und des Cn-Zählers 91d bei Schritt S94 durchgeführt wird, berechnet der Leistungsversorgungs-Mikrocomputer 89 einen ersten Durchschnittswert "Vbs" der zehn Batteriespannungswerte "Vb", die innerhalb der letzten einen Sekunde in dem Vb-Register 91a gespeichert wurden, und einen ersten Durchschnittswert "Ibs" der zehn aktuellen Batteriewerte "Ib", die innerhalb der letzten einen Sekunde in dem Ib-Register 91b gespeichert wurden. Außerdem berechnet der Leistungsversorgungs-Mikrocomputer 89 einen zweiten Durchschnittswert "Vbss" von fünfzehn ersten durchschnittlichen Batteriespannungswerten "Vbs", die innerhalb der letzten fünfzehn Sekunden in dem Vb-Register 91a gespeichert wurden, und einen zweiten Durchschnittswert "Ibss" der fünfzehn ersten durchschnittlichen Batteriestromwerte "Ibs", die innerhalb der letzten fünfzehn Sekunden in dem Ib-Register 91b gespeichert wurden (Schritt S95).
Der Leistungsversorgungs-Mikrocomputer 89 berechnet dann einen Zählwert des Cn-Zählers 91d zum Zählen des restlichen Batteriepegels und stellt den berechneten Zählwert ein (Schritt S96).
Genauer gesagt wird, wenn die Batterie 11 in den entladenen Zustand gesetzt wird, der durchschnittliche Batteriewert "Ibs" von einem Zählwert "C_n–1" des Cn-Zählers 91d subtrahiert, der ein direkt vorhergehender Zählwert ist (eine Sekunde vor dem aktuellen Zählwert): (Cn–1) – Ibs (1)
Die resultierende Differenz wird in dem Cn-Zähler 91d eingestellt.
Wenn die Batterie 85 in einen geladenen Zustand gesetzt wird, wird der folgende Vorgang mittels des Zählwerts "C_n–1" des Cn-Zählers 91d, des ersten durchschnittlichen Batteriestromwerts "Ibs" und eines Ladewirkungsgrads "Ef" der Batterie 85 wie folgt eingestellt: (Cn–1) + Ef × Ibs (2)
Der resultierende Wert wird in dem Cn-Zähler 91d eingestellt.
Der Zählwert des Cn-Zählers 91d wird gesteuert, um innerhalb des definierten Bereichs zu fallen, so dass der maximale Zählwert des Cn-Zählers 91d der in dem Cf-Register 91c gehaltene Wert und der minimale Zählwert des Cn-Zählers gleich "0" ist. Der Ladewirkungsgrad "Ef" wird voreingestellt, so dass eine Änderung in dem Zählwert des Cn-Zählers 91d in dem geladenen Zustand gleich dem in dem entladenen Zustand gesetzt wird.
Der folgende Vorgang wird mittels des aktuellen Zählwerts "Cn" des Cn-Zählers 91d und des in dem Cf-Register 91c gehaltenen Werts "Cf" durchgeführt: (Cn/Cf) × 100 (3)
Der resultierende Wert wird als Anzeigedaten des restlichen Batteriepegels in Prozent erhalten (Schritt S97).
Der folgende Vorgang wird mittels des zweiten durchschnittlichen Batteriestromwerts "Ibss", des zweiten durchschnittlichen Batteriespannungswert "Vbss" und eines Nennbatteriespannungswert "Vtyp" durchgeführt: Ibss × (Vbss/Vtyp) (4)
Der resultierende Wert wird als ein durchschnittlicher Batterieentladestromwert "Ityp" erhalten. Dieser durchschnittliche Batterieentladestromwert "Ityp" wird nur berechnet, wenn das System durch die Batterie angetrieben wird. Andernfalls wird der letzte Berechnungswert in dem Batterieanschaltzustand gespeichert.
Der Leistungsversorgungs-Mikrocomputer 89 führt eine Teilung mittels des durchschnittlichen Batterieentladestromwerts "Ityp" und des Zählwerts "Cn" des Zählers 91d wie folgt durch: Cn/Ityp (5)
Der resultierende Quotient wird als die Zeitanzeigedaten des restlichen Batteriepegels in Einheiten von Sekunden erhalten.
Nachdem die Prozentanzeigedaten und die Zeitanzeigedaten des restlichen Batteriepegels erhalten wurden, führt der Leistungsversorgungs-Mikrocomputer 89 eine Kommunikation mit dem Schnittstellen-Controller 92 auf der Systemplatine 87 in Übereinstimmung mit dem I/F-Controller-Kommunikationsprogramm 90b durch. Eine der obigen Daten wird auf dem Anzeigeabschnitt 88 angezeigt (Schritt S99).
Gemäß dem I/F-Controller-Kommunikationsprogramm 90b wird eine der Anzeigedaten in Übereinstimmung mit einem von dem System-BIOS 93 auf der Systemplatine 87 durch den durch den Schnittstellen-Controller 92 gelieferten Umschaltbefehl ausgewählt, und die ausgewählten Anzeigedaten werden an den Schnittstellen-Controller 92 der Systemplatine 87 in jedem vorbestimmten Intervall übertragen. Der Anzeigeabschnitt 88 zeigt den restlichen Batteriepegel in Prozent oder Zeit in Übereinstimmung mit den angegebenen Anzeigedaten an.
In diesem Fall werden die Zeitanzeigedaten beispielsweise als "1:23 (eine Stunde und dreiundzwanzig Minuten)" oder die Prozentanzeigedaten beispielsweise als "45%" angezeigt.
Wenn eine Berechnung mittels des in dem Cf-Register 91c gehaltenen Werts "Cf" und dem Ladewirkungsgrad "Ef" der Batterie 85 anstatt der Berechnung (5) wie folgt durchgeführt wird: (Cf – Cn)/Ef × Ityp) (6)kann eine Zeit, die erforderlich ist, um die Batterie 85 völlig in dem geladenen Zustand zu laden, in Einheiten von Sekunden erhalten werden.
Der siebte Aspekt der Erfindung wird nachstehend beschrieben. Bei diesem Aspekt ist eine Zustandsanzeigestatus-LCD 44 als eine Unteranzeige zusätzlich zu einem LCD-Panel 49 angeordnet, das als eine Hauptanzeige verwendet wird. Verschiedene Betriebszustände werden durch die AN/AUS-Zustände von Ikonen auf der Status-LCD 44 angezeigt. Aus diesem Grund kann der Benutzer den aktuellen Modus mit Ikonen prüfen, während ein Anwendungsprogramm ausgeführt wird. Das Umschalten verschiedener Betriebsmodi wird mit Schnelltasten gekennzeichnet. Schnelltastendaten werden dann an eine CPU 21 mittels eines nicht maskierbaren Interrupts, wie beispielsweise eines SMI-Interrupts, übertragen. Aus diesem Grund kann der Betriebsmodus mit einer Schnelltaste sogar während der Ausführung eines Anwendungsprogramms umgeschaltet werden.
Eine Beschreibung wird mit Bezug auf 1 bis 18 und 32 bis 48 durchgeführt.
Zuerst werden die durch Schnelltasten bereitgestellten Funktionen ausführlich mit Bezug auf 32 beschrieben.
Jede Schnelltaste wird durch doppeltes oder gleichzeitiges Drücken einer Taste [Fn] und irgendeiner anderen Taste gekennzeichnet. Wie es in 32 gezeigt ist, werden die folgenden Funktionen durch Kombinationen der Taste [Fn] und anderen Tasten unterstützt.

‧[Fn] + [F1]: sofortige Sicherheit
‧[Fn] + [F2]: Umschalten des Leistungssparmodus
‧[Fn] + [F3]: Umschalten des Wiederaufnahme-/Boot-Modus
‧[Fn] + [F4]: Umschalten der Lautsprecherlautstärke
‧[Fn] + [F5]: Umschalten der LCD/CRT-Anzeige
‧[Fn] + [F6]: Umschalten einer monochrom invertierten Anzeige eines LCD-Panels
‧[Fn] + [F7]: nicht definiert
‧[Fn] + [F8]: nicht definiert
‧[Fn] + [F9]: nicht definiert
‧[Fn] + [F10]: Überlagerung der Tastatur (Pfeilmodus)
‧[Fn] + [F11]: Überlagerung der Tastatur (numerischer Modus)
‧[Fn] + [F12]: Scroll-Verriegelung der Tastatur
‧[Fn] + [→]: Kontrast des LCD-Panels rauf
‧[Fn] + [→]: Kontrast des LCD-Panels runter
‧[Fn] + [↑]: Hintergrundhelligkeit des LCD-Panels rauf
‧[Fn] + [↓]: Hintergrundhelligkeit des LCD-Panels runter

Von einem Tastaturcontroller (KBC) 30 an die CPU 21 übertragene Daten sind der Abtastcode einer gleichzeitig mit der [Fn]-Taste gedrückten spezifischen Taste. Aus diesem Grund liest bei der von dem SMI-Interrupt gestarteten SMI-Verarbeitungsroutine die CPU 21 den Abtastcode und führt die durch den Leseabtastcode gekennzeichnete Verarbeitung durch. Wenn das Signal SMI an die CPU 21 geliefert wird, wird die SMI-Verarbeitungsroutine sofort gestartet, da die SMI-Verarbeitungsroutine ein Programm ist, das in dem Hauptspeicher liegt. Zu dieser Zeit wird ein unter Ausführung befindliches Anwendungsprogramm durch die SMI-Verarbeitungsroutine nicht nachteilig beeinflusst.
33 zeigt das Ablaufdiagramm der von der CPU 21 ausgeführten SMI-Verarbeitungsroutine.
Die SMI-Verarbeitungsroutine wird gestartet, wenn das SMI-Signal an die CPU 21 geliefert wird. Zu diesem Zeitpunkt führt die CPU 21 Lesezugriffe auf das Fn-Statusregister 101 in einem Status-LCD-Steuergatearray (SLCDC GA) 26 durch einen Systembus (ISA-BUS) 11 durch (Schritt S49). Die CPU 21 erfasst, ob die Schnelltastendaten eingestellt sind, um zu bestimmen, ob das SMI-Signal von einer Schnelltaste oder irgendeinem anderen Faktor abhängt (Schritt S50). Wenn die aus dem Fn-Statusregister 101 gelesenen Daten mit irgendeinem der Abtastcodes der Tasten [F1] bis [F12] und der Tasten [→], [←], [↑] und [↓] koinzidieren, bestimmt die CPU 21 ein Schnelltasten-SMI. Falls NEIN bei Schritt S50, bestimmt jedoch die CPU 21, dass ein SMI-Signal auf Grund irgendeines anderen Faktors erzeugt wird. In diesem Fall führt die CPU 21 sequentiell Lesezugriffe auf die Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 in Übereinstimmung mit der vorbestimmten Prioritätsreihenfolge durch, um den SMI-Faktor zu prüfen, und führt die entsprechende Verarbeitung durch.
Wenn der Schnelltasten-SMI erfasst wird, führt die CPU 21 die folgende Verarbeitung in Übereinstimmung mit dem Inhalt des Abtastcodes durch.
D.h., wenn die CPU 21 erfasst, dass der gelesene Abtastcode der Taste [F1] entspricht, führt die CPU 21 eine Verarbeitung (Routine F1) zum Verwirklichen der sofortigen Sicherheitsfunktion durch. Auf ähnliche Art und Weise führt, wenn der gelesene Abtastcode der Taste [F2] entspricht, die CPU 21 eine Verarbeitung (Routine F2) zum Verwirklichen der Leistungssparmodus-Umschaltfunktion durch. Wenn der gelesene Tastencode der Taste [F3] entspricht, führt die CPU 21 eine Verarbeitung (Routine F3) zum Verwirklichen der Wiederaufnahme/Boot-Modus-Umschaltfunktion durch. Wenn der gelesene Tastencode der [F5]-Taste entspricht, führt die CPU 21 eine Verarbeitung (Routine F5) zum Verwirklichen der LCD/CRT-Anzeige-Umschaltfunktion durch. Wenn der gelesene Tastencode der [F6]-Taste entspricht, führt die CPU 21 eine Verarbeitung (Routine F6) zum Verwirklichen des Umschaltens der invertierten Monochromanzeige des LCD-Panels durch.
Wenn die gelesene Abtasttaste irgendeiner der Tasten [F4], [F7] bis [F12], [→], [←], [↑] und [↓] entspricht, führt die CPU 21 keinen Vorgang durch und kehrt von der SMI-Verarbeitungsroutine zu der Hauptroutine aus den folgenden Gründen zurück. Die Funktionen der Tasten [F7] bis [F9] sind nicht definiert, die durch [F10] bis [F12] gekennzeichneten Funktionen werden von dem Tastaturcontroller (KBC) 30 ausgeführt, und die durch die Tasten [F4], [→], [←], [↑] und [↓] gekennzeichneten Funktionen werden von einem Leistungsversorgungscontroller (PSC) 46 ausgeführt.
Zuallererst werden die von dem Tastaturcontroller (KBC) 30 ausgeführten Schnelltastenfunktionen nachfolgend beschrieben.
Die von dem Tastaturcontroller (KBC) 30 ausgeführten Funktionen sind die durch [Fn] + [F10] gekennzeichnete Überlagerungs-Funktion (Pfeilmodus), die durch die Tasten [Fn] + [F11] gekennzeichnete Überlagerungs-Funktion (numerischer Modus) und die durch die Tasten [Fn] + [F12] gekennzeichnete Scroll-Sperrfunktion.
Der Pfeilmodus ist ein Modus, der einige Tasten auf einer Tastatur 51 als Pfeiltasten (Cursor-Tasten) verwendet. Jedes Mal, wenn die Tasten [Fn] und [F10] gleichzeitig gedrückt werden, werden die Modi in einer Reihenfolge "Pfeilmodus" → "normaler Tastenmodus" → ... hin und her geschaltet. Der Standardwert in dem eingeschalteten Modus ist der "normale Tastenmodus". Wenn die Tasten [Fn] und [F10] gleichzeitig in diesem Zustand gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von dem "normalen Tastenmodus" in den "Pfeilmodus" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Buchstaben-Ikon ab und das Cursor-Ikon in der Status-LCD 44 an. Wenn die Tasten [Fn] und [F10] erneut gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuellen Modus von dem "Pfeilmodus" in den "normalen Tastenmodus" und aktualisiert die Werte des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann in der Status-LCD 44 das Buchstaben-Ikon an und das Cursor-Ikon ab.
Der numerische Modus ist ein Modus, der einige Tasten auf der Tastatur 51 als numerische Tasten (Zehnertasten) verwendet. Jedes Mal, wenn die Tasten [Fn] und [F11] gleichzeitig gedrückt werden, wird der Modus in einer Reihenfolge des "numerischen Modus" → "normalen Tastenmodus" → ... hin und her geschaltet. Der Standard beim Einschaltvorgang ist der "normale Tastenmodus". Wenn die Tasten [Fn] und [F11] in diesem Zustand gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von dem "normalen Tastenmodus" in den "numerischen Modus" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann in der Status-LCD 44 das Buchstaben-Ikon ab und das numerische Tastatur-Ikon an. Wenn die Tasten [Fn] und [F11] erneut gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuellen Modus von dem "numerischen Modus" in den "normalen Tastenmodus" und aktualisiert die Werte des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann in der Status-LCD 44 das Buchstaben-Ikon an und das numerische Tastatur-Ikon ab.
Der Scroll-Verriegelungs-Modus ist ein Modus zum Sperren des Scrollens (Nach-oben-Rollen/Nach-unten-Rollen) des Anzeigeschirms unter der Steuerung von beispielsweise eines Anwendungsprogramms. Jedes Mal, wenn die Tasten [Fn] und [F12] gleichzeitig gedrückt werden, wird der Modus in einer Reihenfolge von "Scroll-Verriegelung AN" → "Scroll-Verriegelung AUS" → ... hin und her geschaltet. Der Standard bei dem Einschaltvorgang ist die "Scroll-Verriegelung AUS". Wenn die Tasten [Fn] und [F12] gleichzeitig in diesem Zustand gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von dem "Scroll-Verriegelung AUS" in den "Scroll-Verriegelung AN" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Scroll-Ikon in der Status-LCD 44 an. Wenn die Tasten [Fn] und [F12] erneut gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuellen Modus von "Scroll- Verriegelung AN" in "Scroll-Verriegelung AUS" und aktualisiert die Werte des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Scroll-Ikon in der Status-LCD 44 ab.
Die von dem Leistungsversorgungscontroller (PSC) 46 ausgeführten Schnelltastenfunktionen werden nachstehend beschrieben.
Die von dem Leistungsversorgungscontroller (PSC) 46 ausgeführten Funktionen sind eine Lautsprecherlautstärke-Umschaltfunktion, die durch die Tasten [Fn] + [F14] gekennzeichnet wird, die LCD-Panel-Kontrast-nach-oben-Funktion, die durch die Tasten [Fn] + [→]gekennzeichnet wird, die LCD-Panel-Kontrast-nach-unten-Funktion, die durch die Tasten [Fn] + [←] gekennzeichnet wird, die LCD-Panel-Hintergrundhelligkeit-nach-oben-Funktion, die durch die Tasten [Fn] + [↑] gekennzeichnet wird, und die LCD-Panel-Hintergrundhelligkeit-nach-unten-Funktion, die durch die Tasten [Fn] + [↓] gekennzeichnet wird.
Da die Lautsprecherlautstärke-Umschaltfunktion mit Bezug auf 17 und 18 beschrieben wurde, werden die Kontrast-nach-oben-/nach-unten-Funktion des LCD-Panels 49 und die Hintergrundbeleuchtungs-Helligkeit-nach-oben-/nach-unten-Funktion des LCD-Panels 49 hier nachstehend beschrieben.
Die Kontrast-nach-oben-Funktion des LCD-Panels 49 wird durch einen Schnelltastenvorgang mittels der Tasten [Fn] + [→] ausgeführt. Während die Doppel-Schnelltaste gedrückt bleibt, wird der Spannungswert des Kontraststeuersignals erhöht, um den Kontrast des LCD-Panels 49 zu erhöhen. Ein Vorgang zum Erhöhen des Kontrasts des LCD-Panels 49 durch den Leistungsversorgungscontroller (PSC) 46 wird mit Bezug auf 34 und 35 beschrieben.
Wenn die Tasten [Fn] und [→] auf der internen Tastatur 51 gleichzeitig gedrückt werden, wird der Abtastcode (Erzeugungscode) der Taste [→] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um den Inhalt des Fn-Statusregisters 101 periodisch zu lesen. Wenn der gelesene Inhalt den Abtastcode (Erzeugungscode) der Taste [→] darstellt (Schritt S101), wird ein Digitalwert (Kontrastpegel), der dem Spannungspegel des aktuellen Kontraststeuersignals entspricht, gelesen (Schritt S102), und der gelesene Wert (Kontrastpegel) wird um 1 inkrementiert (Schritt S103). Der inkrementierte Digitalwert wird D/A-umgewandelt und als ein Kontraststeuersignal an das LCD-Panel 49 geliefert.
Die Schritte S101 bis S103 werden während einer Zeitspanne wiederholt, in der der Abtastcode (Erzeugungscode) der Taste [→] in dem Fn-Statusregister 101 eingestellt bleibt. Wenn die Tasten [Fn] und [→] auf der internen Tastatur 51 freigegeben werden, wird der Unterbrechungscode der Taste [→] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 gesetzt. Wenn der Leistungsversorgungscontroller (PSC) 46 diesen Unterbrechungscode ausliest, kehrt der Leistungsversorgungscontroller (PSC) 46 von der Kontrast-nach-oben-Schnelltastenverarbeitung zu der Hauptroutine zurück.
Die Kontrast-nach-unten-Funktion wird durch einen Schnelltastenvorgang mittels der Tasten [Fn] + [←] ausgeführt. Während die Doppel-Schnelltaste gedrückt bleibt, wird der Spannungswert des Kontraststeuersignals verringert gehalten, um den Kontrast des LCD-Panels 49 zu verringern. Ein Vorgang zum Verringern des Kontrastes des LCD-Panels 49 durch den Leistungsversorgungscontroller (PSC) 46 wird mit Bezug auf 36 und 37 beschrieben.
Wenn die Tasten [Fn] und [←] auf der internen Tastatur 51 gleichzeitig gedrückt werden, wird der Abtastcode (Erzeugungscode) der Taste [←] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um den Inhalt des Fn-Statusregisters 101 periodisch zu lesen. Wenn der gelesene Inhalt den Abtastcode (Erzeugungscode) der Taste [←] darstellt (Schritt S111), wird ein Digitalwert (Kontrastpegel), der dem Spannungspegel des aktuellen Kontraststeuersignals entspricht, gelesen (Schritt S112), und der gelesene Wert (Kontrastpegel) wird um 1 dekrementiert (Schritt S113). Der dekrementierte Digitalwert wird D/A-umgewandelt und als ein Kontraststeuersignal an das LCD-Panel 49 geliefert.
Die Schritte S111 bis S113 werden während einer Zeitspanne wiederholt, in der der Abtastcode (Erzeugungscode) der Taste [←] in dem Fn-Statusregister 101 eingestellt bleibt. Wenn die Tasten [Fn] und [←] auf der internen Tastatur 51 freigegeben werden, wird der Unterbrechungscode der Taste [←] in dem Fn-Statusregister in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Wenn der Leistungsversorgungscontroller (PSC) 46 diesen Unterbrechungscode ausliest, kehrt der Leistungsversorgungscontroller (PSC) 46 von der Kontrast-nach-unten-Schnelltastenverarbeitung zu der Hauptroutine zurück.
Wie es oben beschrieben ist, wird bei der Kontrast-nach-oben/nach-unten-Funktion der Kontrast kontinuierlich erhöht, während die Tasten [Fn] und [→] gleichzeitig gedrückt bleiben. Der Kontrast wird kontinuierlich verringert, während die Tasten [Fn] und [←] gleichzeitig gedrückt bleiben. Aus diesem Grund kann der Benutzer den Kontrast in Übereinstimmung mit der Betätigungsdauer der Tasten [Fn] und [→] oder [Fn] und [←] einstellen.
Die Hintergrundhelligkeit-nach-oben-Funktion des LCD-Panels 49 wird durch einen Schnelltastenvorgang mittels der Tasten [Fn] + [↑] ausgeführt. Während die Doppel-Schnelltaste gedrückt bleibt, wird der Spannungswert des Helligkeitssteuersignals erhöht, um die Hintergrundbeleuchtungs-Helligkeit des LCD-Panels 49 zu erhöhen. Ein Vorgang zum Erhöhen der Hintergrundbeleuchtungs-Helligkeit des LCD-Panels 49 durch den Leistungsversorgungscontroller (PSC) 46 wird mit Bezug auf 38 und 39 beschrieben.
Wenn die Tasten [Fn] und [↑] auf der internen Tastatur 51 gleichzeitig gedrückt werden, wird der Abtastcode (Erzeugungscode) der Taste [↑] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um den Inhalt des Fn-Statusregisters 101 periodisch zu lesen. Wenn der gelesene Inhalt den Abtastcode (Erzeugungscode) der Taste [↑] darstellt (Schritt S121), wird ein Digitalwert (Helligkeitspegel), der dem Spannungspegel des aktuellen Helligkeitssteuersignals entspricht, gelesen (Schritt S122), und der gelesene Wert (Helligkeitspegel) wird um 1 inkrementiert (Schritt S123). Der inkrementierte Digitalwert wird D/A-umgewandelt und als ein Helligkeitssteuersignal an das LCD-Panel 49 geliefert.
Die Schritte S121 bis S123 werden während einer Zeitspanne wiederholt, in der der Abtastcode (Erzeugungscode) der Taste [↑] in dem Fn-Statusregister 101 gesetzt bleibt. Wenn die Tasten [Fn] und [↑] auf der internen Tastatur 51 freigegeben werden, wird der Unterbrechungscode der Taste [↑] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Wenn der Leistungsversorgungscontroller (PSC) 46 diesen Unterbrechungscode ausliest, kehrt der Leistungsversorgungscontroller (PSC) 46 von der Hintergrundbeleuchtungs-Helligkeit-nach-oben-Schnelltastenverarbeitung zu der Hauptroutine zurück.
Die Hintergrundbeleuchtungs-Helligkeit-nach-unten-Funktion wird durch einen Schnelltastenvorgang mittels der Tasten [Fn] + [↓] ausgeführt. Während die Doppel-Schnelltaste gedrückt bleibt, wird der Spannungswert des Helligkeitssteuersignals verringert beibehalten, um die Hintergrundbeleuchtungs-Helligkeit des LCD-Panels 49 zu verringern. Ein Vorgang zum Verringern der Hintergrundbeleuchtungs-Helligkeit des LCD-Panels 49 durch den Leistungsversorgungscontroller (PSC) 46 wird mit Bezug auf 40 und 41 beschrieben.
Wenn die Tasten [Fn] und [↓] auf der internen Tastatur 51 gleichzeitig gedrückt werden, wird der Abtastcode (Erzeugungscode) der Taste [Fn] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Der Leistungsversorgungscontroller (PSC) 46 führt eine Abfrage durch, um den Inhalt des Fn-Statusregisters 101 periodisch zu lesen. Wenn der gelesene Inhalt den Abtastcode (Erzeugungscode) der Taste [↓] darstellt (Schritt S131), wird ein Digitalwert (Helligkeitspegel), der dem Spannungspegel des aktuellen Helligkeitssteuersignals entspricht, gelesen (Schritt S132), und der gelesene Wert (Helligkeitspegel) wird um 1 dekrementiert (Schritt S133). Der dekrementierte Digitalwert wird D/A-umgewandelt und als ein Helligkeitssteuersignal an das LCD-Panel 49 geliefert.
Die Schritte S131 bis S133 werden während einer Zeitspanne wiederholt, in der der Abtastcode (Erzeugungscode) der Taste [↓] in dem Fn-Statusregister 101 eingestellt bleibt. Wenn die Tasten [Fn] und [↓] der internen Tastatur 51 freigegeben werden, wird der Unterbrechungscode der Taste [↓] in dem Fn-Statusregister 101 in dem Status-LCD-Steuergatearray (SLCDC GA) 26 eingestellt. Wenn der Leistungsversorgungscontroller (PSC) 46 diesen Unterbrechungscode ausliest, kehrt der Leistungsversorgungscontroller (PSC) 46 von der Helligkeit-nach-unten-Schnelltastenverarbeitung zu der Hauptroutine zurück.
Wie es oben beschrieben ist, wird bei der Helligkeit-nach-oben/nach-unten-Funktion, während die Tasten [Fn] und [↑] gleichzeitig gedrückt bleiben, die Helligkeit kontinuierlich erhöht. Die Helligkeit wird kontinuierlich verringert, während die Tasten [Fn] und [↓] gleichzeitig gedrückt bleiben. Aus diesem Grund kann der Benutzer die Helligkeit in Übereinstimmung mit der Betätigungsdauer der Tasten [Fn] und [↑] oder [Fn] und [↓] beliebig einstellen.
Die von den Tasten [Fn] + [F1] ausgeführten Routinen F1, F2, F3, F5, F6 werden nachstehend beschrieben.
42 zeigt die Routine F1 zum Ausführen der sofortigen Sicherheitsfunktion, die durch die Tasten [Fn] + [F1] gekennzeichnet wird.
Wenn der von dem Fn-Statusregister 101 gelesene Abtastcode der Taste [F1] entspricht, transferiert die CPU 21 einen Befehl an einen VGA-Controller 32 und den Leistungsversorgungscontroller (PSC) 46, um den Schirm des LCD-Panels 49 abzuschalten (Schritt S141). In diesem Fall wird die Übertragung von Videodaten von dem VGA-Controller 32 zu dem LCD-Panel 49 und die Leistungsversorgung der Hintergrundbeleuchtung des LCD-Panels 49 unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 angehalten. Der Befehl wird von der CPU 21 an den Leistungsversorgungscontroller (PSC) 46 durch das Status-LCD-Steuergatearray (SLCDC GA) 26 und einen Leistungsversorgungsschnittstellenbus (PSC-BUS) 14 transferiert.
Die CPU 21 transferiert dann den Befehl (Tastenverriegelungsanweisung) zu dem Tastaturcontroller (KBC) 30, um die Tastenverriegelung zu kennzeichnen (Schritt S142). Diese Befehlsübertragung wird durch das Status-LCD-Steuergatearray (SLCDC GA) 26 und einen Tastaturschnittstellenbus (KBC-BUS) 13 durchgeführt. Bei Empfang des Tastenverriegelungsbefehls liest der Tastaturcontroller (KBC) 30 ein Passwort von einem vorbestimmten Register eines PCMCIA-Gatearray (PCMCIA GA) 28 aus. Danach wird das Passwort mit der Tastendateneingabe durch den Benutzer von der Tastatur 51 verglichen. Die Tastendatenübertragung wird unterbrochen (Tastenverriegelung), bis das Passwort mit den eingegebenen Tastendaten koinzidiert. Wenn das Passwort mit den eingegebenen Tastendaten koinzidiert, teilt der Tastaturcontroller (KBC) 30 der CPU 21 Daten "1", die die Passwortkoinzidenz darstellen, mittels einer SMI-Übertragung mit. Zur gleichen Zeit gibt der Tastaturcontroller (KBC) 30 die Tastenverriegelung frei.
Wenn die CPU 21 ein SMI-Signal bei der Routine F1 empfängt, führt die CPU 21 Lesezugriffe auf ein vorbestimmtes Register in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch. Wenn Daten "1" in diesem vorbestimmten Register eingestellt sind, bestimmt die CPU 21, dass der Passwortvergleich erfolgreich durchgeführt ist (Schritt S143). Die CPU 21 transferiert die Befehle an den VGA-Controller 32 und den Leistungsversorgungscontroller (PSC) 46, um den Schirm des LCD-Panels 49 einzuschalten (Schritt S144). In diesem Fall wird der Videodatentransfer von dem VGA-Controller 32 zu dem LCD-Panel 49 neu gestartet, und zur gleichen Zeit wird die Leistungsversorgung zu dem LCD-Panel 49 unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 ebenfalls neu gestartet.
Es sei bemerkt, dass der Ablauf vorübergehend von der Routine F1 zu der Hauptroutine zurückkehren kann, nachdem die CPU 21 den Tastenverriegelungsbefehl bei Schritt S52 ausgibt, und dass der Ablauf zu der Routine F1 bei der Erzeugung des SMI-Signals zurückkehren kann, wodurch die Verarbeitung von dem Schritt S53 gestartet wird. In diesem Fall führt die CPU 21 ein Anwendungsprogramm oder dergleichen während einer Zeitspanne durch, bis die Routine F1 neu gestartet wird, nachdem sie beendet ist. Da jedoch der Anzeigeschirm AUS bleibt und die Tastenverriegelung noch nicht freigegeben ist, erscheint die Verarbeitung des Anwendungsprogramms unterbrochen.
43 zeigt die Routine F2 zum Verwirklichen der durch die Tasten [Fn] und [F2] gekennzeichneten Leistungssparmodusumschaltfunktion.
Wenn der aus dem Fn-Statusregister 101 gelesene Abtastcode der Taste [F2] entspricht, liest die CPU 21 den aktuellen Leistungssparmodus aus dem CMOS-Speicher (Schritt S151). Die Leistungssparmodi werden in einer Reihenfolge von "Vollleistung" – "Sparen" – "Niedrigleistung" -> "Benutzereinstellung" -> ... hin- und hergeschaltet (Schritt S152). Wenn der aktuelle Modus der Sparmodus ist, wird er in den niedrigeren Leistungs-Modus geändert. Danach ändert die CPU 21 den CPU-Takt, den CPU-Schlafmodus, den HDD-Auto-AUS-Modus, den Anzeige-Auto-AUS-Modus und dgl. in Übereinstimmung mit dem neu eingestellten Leistungssparmodus (Schritt S153). Zur gleichen Zeit wird der Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26 aktualisiert, um den Anzeigezustand des Leitungswasserhahn-Ikons in der Status-LCD 44 zu aktualisieren (Schritt S154).
Die eingestellten Zustände des CPU-Takts, des CPU-Schlafmodus, des HDD-Auto-AUS-Modus, des Anzeige-Auto-AUS-Modus und dgl. in jedem Leistungssparmodus werden in 44 zusammengefasst. Durch diese Einstellungen ist der Leistungsverbrauch in dem Vollleistungs-Modus am größten und wird in einer Reihenfolge des Economy-Modus und des Niedrigleistungs-Modus verringert. In dem Benutzereinstellmodus kann die CPU-Taktfrequenz, der CPU-Schlafmodus, der Anzeige-Auto-AUS-Modus und der HDD-Auto-AUS-Modus beliebig gekennzeichnet sein.
Die Anzeigezustände des Leitungswasserhahn-Ikons in den jeweiligen Leistungssparmodi werden in 45 gezeigt. Wie es in 45 gezeigt ist, wird die Anzahl von Wassertröpfchen des Leitungswasserhahn-Ikons in Übereinstimmung mit den Leistungsverbrauchspegeln geändert. Alle Wassertröpfchen sind in dem Vollleistungs-Modus AN. Drei Wassertröpfchen sind in dem Economy-Modus AN. Nur ein Wassertröpfchen ist in dem Niedrigleistungs-Modus AN. Die Anzahl von Wassertröpfchen in dem Benutzereinstellmodus wird in Übereinstimmung mit den eingestellten Zuständen der CPU-Taktfrequenz, des CPU-Schlafmodus, des Anzeige-Auto-AUS-Modus und des HDD-Auto-AUS-Modus bestimmt. In dem Benutzereinstellmodus ist ein in 45 gezeigtes Hand-Ikon immer an. Dieses Hand-Ikon ist in den Modi mit Ausnahme des Benutzereinstellmodus, d.h. in dem Vollleistungs-Modus, Economy-Modus und Niedrigleistungs-Modus AUS.
46 zeigt die Routine F3 zum Verwirklichen der Wiederaufnahme/Boot-Modus-Umschaltfunktion, die durch die Tasten [Fn] + [F3] gekennzeichnet wird.
Wenn der von dem Fn-Statusregister 101 gelesene Abtastcode der Taste [F3] entspricht, liest die CPU 21 den aktuellen Modus aus dem CMOS-Speicher (Schritt S161). Dieser Modus wird in einer Reihenfolge von "Wiederaufnehmen" -> "Booten" -> ... hin- und hergeschaltet (Schritt S162). Wenn der aktuelle Modus der Wiederaufnahmemodus ist, wird dieser in den Boot- Modus geändert. Wenn der aktuelle Modus der Boot-Modus ist, wird dieser in den Wiederaufnahmemodus geändert. Danach schreibt die CPU 21 das Änderungsergebnis in den CMOS-Speicher (Schritt S163) und aktualisiert zur gleichen Zeit den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der AN/AUS-Zustand des Buch-Ikons in der Status-LCD wird geändert (Schritt S164). Wenn in diesem Fall der Benutzer den aktuellen Modus von dem Boot-Modus in den Wiederaufnahmemodus ändern will, wird das Buch-Ikon auf AN gestellt. Wenn jedoch der Benutzer den aktuellen Modus von dem Wiederaufnahmemodus in den Boot-Modus ändern will, wird das Buch-Ikon auf AUS gestellt.
47 zeigt die Routine F5 zum Verwirklichen der LCD/CRT-Anzeigeumschaltfunktion, die durch die Tasten [Fn] + [F5] gekennzeichnet wird.
Die LCD/CRT-Umschaltfunktion erlaubt das Umschalten der Anzeigevorrichtung ohne Rücksicht auf die Anwesenheit/Abwesenheit einer CRT-Anzeige 50, da Information auf der CRT-Anzeige 50 sogar angezeigt werden kann, wenn die CRT-Anzeige 50 verbunden wird, nachdem der Leistungsschalter angeschaltet ist.
Wenn der von dem Fn-Statusregister 101 gelesene Abtastcode der Taste [F5] entspricht, liest die CPU 21 den aktuellen Modus aus dem Register des VGA-Controllers 32 (Schritt 171). Der aktuelle Modus wird in einer Reihenfolge von "LCD" -> "gleichzeitige Anzeige" -> "CRT" ... hin- und hergeschaltet (Schritt S172). Wenn der aktuelle Modus beispielsweise der Anzeigemodus ist, der nur die LCD verwendet, wird der aktuelle Modus in den gleichzeitigen Anzeigemodus der LCD und CRT geändert. Die CPU 12 stellt die Daten, die den geänderten Modus kennzeichnen, in dem Register in dem VGA-Controller 32 ein (Schritt S173). Beispielsweise steuert beim Umschalten von "LCD" auf "gleichzeitige Anzeige" die CPU 21 den VGA-Controller 32, um die Daten in dessen Register einzustellen, um ebenfalls als Information auf der externen Anzeige anzuzeigen. Beim Umschalten von "gleichzeitige Anzeige" auf "CRT" stellt jedoch die CPU 21 Daten in dem Register des VGA-Controllers 32 ein, um die Anzeige lediglich auf der externen Anzeige zu ermöglichen. Zur gleichen Zeit sendet die CPU 21 einen Befehl an das Status-LCD-Steuergatearray (SLCDC GA) 26 und an den Leistungsversorgungscontroller (PSC) 46 durch den Leistungsversorgungsschnittstellenbus (PSC-BUS) 14, wodurch das LCD-Panel 49 abgeschaltet wird. Beim Umschalten von "CRT" auf "LCD" stellt die CPU 21 Daten in dem Register des VGA-Controllers 32 ein, um eine Anzeige allein auf der LCD 49 zu ermöglichen. Zur gleichen Zeit sendet die CPU 21 einen Befehl an das Status-LCD-Steuergatearray (SLCDC GA) 26 und an den Leistungsversorgungscontroller (PSC) 46 durch den Leistungsversorgungsschnittstellenbus (PSC-BUS) 14, dass das LCD-Panel 49 angeschaltet wird.
48 zeigt die Routine F6 zum Verwirklichen des Umschaltens einer invertierten Monochromanzeige der LCD-Anzeige, die durch die Tasten [Fn] + [F6] gekennzeichnet wird.
Das Umschalten der invertierten Monochromanzeige wird nicht in dem Anzeigebetrieb, sondern nur mittels der CRT-Anzeige durchgeführt. Aus diesem Grund liest, wenn der aus dem Fn-Statusregister 101 gelesene Abtastcode der Taste [F6] entspricht, die CPU 21 den aktuelle Anzeigemodus aus dem Register des VGA-Controllers 32 (Schritt S181), um zu bestimmen, ob der Anzeigemodus, der nur die CRT-Anzeige verwendet, eingestellt ist (Schritt S182). Wenn bei Schritt S182 JA ist, führt die CPU 21 keinen Vorgang durch und kehrt von der Routine F6 zu der Hauptroutine zurück.
Wenn bei Schritt S182 NEIN ist, führt die CPU 21 Lesezugriffe auf den CMOS-Speicher durch, um zu bestimmen, ob der aktuelle invertierte Monochrom-LCD-Anzeigemodus ein normaler oder umgekehrter Modus ist (Schritt S183). Die CPU 21 schaltet den aktuellen Modus in einer Reihenfolge von "normal" "umgekehrt" ... hin- und her (Schritt S184). Wenn der aktuelle Modus der Normalmodus ist, wird der aktuelle Modus in den Umkehrmodus geändert. Ansonsten wird der aktuelle Modus in den Normalbetrieb geändert. Danach stellt die CPU 21 Daten zum Kennzeichnen des geänderten Modus in ihrem Register des VGA-Controllers 32 ein (Schritt S185).
Die von dem Tastaturcontroller (KBC) 30 ausgeführten Schnelltastenfunktionen werden nachstehend beschrieben.
Die von dem Tastaturcontroller (KBC) 30 ausgeführten Funktionen sind die durch die Tasten [Fn] + [F10] gekennzeichnete Überlagerungs-Funktion (Pfeilmodus), die durch die Tasten [Fn] + [F11] gekennzeichnete Überlagerungs-Funktion (numerischer Betrieb) und die durch die Tasten [Fn] + [F12] gekennzeichnete Scroll-Verriegelungsfunktion.
Der Pfeilmodus ist ein Modus, der einige Tasten auf der Tastatur 51 als Pfeiltasten (Cursortasten) verwendet. Jedes Mal, wenn die Tasten [Fn] und [F10] gleichzeitig gedrückt werden, werden die Modi in einer Reihenfolge von "Pfeilmodus" -> "normaler Tastenmodus" -> ... hin- und hergeschaltet. Der Standard bei dem Einschaltvorgang ist "normaler Tastenmodus". Wenn die Tasten [Fn] und [F10] in diesem Zustand gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von dem "normalen Tastenmodus" in den "Pfeilmodus" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Buchstaben-Ikon ab und schaltet das Cursor-Ikon der Status-LCD 44 an. Wenn die Tasten [Fn] und [F10] gleichzeitig erneut gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuellen Modus von dem "Pfeilmodus" in den "normalen Tastenmodus" und aktualisiert die Werte der Anzeigesteuerregister in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Buchstaben-Ikon an und das Cursor-Ikon in der Status-LCD 44 aus.
Der numerische Modus ist ein Modus, der einige Tasten auf der Tastatur 51 als numerische Tasten (Zehnertasten) verwendet. Jedes Mal, wenn die Tasten [Fn] und [F11] gleichzeitig gedrückt werden, wird der Modus in einer Reihenfolge von "numerischer Modus" -> "normaler Tastenmodus" -> ... hin- und hergeschaltet. Der Standard bei dem Einschaltvorgang ist der "normale Tastenmodus". Wenn die Tasten [Fn] und [F11] gleichzeitig in diesem Zustand gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von dem "normalen Tastenmodus" in den "numerischen Modus" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Buchstaben-Ikon ab und das numerische Tastatur-Ikon in der Status-LCD 44 an. Wenn die Tasten [Fn] und [F11] erneut gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuellen Modus von dem "numerischen Modus" in den "normalen Tastenmodus" und aktualisiert die Werte des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Buchstaben-Ikon an und das numerische Tastatur-Ikon in der Status-LCD 44 ab.
Der Scroll-Verriegelungs-Modus ist ein Modus zum Sperren des Scrollens (Nach-oben-Rollen/Nach-unten-Rollen) des Anzeigeschirms unter der Steuerung beispielsweise eines Anwendungsprogramms. Jedes Mal, wenn die Tasten [Fn] und [F12] gleichzeitig gedrückt werden, wird der Modus in einer Reihenfolge von "Scroll-Verriegelung an" -> "Scroll-Verriegelung aus" -> ... hin- und hergeschaltet. Der Standard bei dem Einschaltvorgang ist "Scroll-Verriegelung aus". Wenn die Tasten [Fn] und [F12] gleichzeitig in diesem Zustand gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den Modus von "Scroll-Verriegelung aus" in "Scroll-Verriegelung an" und aktualisiert den Wert des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Scroll-Ikon in der Status-LCD 44 an. Wenn die Tasten [Fn] und [F12] erneut gleichzeitig gedrückt werden, ändert der Tastaturcontroller (KBC) 30 den aktuelle Modus von "Scroll-Verriegelung an" in "Scroll-Verriegelung aus" und aktualisiert die Werte des Anzeigesteuerregisters in dem Status-LCD-Steuergatearray (SLCDC GA) 26. Der Tastaturcontroller (KBC) 30 schaltet dann das Scroll-Ikon in der Status-LCD 44 ab.
Wie es oben beschrieben ist, ist bei dem tragbaren Computer dieses Aspekts die Status-LCD 44 zum Anzeigen der Zustände des tragbaren Computers als eine Unteranzeige zusätzlich zu dem LCD-Panel 49 angeordnet, das als die Hauptanzeige verwendet wird. Die verschiedenen Betriebszustände werden durch die AN/AUS-Zustände der Ikonen auf der Status-LCD 44 angezeigt. In diesem Fall werden die Anzeigesteuerdaten an dem LCD-Panel 49 in der Registergruppe des Status-LCD- Steuergatearray (SLCDC GA) 26 von der CPU 21, dem Tastaturcontroller (KBC) 30 und dem Leistungsversorgungscontroller (PSC) 46 eingestellt. Die AN/AUS-Zustände der Ikonen auf der Status-LCD 44 werden in Übereinstimmung mit diesen Anzeigesteuerdaten gesteuert. Wie es oben beschrieben ist, ist die Status-LCD 44 zum Anzeigen der Betriebszustände des tragbaren Computers angeordnet, und die Anzeigesteuerung der Status-LCD 44 wird unabhängig von der Anzeigesteuerung des LCD-Panels 49 durchgeführt, die als die Hauptanzeige dient. Aus diesem Grund kann der aktuelle Modus immer mit den Ikonen angezeigt werden. Daher kann der Benutzer den aktuelle Modus mit den Ikonen prüfen, während ein Anwendungsprogramm ausgeführt wird.
Bei dem Aspekt wird die Umschaltanweisung für jeden Modus durch die entsprechende Schnelltaste gekennzeichnet, und die Schnelltastendaten werden an die CPU 21 durch einen nicht maskierbaren Interrupt, wie beispielsweise ein SMI, übertragen. Der Interrupt wird von dem Anwendungsprogramm unter Ausführung nicht maskiert. Schnelltastendaten können ohne Rücksicht auf die Ausführung verschiedener Anwendungsprogramme angenommen werden, wodurch der Modus umgeschaltet werden kann. Zu diesem Zeitpunkt wird das Umschaltergebnis des Betriebsmodus auf der Status-LCD 44 widergespiegelt. Daher kann der Modus ohne Rücksicht auf das Anwendungsprogramm unter Ausführung umgeschaltet werden, und das Umschaltergebnis kann auf der Status-LCD 44 geprüft werden.
Der achte Aspekt der Erfindung wird nachstehend beschrieben. Bei diesem Aspekt wird eine DRAM-Karte, an der ein ROM, wie beispielsweise ein serielles EEPROM angebracht ist, das Kartenkonfiguration speichert, sogar verwendet werden, wenn sich die Betriebsspannungen des ROM und des DRAMs voneinander unterscheiden. Bei dieser Ausführungsform ist ein EEPROM 232, das Kartenkonfigurationsinformation einschließlich der Betriebsspannungsinformation eines DRAM 231 speichert, an einer DRAM-Karte 24 angebracht. Wenn diese Karte 24 in einem Kartensteckplatz 20 angebracht wird, können Leistungsversorgungsspannungen von einer DRAMVCC 241 und einer EEPROMVCC 243 an das DRAM 231 bzw. das EPROM 232 angelegt werden. Wenn das System anzuschalten ist, werden Stifte PD8 bis PD6 der PD-Stiftleitung 244 in dem Ausgabemodus umgeschaltet, und der Stift PD5 wird in dem Eingabemodus angestellt. Die von einem SO-Anschluss des DRAM 231 ausgegebene Kartenkonfigurationsinformation wird von dem Stift PD5 gelesen. Eine Leistungsversorgungsspannung der Betriebsspannungsinformation der Kartenkonfigurationsinformation wird an die DRAMVCC 241 angelegt.
Dieser Aspekt wird mit Bezug auf 1 und 49 bis 53 beschrieben.
49 zeigt die DRAM-Karte 24 und ihre periphere Anordnung.
Die DRAM-Karte 24 ist eine neue DRAM-Karte, die Spezifikationen aufweist, die die JEIDA-Standards erfüllt, und in der eine "EXPANSION", die diese Standards erfüllt, definiert ist. Zusätzlich zu dem DRAM 231, der als ein erweiterter Speicher eines in 1 gezeigten Systemspeichers 23 dient, ist ein EEPROM (serielles EEPROM) 232, das die Kartenkonfigurationsinformation speichert, auf der DRAM-Karte 24 angebracht.
Das EEPROM 232 ist ein serielles EEPROM, das in einem breiten Leistungsversorgungsspannungsbereich von beispielsweise 3 bis 5 V betriebsfähig ist. Das EEPROM 232 umfasst einen VCC(Leistungsversorgungs)-Anschluss, einen CS(Chipauswahl)-Anschluss, einen CK(Takt)-Anschluss, einen SI(serielle Eingangsdaten)-Anschluss und den SO (serielle Ausgangsdaten)-Anschluss.
Die in dem EEPROM 232 gespeicherte Kartenkonfigurationsinformation umfasst Standardkartenkonfigurationsinformation, die den acht JEIDA-PD-Stiften (PD8 bis PD1) zugewiesen ist, erweiterte Kartenkonfigurationsinformation, die nicht von der Standardkartenkonfigurationsinformation ausgedrückt werden kann, und Betriebsspannungsinformation, die die zum Betreiben des DRAM 231 erforderliche optimale Leistungsversorgungsspannung darstellt.
Ein Inverter 233, der mit der gleichen Leistungsversorgungsspannung wie diejenige des EEPROM 232 arbeitet, um den CS-Eingang an dem EEPROM 232 zu invertieren, und ein Pullup-Widerstand 234 sind auf der DRAM-Karte 24 angebracht. Dieser Pullup-Widerstand 234 wird verwendet, um den Eingang an dem Inverter 233 auf Hochpegel zu halten.
Der Kartensteckplatz 20 zum Aufnehmen der DRAM-Karte 24 ist mit den DRAM-Leistungsversorgungsleitungen (DRAMVCC) 241 zum Anlegen einer Leistungsversorgungsspannung an das DRAM 231, einer Schnittstellensignalleitungsgruppe 242, die verwendet wird, um Schnittstellensignale an das DRAM 231 zu übertragen, und den EEPROM-Leistungsversorgungsleitungen (EEPROMVCC) 243 zum Anlegen einer Leitungsversorgungsspannung an das EEPROM 232 verbunden. Die DRAMVCC 241 sowie auch die EEPROMVCC 243 umfassen eine Mehrzahl von Leitungen (vier bei diesem Aspekt, obwohl nicht gezeigt). Die Schnittstellensignalleitungsgruppe 242 wird mit dem gleichen Spannungspegel wie derjenige der DRAMVCC 241 betrieben.
Die PD-Stiftleitungsgruppe 244, die aus acht Signalleitungen aufgebaut ist, die verwendet werden, um die Kartenkonfigurationsinformation aus der Systemseite (Personal-Computer-Hauptkörper-Seite) zu lesen und auf das EEPROM 232 zuzugreifen, und eine gemeinsame Masseleitung (GND) 245 sind mit den Kartensteckplatz 20 verbunden. Die PD-Stiftleitungsgruppe 244 wird mit dem gleichen Spannungspegel wie demjenigen der EEPROMVCC 243 betrieben. Pullup-Widerstände 246 sind zwischen der EEPROMVCC 243 und den acht Signalleitungen verbunden, die jeweils die PD-Stiftleitungsgruppe 244 aufbauen.
Die DRAM-Karte 24 und ihre periphere Anordnung wird ausführlich (a) von der Systemseite aus betrachtet, (b) von der Seite der DRAM-Karte 24 aus betrachtet und (c) mit Blick auf die Signalliste des Kartensteckplatzes 20 beschrieben.
A. Wenn von der Systemseite aus betrachtet
Die acht Signalleitungen, die die PD-Stiftleitungsgruppe 244 bilden, entsprechen den acht JEIDA-PD-Stiften (PD8 bis PD1) und werden jeweils von den unabhängigen Pullup-Widerständen 246 hochgezogen. Die acht Signalleitungen werden dann mit den E/A-Ports des Systems (Personal-Computer-Hauptkörper) verbunden. Die E/A-Ports sind normalerweise in dem Eingangsport eingestellt, und die Systemseite (eine in 1 gezeigte CPU 21) überwacht die Zustände der PD-Stifte des Kartensteckplatzes 20.
Wenn die DRAM-Karte 24 nicht in dem Kartensteckplatz 20 angebracht ist, sind alle Signalleitungen (PD-Stifte) der PD-Stiftleitungsgruppe 24 offen (NC; no connect) und auf den Hochpegel (V) durch entsprechende Pullup-Widerstände 246 eingestellt. In diesem Fall erfasst die Systemseite "Keine Karte", wie es in 50 gezeigt ist.
Wenn die DRAM-Karte 24, die das EPROM 232 darin aufweist, in dem Kartensteckplatz 20 angebracht ist, wird die PD-Stiftleitungsgruppe 24 derart eingestellt, dass der Stift PD4 mit der GND 245 verbunden ist und auf einen Tiefpegel (11) gesetzt ist, und die Stifte PD3 bis PD1 offen gelassen (NC) und auf einem Hochpegel (V) durch die entsprechenden Pullup-Widerstände 246 gehalten werden. Die Systemseite bestimmt "EXPANSION" (50) in Übereinstimmung mit dem Zustand (LHHH) der Stifte PD4 bis PD1.
Zu diesem Zeitpunkt ist der Stift PD8 mit dem CS-Anschluss des EEPROM 232, der Stift PD7 mit dem CK-Anschluss des EEPROM 232, der Stift PD6 mit dessen SI-Anschluss und der Stift PD5 ist mit dessen SO-Anschluss verbunden. Aus diesem Grund werden auf der Systemseite in dem EXPANSION-Modus die Stifte PD8, PD7 und PD6 zu den Ausgangsmodusstiften für CS (Chip Select), CK (Takt) und SI (serielle Eingangsdaten) umgeschaltet. Der Stift PD5 wird für SO (serielle Ausgangsdaten) in dem Eingabemodus verwendet. Die Signale CS, CK, SI und SO sind allgemeine EEPROM-Schnittstellensignale wie von einem 93C56.
Die DRAMVCC 241 ist mit dem VCC-Anschluss des DRAM 231 verbunden, und die EEPROMVCC 243 ist mit dem VCC-Anschluss des EEPROM 232 verbunden. Eine Leistungsversorgungsspannung wird von der DRAMVCC 241 an das DRAM 231 angelegt, und eine Leistungsversorgungsspannung wird von der EEPROMVCC 241 an das EEPROM 232 angelegt.
Wenn die DRAMVCC 241 eine Spannung von beispielsweise 3,3 V erzeugt, wird ein Schnittstellensignal mit dem DRAM 231 bei einem 3,3V-Pegel angelegt. Wenn die EEPROMVCC 243 eine Spannung von beispielsweise 5 V erzeugt, wird der Signalpegel jeder Signalleitung (PD-Stift) der PD-Stiftleitungsgruppe 244 ebenfalls auf 5 V gesetzt. Zu diesem Zeitpunkt wird ein Schnittstellensignal mit dem EEPROM 232 ebenfalls bei 5 V angegeben.
B. Wenn von der DRAM-Karte 24 aus betrachtet
Wenn die DRAM-Karte 24 in dem Kartensteckplatz 20 angebracht ist, wird ein durch Invertieren eines Signals an dem Stift PD8 durch den Inverter 233 erhaltenes Signal an den CS-Anschluss des EEPROM 232 in der DRAM-Karte 24 eingegeben. In diesem Zustand wird der Stift PD8 (für den Standardeingabemodus zum Überwachen der PD-Stifte) auf einen Hochpegel gesetzt, bis das System (CPU 21) die DRAM-Karte 24 der Erweiterungsspezifikationen erkennt, und Stifte PD8 bis PD6 (die als Ausgangsstifte verwendet werden) werden im Eingabe/Ausgabemodus als der Erweiterungs-Modus geändert. Bei diesem Aspekt wird der Signalpegel bei dem Stift PD8 auf einen Hochpegel durch den Inverter 233 invertiert, wie es oben beschrieben ist, und der CS-Eingang in dem EEPROM 232 wird auf einen Tiefpegel gesetzt, wodurch die Chipauswahl verhindert wird. Der Pullup-Widerstand an der Eingangsseite des Inverters 233 ist angeordnet, um einen Schutz durchzuführen, wenn die ordnungsgemäßen Arbeitsweisen der Pullup-Widerstände 246 der PD-Stifte an der Systemseite nicht erwartet werden können. Der Pullup-Widerstand muss nicht verwendet werden.
C. Signalliste des Kartensteckplatzes 20
51 und 52 zeigen die Listen von Signalen in dem Kartensteckplatz 20, um zu bewirken, dass die Stift-Nummern den JEIDA-Signalnamen entsprechen. In diesem Fall stellen RFUs für zukünftige Erweiterung reservierte Stifte dar.
Wie es in den 51 und 52 gezeigt ist, ist die DRAMVCC 241 mit Stiften (Stift-Nummern 9, 15, 27 und 37) verbunden, die als JEIDA-5V-Leistungsversorgungsstifte VCC (5 V) definiert sind, und die DRAMVCC 241 ist mit den Stiften (Stift-Nummern 11, 17, 25 und 35) verbunden, die als JEIDA-3,3V-Leistungsversorgungsstifte VCC (3,3 V) definiert sind.
Die Schnittstellensignalleitungsgruppe 242, die als ein Weg zum Übertragen von Schnittstellensignalen (MA13 bis MA0, MD35 bis MD0, RAS3# bis RAS0#, CRS3# bis CRS0# und WE#) mit dem DRAM 231 dienen, wird bei dem Spannungspegel der DRAMVCC 241 betrieben. Die PD-Stiftgruppe (PD8 bis PD1), die der PD-Stiftleitungsgruppe 244 entspricht, wird mit dem Spannungspegel der EEPROMVCC 243 betrieben.
Wenn ein 3,3V-DRAM als das DRAM 231 verwendet wird und das EEPROM 232 und die E/A-Ports bei 5 V betrieben werden, wird eine Spannung von 3,3 V an die DRAMVCC 241 und eine Spannung von 5 V an die EEPROMVCC 243 angelegt.
Wenn ein 3,3V-DRAM als das DRAM 231 verwendet wird und das EEPROM 232 und die E/A-Ports bei 3,3 V betrieben werden, wird eine Spannung von 3,3 V sowohl an die DRAMVCC 243 als auch an die EEPROMVCC 243 angelegt.
Wenn ein SV-DRAM als das DRAM 231 verwendet wird und das EEPROM 232 und die E/A-Ports bei 5 V betrieben werden, wird eine Spannung von 5 V sowohl an die DRAMVCC 241 als auch an die EEPROMVCC 243 angelegt.
Wie bei diesem Aspekt wird, wenn ein breiter Bereich von EEPROMs in dem Bereich von 3 V bis 5 V als das EEPROM 232 betrieben wird, und die Eingangsports mit einer Spannung VR betrieben werden, die innerhalb des Bereichs von 3 V bis 5 V fallen, die Spannung VR an die EEPROMVCC 243 angelegt.
Diese Leistungsversorgungsspannungen werden von der in 1 gezeigten Leistungsversorgungsschaltung (PS) 47 angelegt.
Die Steuerung der DRAM-Karte 24 mit der obigen Anordnung, wenn das System angeschaltet wird, wird mit Bezug auf ein Ablaufdiagramm in 53 beschrieben.
Wenn das System eingeschaltet wird, transferiert die CPU 21 Steuerinformation an einen Leistungsversorgungscontroller (PSC) 46 durch einen Systembus (ISA-Bus), ein Status-LCD-Steuergatearray (SLCDC GA) 26 und einen Leistungsversorgungsschnittstellenbus (PSC-BUS) 14. Die CPU 21 veranlasst die Leistungsversorgungsschaltung (PS) 47, das Anlegen der Spannung an die DRAMVCC 241 (47) unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 anzuhalten. Zum gleichen Zeitpunkt veranlasst die CPU 21 die EEPROMVCC 243, die Leistungsversorgungsspannung VR (3 V ≤ VR ≤ 5 V) anzulegen, die erforderlich ist, um das EEPROM 243 unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 zu betreiben (Schritt S193). Zum gleichen Zeitpunkt sperrt die CPU 21 alle Leitungen der mit dem DRAM 231 verbundenen Schnittstellensignalleitungsgruppen 242.
Die CPU 21 liest den Zustand (8-Bit-Daten) der PD-Stiftleitungsgruppe 244, die in den Eingabemodus gesetzt ist, und prüft den Zustand der unteren vier Bits (PD4 bis PD1) (Schritt S192). Wenn die Zustände der Stifte PD4 bis PD1 als "1111" angegeben werden (Schritt S193), bestimmt die CPU 21 Keine Karte", wie es aus 50 ersichtlich ist. Die CPU 21 verwendet einen Systemspeicher 23 als einen Hauptspeicher, um das System anzuschalten.
Im Gegensatz dazu bestimmt, wie bei diesem Aspekt, bei dem die DRAM-Karte 24 der Erweiterungsspezifikationen in dem Kartensteckplatz 20 angebracht ist, wenn die Zustände der Stifte PD4 bis PD1 als "0111" angegeben werden (Schritt S194), die CPU 21 den "EXPANSION-Modus", wie es aus 50 offensichtlich ist. Die CPU 21 schaltet die Stifte PD8 und PD7 und PD6 (die als Ausgangsstifte verwendet werden) in den Ausgabemodus um und setzt den Stift PD5 (der als ein Eingangsstift verwendet wird) in den Eingabemodus. Die CPU 21 liest die Kartenkonfigurationsinformation aus dem EEPROM 232 auf der DRAM-Karte 24 (Schritt S194). D.h., dass die CPU 21 den Stift PD8 auf einen Tiefpegel und den CS-Anschluss des EEPROM 232 auf einen Hochpegel einstellt. Die CPU 21 empfängt einen Takt von dem Stift PD7 an dessen CK-Anschluss. Zum gleichen Zeitpunkt empfängt die CPU 21 eine Adresse von dem Stift PD6 an dessen SI-Anschluss und serielle Ausgangsdaten, die den Lese-Schreib-Zyklustyp darstellt. Die CPU 21 liest die Kartenkonfigurationsinformation, die an dem SO-Anschluss des EEPROM 232 seriell ausgegeben wird, durch den Stift PD5 in Übereinstimmung mit den Eingangsdaten.
Wenn die CPU 21 die Kartenkonfigurationsinformation aus dem EEPROM 232 liest, bestimmt die CPU 21 aus der durch diese Information dargestellten Kartenkonfiguration, ob die DRAM-Karte 24 bei diesem Computersystem anwendbar ist (Schritt S196). Falls JA bei Schritt S196, bestimmt die CPU 21, ob die Versorgungsspannung des DRAM (231), die durch die Betriebsspannungsinformation dargestellt ist, die in der Lesekartenkonfigurationsinformation beschrieben wird, von diesem System unterstützt wird (d.h., ob die Betriebsspannung von der Leistungsversorgungsschaltung (PS) 47 angelegt werden kann). D.h., dass die CPU 21 bestimmt, ob die DRAM-Karte 24 bei diesem System anwendbar ist (Schritte S197 und S198).
Wenn die DRAM-Karte 24 ebenfalls unter Berücksichtigung der Leistungsversorgungsspannung anwendbar ist, transferiert die CPU 21 Steuerinformation an den Leistungsversorgungscontroller (PSC) 46 durch den Systembus (ISA-BUS) 11, das Status-LCD-Steuergatearray (SLCDC GA) 26 und den Leistungsversorgungsschnittstellenbus (PSC-BUS) 14. Unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 wird die Leistungsversorgungsspannung für das DRAM 231, die durch die Betriebsspannungsinformation dargestellt ist, von der Leistungsversorgungsschaltung (PS) 47 an die in 49 gezeigte DRAMVCC 241 angelegt (Schritt S199). Die Leistungsversorgungsspannung für das DRAM 231 auf der DRAM-Karte 20 wird auf eine optimale Leistungsversorgungsspannung geregelt, die erforderlich ist, wenn das System angeschaltet wird. Zum gleichen Zeitpunkt aktiviert die CPU 21 alle Leitungen der mit dem DRAM 231 verbundenen Schnittstellensignalgruppe 242.
In diesem Zustand schaltet die CPU 21 das System mit dem DRAM 231 auf der in dem Kartensteckplatz 20 angebrachten DRAM-Karte 24 als einen erweiterten Speicher des Systemspeichers 23 ein.
Wenn andererseits die Zustände der Stifte PD4 bis PD1 nicht als "0111" gegeben werden, d.h., wenn der "EXPANSION"-Modus nicht eingestellt ist, bestimmt die CPU 21, dass eine Karte der Erweiterungsspezifikationen nicht in dem Kartensteckplatz 20 angebracht ist, sondern eine DRAM-Karte der perfekten Standardspezifikationen daran angebracht ist. In diesem Fall setzt die CPU 21 den Eingabemodus der PD-Stiftleitungsgruppe 244 fort und liest die Standardkartenkonfigurationsinformation, die durch die Stifte PD8 bis PD1 durch die PD-Stiftleitungsgruppe 244 definiert ist (Schritte S194 und S200).
Die CPU 21 bestimmt aus der durch die Lesestandardkartenkonfigurationsinformation dargestellten Kartenkonfiguration, ob die DRAM-Karte in diesem System brauchbar ist (Schritt S201). Wenn bei Schritt S201 JA ist, transferiert die CPU 21 Steuerinformation an den Leistungsversorgungscontroller (PSC) 46 durch den Systembus (ISA-BUS) 11, das Status-LCD-Steuergatearray (SLCDC GA) 26 und den Leistungsversorgungsschnittstellenbus (PSC-BUS) 14. Unter der Steuerung des Leistungsversorgungscontrollers (PSC) 46 wird die Leistungsversorgungsspannung des Systems von der Leistungsversorgungsschaltung (PS) 47 an die in 49 gezeigten DRAMVCC 241 angelegt. Zur gleichen Zeit aktiviert die CPU 21 alle Leitungen der mit dem DRAM verbundenen Schnittstellensignalleitungsgruppe 242 auf der DRAM-Karte.
In diesem Zustand verwendet die CPU 21 das DRAM auf der in dem Kartensteckplatz 20 angebrachten DRAM-Karte als einen erweiterten Speicher des Systemspeichers 23, um das System anzuschalten.
Die Kartenkonfigurationsinformation wird aus dem EEPROM 232 auf der DRAM-Karte 24 nur gelesen, wenn das System angeschaltet wird. Daher kann, wenn der Leistung-AN-Modus (Initialisierung) des Systems in Übereinstimmung mit der aus dem EEPROM 232 gelesenen Kartenkonfigurationsinformation abgeschlossen ist, die Leistungsversorgungsspannung (EEPROM-Leistungsversorgungsspannung) an die EEPROMVCC 243 unterbrochen sein (AUS). In diesem Fall kann der verschwenderische Leistungsverbrauch bei einem batteriegetriebenen System verringert werden.
In einem System, bei dem die Leistungsversorgung unterbrochen (suspendiert) ist, während der Inhalt eines Speichers gehalten bleibt (d.h. die Reserveleistungsversorgungsspannung BK wird an die DRAMVCC 241 angelegt), und das System einen Zustand direkt vor dem Einschaltvorgang wiederherstellt (wiederaufnimmt), wenn das System erneut angeschaltet wird, muss die Leistungsversorgungsspannung nicht an die EEPROMVCC 243 in dem suspendierten Modus geliefert werden.
Der neunte Aspekt der Erfindung wird nachstehend beschrieben. Bei diesem Aspekt kann automatisch angezeigt werden, ob eine elektronische Mail empfangen wurde, ohne die Ausführung eines Anwenderprogramms oder dgl. nachteilig zu beeinflussen.
Genauer gesagt wird, wenn eine elektronische Mail an diesem Tag am Computer von einem Mailserver oder einem LAN empfangen wird, ein Mail-Empfangsstatussignal von diesem Server an das Kommunikationsplatine des Computers gesendet. In diesem Zustand wird ein CPU-Interrupt von einem E/A-Controller geliefert, um ein in dem Systemspeicher befindliches Kommunikationstreiberprogramm zu starten. Eine CPU 21 liest das Mail-Empfangsstatussignal aus der Kommunikationsplatine in Übereinstimmung mit diesem Programm. Wenn die CPU 21 erfasst, dass eine gültige Mail empfangen wurde, ruft die CPU 21 das BIOS in einem BIOS-ROM auf. Die CPU 21 stellt das Mail-Ikon einer Status-LCD durch ein Status-LCD-Steuergatearray ein und gibt die Steuerung an das Anwendungsprogramm unter Ausführung zurück.
Dieser Aspekt wird mit Bezug auf 2 und 54 bis 56 beschrieben. Die gleichen Bezugsziffern wie in 1 bezeichnen die gleichen Teile wie in 54 bis 56, und eine ausführliche Beschreibung derselben wird weggelassen. Bei dem in 54 gezeigten Aspekt ist ein Mail-Ikonensteuerregister (MICR) 26 zum Halten von Steuerdaten für die Ein/Aus-Steuerung eines an einer Status-LCD 44 angezeigten Mail-Ikons R7 in dem System dieses Aspekts enthalten. Eine Kommunikationsplatine 32 mit einer Kommunikationsschnittstellenfunktion, die imstande ist, elektronische Mails mit tragbaren Computern über einen Server (Mailserver) an einem LAN auszutauschen, ist auf einer Erweiterungsplatine 31 angebracht. Wenn der Mailserver der Kommunikationsplatine 32 den Empfang der elektronischen Mail dem in 54 gezeigten tragbaren Computer mitteilt, sendet die Kommunikationsplatine 32 einen Interrupt von einem E/A-Controller an die CPU 21 durch einen Systembus (ISA-BUS) 11. 55 zeigt eine schematische Speicherabbildung dieses Systems.
Wie es in 55 gezeigt ist, werden das in einem BIOS-ROM 25 gespeicherte BIOS, ein DOS (Platten-Betriebssystem), ein Kommunikationstreiberprogramm und verschiedene Anwendungsprogramme in dem Speicherplatz des Systems installiert.
Das DOS und das Kommunikationstreiberprogramm werden in einer Systemplatte vorgespeichert, die in einem Disketten-Laufwerk (FDD) 45 verwendet und geladen wird. Das DOS und das Kommunikationsprogramm werden in einen Systemspeicher 23 geladen und befinden sich in dem Speicher 23. Das Kommunikationstreiberprogramm wird jedes Mal gestartet, wenn ein Mailempfang von der Kommunikationsplatine 32 mitgeteilt wird, um zu bestimmen, ob eine gültige elektronische Mail empfangen wurde. Das BIOS wird in Übereinstimmung mit dem Bestimmungsergebnis aufgerufen, um die Anzeige des Mail-Ikons (MI) R7 anzuschalten (2).
Verschiedene Anwendungsprogramme sind in dem Systemspeicher 23 oder einer DRAM-Karte 24 gespeichert.
Teile des in dem BIOS-ROM 25 gespeicherten BIOS, auf die häufig zugegriffen wird, werden in dem Systemspeicher 23 gespeichert, um einen Hochgeschwindigkeitszugriff durchzuführen, wenn das System eingeschaltet wird. Für die Zweckmäßigkeit der Beschreibung wird das BIOS ausgeführt, indem immer auf das BIOS-ROM 25 zugegriffen wird, da dies nicht direkt mit der Erfindung verbunden ist.
Der Betrieb des neunten Aspekts wird mit Bezug auf ein Ablaufdiagramm in 56 beschrieben.
Es sei angenommen, dass der tragbare Computer mit der in 54 gezeigten Anordnung mit einem LAN durch eine Kommunikationsplatine 32 verbunden ist, das in einer Erweiterungseinheit (Desk Station) angebracht ist, die mit einem Erweiterungsverbinder 31 verbunden ist. Ein Mailserver, um den Austausch von elektronischen Mails zwischen beispielsweise durch das LAN verbundenene Personal-Computer zu steuern, ist mit dem LAN verbunden. Wenn dieser Mailserver eine elektronische Mail beispielsweise bei dem in 54 gezeigten tragbaren Computer empfängt, speichert der Mailserver diese elektronische Mail in einer Mailbox, die diesem Computer zugewiesen ist, und benachrichtigt die Kommunikationsplatine 32 über den Empfangsstatus (Mailempfangsstatus). Die Kommunikationsplatine 32 überwacht immer das Mailempfangsstatussignal von dem Mailserver. Wenn die Kommunikationsplatine 32 dieses Mailempfangsstatussignal empfängt, teilt die Kommunikationsplatine 32 dem E/A-Controller 22 dieses Signal durch den Systembus (ISA-BUS) 11 mit, wodurch der Controller 22 veranlasst wird, einen Interrupt an die CPU 21 zu erzeugen.
Bei dem in 54 gezeigten tragbaren Computer führt die CPU 21 das in dem Systemspeicher 23 geladene DOS oder ein Anwendungsprogramm oder dgl., das in dem Systemspeicher 23 oder der DRAM-Karte 24 geladen ist, aus.
Wenn die Kommunikationsplatine 32 ein Mailempfangsstatussignal von dem Mailserver erfasst und ein Interrupt von dem E/A-Controller 22 an die CPU 21 während der Ausführung des DOS oder eines Anwendungsprogramms gesendet wird, führt die CPU 21 das in dem Systemspeicher 23 befindliche Kommunikationstreiberprogramm aus, wie es in dem Ablaufdiagramm in 56 gezeigt ist.
Die CPU 21 greift auf die Kommunikationsplatine 32 durch den Systembus (ISA-BUS) 11 zu, um den in der Kommunikationsplatine 32 gehaltenen Mailempfangsstatus zu lesen (Schritt S211). Die CPU 21 prüft, ob eine gültige Mail frei von einem Empfangsfehler in Übereinstimmung mit dem gelesen Mailempfangsstatus empfangen wird (Schritt S212).
Falls JA bei Schritt S212, ruft die CPU 21 das in dem BIOS-ROM 25 gespeicherte BIOS durch den Systembus (ISA-BUS) 11 in Übereinstimmung mit dem Kommunikationstreiberprogramm auf und schaltet die Anzeige des Mail-Ikons (MI) R7 auf der Status-LCD 44 an. Die Anzeige dieses Mail-Ikons (MI) R7 wird später ausführlich beschrieben.
Genauer gesagt führt, wenn die CPU 21 das BIOS aufruft, die CPU 21 Schreibzugriffe auf das Mail-Ikonensteuerregister (MICR) 26a in einem Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Systembus (ISA-BUS) 11 durch und stellt Steuerdaten, die einen Wert von "1" darstellen, in dem Register (MICR) 26a ein, um die Anzeige des Mail-Ikons (MI) R7 auf der Status-LCD 44 anzuschalten. Das Status-LCD-Steuergatearray (SLCDC GA) 26 zeigt den AN-Zustand des Mail-Ikons (MI) R7, das durch ein festes LCD-Muster gebildet wird (2), an einer vorbestimmten Position auf der Status-LCD 44 in Übereinstimmung mit den Steuerdaten an, die den Wert von "1" aufweisen der in dem Mail-Ikonensteuerregister (MICR) 26a eingestellt ist.
Der AN-Zustand des Mail-Ikons (MI) R7 auf der Status-LCD 44 teilt dem Benutzer mit, dass eine elektronische Mail empfangen wurde, sogar wenn der tragbare Computer in 54 das DOS oder ein Anwendungsprogramm ausführt, und seine Ausführungszustände werden auf einem LCD-Panel 49 angezeigt (ohne Unterbrechen des DOS oder eines Anwendungsprogramms unter Ausführung oder Durchführen eines besonderen Vorgangs, wie beispielsweise eines laufendes Mailprogramm).
Die Verarbeitung, um dem Benutzer die Anwesenheit der empfangenen Mail durch den AN-Zustand des Mail-Ikons (MI) R7 mitzuteilen, kann verglichen mit einem herkömmlichen Schema innerhalb einer sehr kurzen Zeitspanne beendet sein, bei dem ein Mailprogramm läuft, während ein Anwendungsprogramm unter Ausführung unterbrochen bleibt, die von einem Mailserver empfangene elektronische Mail wird in einen Personal-Computer gelesen und auf dem Schirm angezeigt, und der Benutzer kehrt zu dem vorherigen Anwendungsprogramm bei Bestätigung der elektronischen Mail zurück. Daher wird bei diesem Aspekt das Anwendungsprogramm unter Ausführung nicht für eine lange Zeitspanne unterbrochen bleiben.
Bei diesem Aspekt erkennt der Benutzer, während das Mail-Ikon (MI) R7 nicht angezeigt wird, dass keine elektronische Mail empfangen wird. Aus diesem Grund muss im Gegensatz zu dem herkömmlichen Fall das Programm unter Ausführung nicht unterbrochen werden, oder das Mailprogramm muss nicht laufen, um die Anwesenheit einer elektronischen Mail zu bestätigen, oder Zeit wird nicht verschwendet, weil bei dem herkömmlichen Fall sogar die Abwesenheit einer empfangenen Mail beim Laufen des Mailprogramms bestätigt werden muss.
Falls NEIN bei Schritt S212, überspringt die CPU 20 Schritt S213 zum Anzeigen des Mail-Ikons (MI) R7 und führt keinen Vorgang durch. In diesem Fall wird, wenn das Mail-Ikon (MI) R7 bereits angezeigt wird, dieser Anzeigezustand fortgesetzt. Wenn jedoch das Mail-Ikon (MI) R7 nicht angezeigt wird, wird dieser AUS-Zustand fortgesetzt.
Die Verarbeitung mittels des BIOS in Übereinstimmung mit dem Kommunikationstreiberprogramm kann innerhalb einer sehr kurzen Zeitspanne durchgeführt werden, wie es oben beschrieben ist. Wenn diese Verarbeitung beendet ist, kehrt die Steuerung zu dem vorherigen Programm zurück (DOS oder Anwendungsprogramm), wie es in dem Ablaufdiagramm von 56 gezeigt wird.
Der Benutzer bestätigt in Übereinstimmung mit dem AN-Zustand des Mail-Ikons (MI) R7, das auf der Status-LCD 44 angezeigt wird, dass eine elektronische Mail empfangen wurde, ein vorbestimmter Vorgang mit einer Tastatur (KB) 51 oder dgl. wird einem gewünschten Timing durchgeführt, um das Mailprogramm auszuführen, wodurch die in 56 gezeigte Verarbeitung durchgeführt wird. Dieses Mailprogramm wird beispielsweise von dem Disketten-Laufwerk (FDD) 45 in den Systemspeicher 23 (oder die DRAM-Karte 24) nach Bedarf geladen.
Wenn das Mailprogramm ausgeführt wird, wird die empfangene Mail angezeigt (Schritt S214). Diese Anzeigeverarbeitung wird später ausführlich beschrieben.
Das Kommunikationstreiberprogramm in dem Systemspeicher 23 wird von dem Mailprogramm aufgerufen. Die CPU 21 greift auf den Mailserver auf dem LAN durch den Systembus (ISA-BUS) 11 und die Kommunikationsplatine 32 in Übereinstimmung mit diesem Kommunikationstreiberprogramm zu und liest alle in dem Server gespeicherten Mails (d.h. ihre eigene Mailbox). Die gelesenen Mails werden in dem Systemspeicher 23 gespeichert. Die Steuerung kehrt von dem Kommunikationstreiberprogramm zu dem Mailprogramm zurück.
Die CPU 21 führt eine Steuerung zum Anzeigen der im Systemspeicher 23 gespeicherten elektronischen Mails auf dem LCD-Panel 49 in Übereinstimmung mit dem Mailprogramm durch, wodurch die Anzeigeverarbeitung der empfangenen Mail bei Schritt S214 abgeschlossen wird.
Bei Abschluß der Anzeigeverarbeitung der empfangenen Mail bei Schritt S214 ruft die CPU 21 das in dem BIOS-ROM 25 gespeicherte BIOS auf, um die Anzeige des Mail-Ikons (MI) R7 auf der Status-LCD 44 in Übereinstimmung mit dem Mailprogramm abzuschalten (Schritt S215). Der AUS-Vorgang des Mail-Ikons (MI) R7 wird später ausführlicher beschrieben.
Wenn die CPU 21 das BIOS aufruft, führt die CPU 21 Schreibzugriffe auf das Mail-Ikonensteuerregister (MICR) 26a in dem Status-LCD-Steuergatearray (SLCDC GA) 26 durch den Systembus (ISA-BUS) 11 in Übereinstimmung mit diesem BIOS durch und stellt Steuerdaten, die einen Wert von "0" aufweisen, zum Abschalten der Anzeige des Mail-Ikons (MI) R7 in dem Register (MICR) 26a ein. Das Status-LCD-Steuergatearray (SLCDC GA) 26 schaltet die Anzeige des Mail-Ikons (MI) R7 auf der Status-LCD 44 in Übereinstimmung mit den Steuerdaten aus, die den Wert von "0" aufweisen, der in dem Mail-Ikonensteuerregister (MICR) 26a gesetzt ist.
Die obige Beschreibung wurde zum Angeben der Anwesenheit/Abwesenheit der empfangenen elektronischen Mail mittels des Mail-Ikons (MI) durchgeführt. Die Erfindung ist nicht darauf begrenzt. Die Anwesenheit/Abwesenheit einer elektronischen Mail kann durch eine LED-Leuchte oder dgl. angegeben werden.
Der zehnte Aspekt der Erfindung wird nachstehend beschrieben. Bei diesem Aspekt können die an eine interne Anzeigevorrichtung oder eine externe Anzeigevorrichtung ausgegebenen Bilddaten automatisch in Übereinstimmung mit dem offenen/geschlossenen Zustand eines Anzeige-Panels umgeschaltet werden, wenn der Leistungsschalter angeschaltet wird. D.h., wenn der Leistungsschalter angeschaltet wird, stellt das BIOS den AN/AUS-Zustand des Panel-Schalters in einem Register ein, um den offenen/geschlossenen Zustand des Anzeige-Panels in Übereinstimmung mit den eingestellten Daten zu bestimmen. Wenn das Anzeige-Panel offen ist, weist das BIOS einen Anzeigecontroller an, Bilddaten nur an das interne LCD-Panel auszugeben. Der Controller gibt dann die in einem Video-RAM gespeicherten Bilddaten nur an die LCD aus. Wenn das Anzeige-Panel bei einem Einschaltvorgang geschlossen bleibt, weist das BIOS den Anzeigecontroller an, Bilddaten an sowohl die LCD als auch eine CRT auszugeben. Der Anzeigecontroller gibt dann die in dem Video-RAM gespeicherten Bilddaten an sowohl die LCD als auch die CRT aus.
Der zehnte Aspekt wird mit Bezug auf die beigefügten Zeichnungen beschrieben. Ein Panel-Schalter 156 (57) zum Erfassen des Öffnens/Schließens des Anzeige-Panels 49 ist in dem in 2 gezeigten Hauptkörper angeordnet. Dieser Panel-Schalter 156 erfasst das Öffnen/Schließen des Anzeige-Panels 49 in Übereinstimmung mit beispielsweise von Schwenkpositionen der Beine 114a und 114b. Ein Verbinder (nicht gezeigt) zum optionalen Verbinden einer externen Anzeigevorrichtung, wie beispielsweise einer CRT, ist an dem hinteren Endabschnitt des Hauptkörpers angeordnet.
In 57 ist ein Panel-Schalter 156 zum Erfassen des Öffnens/Schließens des Anzeige-Panels 49 beispielsweise auf AN, wenn das Anzeige-Panel 49 geschlossen bleibt, und auf AUS, wenn das Anzeige-Panel 49 offen ist, eingestellt. Der AN/AUS-Status des Panel-Schalters 156 wird in einem Register innerhalb des PCMCIA-GA 28 eingestellt, wenn der Leistungsschalter eingeschaltet wird. Das AN/AUS-Statussignal wird an einen Leistungsversorgungscontroller 46 gesendet. Der in dem Register innerhalb des PCMCIA-GA 28 eingestellte Inhalt wird durch das in dem BIOS-ROM 25 gespeicherte BIOS geprüft. Der Leistungsversorgungscontroller 46 umfasst eine Funktion zum Steuern, um eine Leistungsversorgungsspannung an jede Einheit in Übereinstimmung mit einer Anweisung von der CPU 21 anzulegen, und bestimmt das Öffnen/Schließen des Anzeige-Panels 49 in Übereinstimmung mit dem AN/AUS-Signal von dem Panel-Schalter 156, wodurch die Lieferung der Leistungsversorgungsspannung zu dem Anzeige-Panel 49 gesteuert wird. Genauer gesagt weist, wenn das Anzeige-Panel 49 in dem Anschaltzustand offen ist, der Leistungsversorgungscontroller 46 an, eine Leistungsversorgungsspannung an das Anzeige-Panel 49 anzulegen. Wenn das Anzeige-Panel 49 geschlossen gehalten wird, weist der Leistungsversorgungscontroller 46 an, das Liefern der Leistungsversorgungsspannung zu dem Anzeige-Panel 49 anzuhalten.
Der Anzeigecontroller 32 wird in Übereinstimmung mit einer Anweisung von dem BIOS bei dem Einschaltvorgang betrieben. Wenn das Anzeige-Panel 49 bei dem Einschaltvorgang geschlossen bleibt, liefert der Anzeigecontroller 32 Bilddaten an sowohl das Anzeige-Panel 49 als auch die CRT-Anzeigevorrichtung 50. Wenn das Anzeige-Panel 49 offen ist, liefert der Anzeigecontroller 32 die Bilddaten nur an das Anzeige-Panel 49.
Der Betrieb dieses Aspekts wird mit Bezug auf ein Ablaufdiagramm in 58 beschrieben. Wenn der Leistungsschalter bei Gebrauch des tragbaren Computers angeschaltet wird, wird der AN/AUS-Status des Panel-Schalters 156 in dem Register innerhalb des PCMCIA-GA 28 unter der Steuerung des BIOS gesetzt (Schritt S221). Das BIOS liest den Inhalt des Registers innerhalb des PCMCIA-GA 28 (Schritt S222), um in Übereinstimmung mit dem AN/AUS-Zustand des Panel-Schalters 156 zu bestimmen, ob das Anzeige-Panel offen/geschlossen ist (Schritt S223). Wenn das Anzeige-Panel 49 offen ist, weist das BIOS den Anzeigecontroller 32 an, Bilddaten nur an das Anzeige-Panel 49 auszugeben. Der Anzeigecontroller 32 gibt dann die in dem Video-RAM 33 gespeicherten Bilddaten nur an das Anzeige-Panel 49 aus (Schritt S224). Wenn das Anzeige-Panel 49 geschlossen ist, weist der Leistungsversorgungscontroller 46 an, eine Leistungsversorgungsspannung an das Anzeige-Panel 49 und die CRT-Anzeigevorrichtung 50 zu liefern, und die Bilddaten werden auf dem Anzeige-Panel 49 und der CRT-Anzeigevorrichtung 50 angezeigt.
Wenn der Leistungsschalter in dem offenen Zustand des Anzeige-Panels 49 angeschaltet wird, bestimmt das BIOS, dass das interne Anzeige-Panel 49 verwendet wird, und die Daten werden nur auf dem Anzeige-Panel 49 angezeigt. In diesem Fall werden die Anzeigedaten nicht an die externe CRT-Anzeigenvorrichtung 50 ausgegeben.
Wenn bei Schritt S223 bestimmt wird, dass das Anzeige-Panel 49 geschlossen bleibt, weist das BIOS den Anzeigecontroller 32 an, Bilddaten an sowohl das Anzeige-Panel 49 als auch die CRT-Anzeigevorrichtung 50 auszugeben. Der Anzeigecontroller 32 gibt die Bilddaten an sowohl das Anzeige-Panel 49 als auch die externe CRT-Anzeigevorrichtung 50 aus (Schritt S225). In diesem Fall sendet, da das Anzeige-Panel 49 geschlossen bleibt, der Leistungsversorgungscontroller 46 einen Befehl zum Anhalten der Ausgabe der Leistungsversorgungsspannung an das Anzeige-Panel 49, und das Anzeige-Panel 49 wird betriebsunfähig gehalten. Daher werden die Bilddaten nur auf der CRT-Anzeigevorrichtung 50 angezeigt.
Wie es oben beschrieben ist, bestimmt, wenn der Leistungsschalter in dem geschlossenen Zustand des Anzeige-Panels 49 angeschaltet wird, das BIOS die Verwendung der externen CRT-Anzeigevorrichtung 50 und gibt die Bilddaten an die CRT-Anzeigevorrichtung 50 aus. Beispielsweise können Bilddaten auf der CRT-Anzeigevorrichtung 50, wobei das Anzeige-Panel 49 geschlossen bleibt, mittels eines Anwendungsprogramms, wie bei einer Vorführungsanzeige, angezeigt werden.
Nachdem der Leistungsschalter angeschaltet ist, kann das Anzeige-Panel 49 geöffnet werden, um das Anzeige-Panel 49 zu verwenden. Um diesen Vorgang zu bewältigen, werden Bilddaten ebenfalls an das Anzeige-Panel 49 ausgegeben. Wenn das Anzeige-Panel 49 geöffnet wird, nachdem der Leistungsschalter angeschaltet wird, wird die Leistungsversorgungsspannung an das Anzeige-Panel 49 in Übereinstimmung mit einer Anweisung von dem Leistungsversorgungscontroller 46 angelegt. Daher werden die Bilddaten sofort auf dem Anzeige-Panel 49 angezeigt.
59 ist eine Tabelle, die die Beziehung zwischen dem offenen/geschlossenen Zustand des Anzeige-Panels 49 bei dem Einschaltvorgang und die an das Anzeige-Panel 49 und die CRT-Anzeigevorrichtung 50 ausgegeben Bilddaten zeigt. Jeder Kreis in 59 stellt dar, dass die Bilddaten ausgegeben werden.
In dem geschlossenen Zustand des Anzeige-Panels 49 werden die Bilddaten nicht an das Anzeige-Panel 49 ausgegeben. Wenn das Anzeige-Panel 49 geöffnet wird, kann dieser Zustand erfasst werden, und die Bilddaten können an das Anzeige-Panel 49 ausgegeben werden. In diesem Fall muss eine Interrupt-Verarbeitung beim Öffnen des Anzeige-Panels 49 durchgeführt werden, und die Bilddaten müssen von dem Anzeigecontroller 32 an das Anzeige-Panel 49 ausgegeben werden. Dieser Vorgang ist nicht wünschenswert, weil die Interrupt-Verarbeitung zeitintensiv ist und es sein kann, dass das Umschalten der Bilddaten nicht ordnungsgemäß durchgeführt wird.
Gemäß der Erfindung wird, wenn der Leistungsschalter angeschaltet wird, der offene/geschlossene Zustand des Anzeige-Panels 49 erfasst, und die Ausgabezustände der Bilddaten zu dem Anzeige-Panel 49 und der CRT-Anzeigevorrichtung 50 werden automatisch gesteuert. Nachdem der Leistungsschalter angeschaltet ist, können außerdem die Ausgabezustände der Bilddaten in Übereinstimmung mit einem Tastenvorgang beliebig umgeschaltet werden.

Claims

Tragbarer Computer mit einer CPU (21), einem Speicher (23), einem Systembus (11), einem Tasteneingabemittel (30, 51) und einer Hauptanzeige (49), mit: einer Unteranzeigevorrichtung (44), die in einem Hauptkörper des tragbaren Computer angeordnet ist, zum Anzeigen einer Mehrzahl von Icons einschließlich eines Leistungsmodus-Icons, das verschiedenartige Leistungsmodi des tragbaren Computers darstellt; einem Controllerbus (13), der zwischen der Registergruppe und dem Tasteneingabemittel (30, 51) angeordnet ist; einer Registergruppe (201), die angepasst ist, so dass die CPU (21) und das Tasteneingabemittel (30, 51) darauf zugreifen können, und bei der Anzeigesteuerdaten zum Steuern von AN/AUS-Zuständen der Icons auf der Unteranzeigevorrichtung (44) und Tastenkombinationsdaten eingestellt werden können; Tasteneingabemitteln (30, 51) – zum Eingeben mindestens eine Tastenkombination zum Bestimmen des Umschaltens zwischen den verschiedenartigen Leistungsmodi; und – zum Übertragen normaler Tastendaten, die einer gedrückten Taste entsprechen, an die CPU (21) über den Systembus (11) und zum Schreiben von Tastenkombinationsdaten in ein vorbestimmtes Register in der Registergruppe (201) über den Controllerbus (13); einer Icon-Anzeigesteuereinheit (26) zum AN/AUS-Steuern der Icons auf der Unteranzeigevorrichtung (44) in Übereinstimmung mit den in der Registergruppe (201) eingestellten Anzeigesteuerdaten; und einem Tastenkombinationsübertragungsmittel (26) zum Übertragen der Tastenkombinationsdaten, die sich auf das Umschalten von Leistungsmodi beziehen, von dem vorbestimmten Register der Registergruppe (201) zu der CPU (21) durch einen nicht maskierbaren Interrupt; wobei die CPU (21) angepasst ist, um zwischen den Leistungsmodi in Abhängigkeit von durch den nicht maskierbaren Interrupt übertragenen Tastenkombinationsdaten umzuschalten, und um die Anzeigesteuerdaten in der Registergruppe (201) zu aktualisieren, um ein Leistungsmodusumschaltergebnis auf der Unteranzeigevorrichtung (44) widerzuspiegeln.
Computer gemäß Anspruch 1, bei dem das Tasteneingabemittel eine Tastatur (51) mit einer Mehrzahl von Tasten umfasst, wobei einige davon als die Tastenkombinationen zugewiesen sind.
Computer gemäß Anspruch 2, bei dem das Tasteneingabemittel einen Tastaturcontroller (30) zum Steuern der Tastatur und zum Übertragen von Tastendaten, die einer gedrückten Taste entsprechen, an die CPU umfasst, wobei der Tastencontroller mit einem ersten Port (P00–P07), der mit der Registergruppe verbunden ist, und einem zweiten Port (DB0–DB7), der mit dem Systembus verbunden ist, ausgestattet ist, so dass die Tastenkombinationsdaten in ein vorbestimmtes Register der Registergruppe durch den ersten Port geschrieben werden.
Computer gemäß Anspruch 3 mit einem Leistungsversorgungscontroller (46) zum Steuern der Leistungsversorgung zu dem tragbaren Computer, wobei der Leistungsversorgungscontroller betrieben wird, um die Tastenkombinationsdaten zu lesen, die in das vorbestimmte Register in der Registergruppe geschrieben wurden, und um einen Kontrast oder eine Helligkeit der Hauptanzeigevorrichtung in Übereinstimmung mit dem Inhalt der gelesenen Tastendaten einzustellen.