JPH06102955A - ポータブルコンピュータの電源制御装置 - Google Patents
ポータブルコンピュータの電源制御装置Info
- Publication number
- JPH06102955A JPH06102955A JP4255000A JP25500092A JPH06102955A JP H06102955 A JPH06102955 A JP H06102955A JP 4255000 A JP4255000 A JP 4255000A JP 25500092 A JP25500092 A JP 25500092A JP H06102955 A JPH06102955 A JP H06102955A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- psc
- command
- power
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】本発明は、フリーズモードの実行中であると
き、監視制御の対象にある操作スイッチ類を監視対象か
ら外し、その操作を無効化することを目的とする。 【構成】電源コントローラ（ＰＳＣ）７は、ゲートアレ
イ（ＧＡ）４に設けられたコマンドレジスタ内容からシ
ステム側のＣＰＵ１がフリーズモードを実行中であるこ
とを知ると、監視制御の対象にあるパワースイッチ（Ｐ
Ｓ）１３、及びリセットスイッチ（ＲＳ）１４を監視対
象から外し、その操作を無効化して、フリーズモードに
於けるデータ保存処理を高い信頼性をもって確実に実行
できるようにしたことを特徴とする。
き、監視制御の対象にある操作スイッチ類を監視対象か
ら外し、その操作を無効化することを目的とする。 【構成】電源コントローラ（ＰＳＣ）７は、ゲートアレ
イ（ＧＡ）４に設けられたコマンドレジスタ内容からシ
ステム側のＣＰＵ１がフリーズモードを実行中であるこ
とを知ると、監視制御の対象にあるパワースイッチ（Ｐ
Ｓ）１３、及びリセットスイッチ（ＲＳ）１４を監視対
象から外し、その操作を無効化して、フリーズモードに
於けるデータ保存処理を高い信頼性をもって確実に実行
できるようにしたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はポータブルコンピュータ
の電源制御装置に係り、特にラップトップタイプ又はノ
ートブックタイプのポータブルコンピュータのシステム
電源を制御するマイクロプロセッサを備えた電源制御装
置に関する。
の電源制御装置に係り、特にラップトップタイプ又はノ
ートブックタイプのポータブルコンピュータのシステム
電源を制御するマイクロプロセッサを備えた電源制御装
置に関する。
【０００２】
【従来の技術】近年、ラップトップタイプ又はノートブ
ックタイプのポータブルコンピュータに於いては、ＣＰ
Ｕ処理スピードの高速化、大容量ハードディスク（ＨＤ
Ｄ）の搭載、高解像度・高輝度ディスプレイの搭載等に
伴う性能及び機能の向上と、バッテリィによる駆動時間
の延長化、小型軽量化等に伴う使用性の向上という相反
する要求に応えるべく、電源制御に専用マイクロプロセ
ッサ（電源制御プロセッサ）を用いて、バッテリィ充電
制御、各種入出力装置の電源供給制御等を含むシステム
電源の管理及び制御を行なっている。
ックタイプのポータブルコンピュータに於いては、ＣＰ
Ｕ処理スピードの高速化、大容量ハードディスク（ＨＤ
Ｄ）の搭載、高解像度・高輝度ディスプレイの搭載等に
伴う性能及び機能の向上と、バッテリィによる駆動時間
の延長化、小型軽量化等に伴う使用性の向上という相反
する要求に応えるべく、電源制御に専用マイクロプロセ
ッサ（電源制御プロセッサ）を用いて、バッテリィ充電
制御、各種入出力装置の電源供給制御等を含むシステム
電源の管理及び制御を行なっている。
【０００３】この種のポータブルコンピュータに於いて
は、システム電源投入時に、前回使用時に於けるシステ
ム電源遮断時の状態を再現する、所謂リジューム処理機
能をもつものが広く普及している。
は、システム電源投入時に、前回使用時に於けるシステ
ム電源遮断時の状態を再現する、所謂リジューム処理機
能をもつものが広く普及している。
【０００４】従来のこの種のポータブルコンピュータに
於いては、リジュームモード設定下（リジュームオン状
態時）に於いて、システム電源を遮断する際、リジュー
ム処理に必要な各種情報をバッテリィバックアップされ
た例えばＲＴＣ（Real-TimeClock ）メモリ（ＣＭＯＳ
メモリ）等に保存していた（サスペンド処理）。
於いては、リジュームモード設定下（リジュームオン状
態時）に於いて、システム電源を遮断する際、リジュー
ム処理に必要な各種情報をバッテリィバックアップされ
た例えばＲＴＣ（Real-TimeClock ）メモリ（ＣＭＯＳ
メモリ）等に保存していた（サスペンド処理）。
【０００５】しかしながら上記したサスペンド処理によ
るデータ保存手段は、システムを長時間使用しないと、
メモリのバックアップ電源（電池電源）が充電されず、
電池電源の電圧が低下して、保存データが失われる。従
ってこの際は正常なレジューム処理が行なえない。
るデータ保存手段は、システムを長時間使用しないと、
メモリのバックアップ電源（電池電源）が充電されず、
電池電源の電圧が低下して、保存データが失われる。従
ってこの際は正常なレジューム処理が行なえない。
【０００６】そこで、リジューム処理に必要な各種情報
をシステムに内蔵されたハードディスク（ＨＤＤ）に保
存する（フリーズモードで保存する）ことにより、上記
問題点を解消できる。しかしながら上記フリーズモード
によるデータ保存は、ＨＤＤアクセスを伴うことからデ
ータ保存処理に上記サスペンド処理よりも多くの時間を
要する。
をシステムに内蔵されたハードディスク（ＨＤＤ）に保
存する（フリーズモードで保存する）ことにより、上記
問題点を解消できる。しかしながら上記フリーズモード
によるデータ保存は、ＨＤＤアクセスを伴うことからデ
ータ保存処理に上記サスペンド処理よりも多くの時間を
要する。
【０００７】従って、このフリーズモードの実行中に、
例えばパワースイッチ、又は、リセットスイッチ等が操
作されると、ＨＤＤにセーブしようとするデータを破壊
する虞があり、フリーズモードによるデータ保存を保証
できないという問題がある。
例えばパワースイッチ、又は、リセットスイッチ等が操
作されると、ＨＤＤにセーブしようとするデータを破壊
する虞があり、フリーズモードによるデータ保存を保証
できないという問題がある。
【０００８】
【発明が解決しようとする課題】上記したように、従来
では、フリーズモードの実行中に、例えばパワースイッ
チ、又は、リセットスイッチ等が操作されると、ＨＤＤ
にセーブしようとするデータを破壊する虞があり、フリ
ーズモードによるデータ保存を保証できないという問題
があった。
では、フリーズモードの実行中に、例えばパワースイッ
チ、又は、リセットスイッチ等が操作されると、ＨＤＤ
にセーブしようとするデータを破壊する虞があり、フリ
ーズモードによるデータ保存を保証できないという問題
があった。
【０００９】本発明は上記実情に鑑みなされたもので、
フリーズモードの実行中に、パワースイッチ、リセット
スイッチ等が操作されても、データ保存を確実に実行で
きる電源制御装置を提供することを目的とする。
フリーズモードの実行中に、パワースイッチ、リセット
スイッチ等が操作されても、データ保存を確実に実行で
きる電源制御装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、フリーズモー
ドの実行期間に制御対象にある、パワースイッチ、リセ
ットスイッチ等のオペレータ操作機器類の操作入力を無
効化する処理手段を設けたことを特徴とする。
ドの実行期間に制御対象にある、パワースイッチ、リセ
ットスイッチ等のオペレータ操作機器類の操作入力を無
効化する処理手段を設けたことを特徴とする。
【００１１】又、本発明は、リジューム処理機能をもつ
ポータブルコンピュータに設けられ、システム電源のオ
ン／オフを指示するパワースイッチと、システムの初期
化を指示するリセットスイッチとを監視対象に含む、専
用プロセッサをもつ電源制御装置に於いて、リジューム
処理を実行する処理装置よりフリーズモードの実行に際
して特定のコマンド（フリーズモードの実行中を示すコ
マンド、及びその終了を示すコマンド）を受ける手段
と、上記処理装置より特定コマンド（フリーズモードの
実行中を示すコマンド）を受けたとき、上記パワースイ
ッチとリセットスイッチとを監視対象から外してその操
作を無効化する監視処理手段とを具備してなることを特
徴とする。
ポータブルコンピュータに設けられ、システム電源のオ
ン／オフを指示するパワースイッチと、システムの初期
化を指示するリセットスイッチとを監視対象に含む、専
用プロセッサをもつ電源制御装置に於いて、リジューム
処理を実行する処理装置よりフリーズモードの実行に際
して特定のコマンド（フリーズモードの実行中を示すコ
マンド、及びその終了を示すコマンド）を受ける手段
と、上記処理装置より特定コマンド（フリーズモードの
実行中を示すコマンド）を受けたとき、上記パワースイ
ッチとリセットスイッチとを監視対象から外してその操
作を無効化する監視処理手段とを具備してなることを特
徴とする。
【００１２】
【作用】リジューム処理を実行する処理装置はフリーズ
モードの実行に際して、操作スイッチの入力を無効化す
る特定コマンド（フリーズモードの実行中を示すコマン
ド）を電源制御装置に送付する。電源制御装置は処理装
置より特定コマンドを受けると、そのコマンドに従い、
制御対象の監視処理に於いて上記パワースイッチとリセ
ットスイッチとを監視対象から外しその操作を無効化す
る。これにより、フリーズモードの実行中に、パワース
イッチ、リセットスイッチ等が操作されても、データ保
存を確実に実行できる。
モードの実行に際して、操作スイッチの入力を無効化す
る特定コマンド（フリーズモードの実行中を示すコマン
ド）を電源制御装置に送付する。電源制御装置は処理装
置より特定コマンドを受けると、そのコマンドに従い、
制御対象の監視処理に於いて上記パワースイッチとリセ
ットスイッチとを監視対象から外しその操作を無効化す
る。これにより、フリーズモードの実行中に、パワース
イッチ、リセットスイッチ等が操作されても、データ保
存を確実に実行できる。
【００１３】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の一実施例の構成を示すブロック図
である。
する。図１は本発明の一実施例の構成を示すブロック図
である。
【００１４】図１に於いて、１はシステム全体の制御を
司るＣＰＵ（メインＣＰＵ）であり、ここではリジュー
ム処理の実行手段を有し、そのリジューム処理機能を実
現するためのパワーオフ時に於けるフリーズモードの実
行に際して、後述するゲートアレイ（ＧＡ）４の専用レ
ジスタ群に設けたコマンド送付のためのレジスタを用い
て、操作スイッチの入力を無効化するための特定コマン
ド（フリーズモードの実行中を示すコマンド）を電源コ
ントローラ（ＰＳＣ）７に送付する。即ち、ＣＰＵ１は
フリーズモードの実行に際して、ゲートアレイ（ＧＡ）
４の専用レジスタ群に設けたコマンド送付のための、図
４、及び図５（ａ）〜（ｃ）に示す、システムコマンド
ステータスレジスタ（３０ｈ）、及びシステムコマンド
レジスタ（３１ｈ）を用いて、パワースイッチ（ＰＳ）
１３、及びリセットスイッチ（ＲＳ）１４の入力を無効
化するための特定コマンド（フリーズモードの実行中を
示すコマンド）を電源コントローラ（ＰＳＣ）７に送付
する。
司るＣＰＵ（メインＣＰＵ）であり、ここではリジュー
ム処理の実行手段を有し、そのリジューム処理機能を実
現するためのパワーオフ時に於けるフリーズモードの実
行に際して、後述するゲートアレイ（ＧＡ）４の専用レ
ジスタ群に設けたコマンド送付のためのレジスタを用い
て、操作スイッチの入力を無効化するための特定コマン
ド（フリーズモードの実行中を示すコマンド）を電源コ
ントローラ（ＰＳＣ）７に送付する。即ち、ＣＰＵ１は
フリーズモードの実行に際して、ゲートアレイ（ＧＡ）
４の専用レジスタ群に設けたコマンド送付のための、図
４、及び図５（ａ）〜（ｃ）に示す、システムコマンド
ステータスレジスタ（３０ｈ）、及びシステムコマンド
レジスタ（３１ｈ）を用いて、パワースイッチ（ＰＳ）
１３、及びリセットスイッチ（ＲＳ）１４の入力を無効
化するための特定コマンド（フリーズモードの実行中を
示すコマンド）を電源コントローラ（ＰＳＣ）７に送付
する。
【００１５】２，３はそれぞれ上記ＣＰＵ１の制御の下
にアクセスされるシステム側のメモリであり、２は実行
処理の対象となるプログラムの格納領域、ワーク領域等
として用いられるＲＡＭ（システムメモリ）であり、３
はシステムＢＩＯＳが格納されるＢＩＯＳーＲＯＭであ
る。
にアクセスされるシステム側のメモリであり、２は実行
処理の対象となるプログラムの格納領域、ワーク領域等
として用いられるＲＡＭ（システムメモリ）であり、３
はシステムＢＩＯＳが格納されるＢＩＯＳーＲＯＭであ
る。
【００１６】４はＣＰＵ１と、後述するキーボードコン
トローラ（ＫＢＣ）５、及び電源コントローラ（ＰＳ
Ｃ）７との間に設けられたゲートアレイ（ＧＡ）であ
り、上記各コンポーネントのバスが接続される入出力ポ
ート（インターフェイスロジック）を有し、システムバ
ス２１を介してＣＰＵ１に接続され、ＰＳＣバス（専用
バス）２２を介して電源コントローラ（ＰＳＣ）７に接
続され、ＫＢＣバス２３を介してキーボードコントロー
ラ（ＫＢＣ）５に接続される。このゲートアレイ（Ｇ
Ａ）４には、上記各バスにつながる入出力ポートを介し
てリード／ライト可能なそれぞれにアドレスが割付けら
れた複数個のレジスタで構成されるレジスタ群が設けら
れ、ここではその一部のレジスタが、操作スイッチの入
力を無効化するための特定コマンドを電源コントローラ
（ＰＳＣ）７に送付するレジスタとして用いられる。即
ち、ここでは図４、及び図５（ａ）〜（ｃ）に示す、シ
ステムコマンドステータスレジスタ（３０ｈ）、及びシ
ステムコマンドレジスタ（３１ｈ）が設けられ、この各
レジスタを用いて、フリーズモードの実行に際し、パワ
ースイッチ（ＰＳ）１３、及びリセットスイッチ（Ｒ
Ｓ）１４の入力を無効化するための特定コマンド（フリ
ーズモードの実行中を示すコマンド）が電源コントロー
ラ（ＰＳＣ）７に送付される。このゲートアレイ（Ｇ
Ａ）４の具体的な構成例については図２を参照して後述
する。
トローラ（ＫＢＣ）５、及び電源コントローラ（ＰＳ
Ｃ）７との間に設けられたゲートアレイ（ＧＡ）であ
り、上記各コンポーネントのバスが接続される入出力ポ
ート（インターフェイスロジック）を有し、システムバ
ス２１を介してＣＰＵ１に接続され、ＰＳＣバス（専用
バス）２２を介して電源コントローラ（ＰＳＣ）７に接
続され、ＫＢＣバス２３を介してキーボードコントロー
ラ（ＫＢＣ）５に接続される。このゲートアレイ（Ｇ
Ａ）４には、上記各バスにつながる入出力ポートを介し
てリード／ライト可能なそれぞれにアドレスが割付けら
れた複数個のレジスタで構成されるレジスタ群が設けら
れ、ここではその一部のレジスタが、操作スイッチの入
力を無効化するための特定コマンドを電源コントローラ
（ＰＳＣ）７に送付するレジスタとして用いられる。即
ち、ここでは図４、及び図５（ａ）〜（ｃ）に示す、シ
ステムコマンドステータスレジスタ（３０ｈ）、及びシ
ステムコマンドレジスタ（３１ｈ）が設けられ、この各
レジスタを用いて、フリーズモードの実行に際し、パワ
ースイッチ（ＰＳ）１３、及びリセットスイッチ（Ｒ
Ｓ）１４の入力を無効化するための特定コマンド（フリ
ーズモードの実行中を示すコマンド）が電源コントロー
ラ（ＰＳＣ）７に送付される。このゲートアレイ（Ｇ
Ａ）４の具体的な構成例については図２を参照して後述
する。
【００１７】５はキーボード（ＫＢ）６のキー入力制御
を司るキーボードコントローラ（ＫＢＣ）５であり、専
用プロセッサを有し、システムバス２１の接続ポート、
及びＫＢＣバス２３の接続ポートをもつ。このキーボー
ドコントローラ（ＫＢＣ）５は、ここでは、キーボード
（ＫＢ）６上の特定キー（「Ｆｎ」キー）と他のキーが
同時操作されたとき、ゲートアレイ（ＧＡ）４の予め定
められたレジスタ（ホットキーレジスタ（＝アドレス８
Ｅｈ））に、その特定キー（「Ｆｎ」キー）とともに操
作されたキーのスキャンコードをセットして、そのスキ
ャンコードをホットキーデータとして、ＣＰＵ１、及び
電源コントローラ（ＰＳＣ）７等にみせる（読込ませ
る）機能をもつ。
を司るキーボードコントローラ（ＫＢＣ）５であり、専
用プロセッサを有し、システムバス２１の接続ポート、
及びＫＢＣバス２３の接続ポートをもつ。このキーボー
ドコントローラ（ＫＢＣ）５は、ここでは、キーボード
（ＫＢ）６上の特定キー（「Ｆｎ」キー）と他のキーが
同時操作されたとき、ゲートアレイ（ＧＡ）４の予め定
められたレジスタ（ホットキーレジスタ（＝アドレス８
Ｅｈ））に、その特定キー（「Ｆｎ」キー）とともに操
作されたキーのスキャンコードをセットして、そのスキ
ャンコードをホットキーデータとして、ＣＰＵ１、及び
電源コントローラ（ＰＳＣ）７等にみせる（読込ませ
る）機能をもつ。
【００１８】６はキーボードコントローラ（ＫＢＣ）５
によりキースキャン制御されるキーボード（ＫＢ）であ
り、ここでは、ホットキー入力のための［Ｆｎ］キーを
もつ。この［Ｆｎ］キー操作によるホットキー入力は、
他のキーとの組み合わせ操作により有効となる。このホ
ットキー入力によりキーボードコントローラ（ＫＢＣ）
５はホットキー入力をＣＰＵ１に知らせるため、ゲート
アレイ（ＧＡ）４の予め定められたレジスタ群の一つ
（Ｆｎステータスレジスタ）を介してＳＭＩ割込みを発
生する。
によりキースキャン制御されるキーボード（ＫＢ）であ
り、ここでは、ホットキー入力のための［Ｆｎ］キーを
もつ。この［Ｆｎ］キー操作によるホットキー入力は、
他のキーとの組み合わせ操作により有効となる。このホ
ットキー入力によりキーボードコントローラ（ＫＢＣ）
５はホットキー入力をＣＰＵ１に知らせるため、ゲート
アレイ（ＧＡ）４の予め定められたレジスタ群の一つ
（Ｆｎステータスレジスタ）を介してＳＭＩ割込みを発
生する。
【００１９】７はＰＳＣバス２２を介してゲートアレイ
（ＧＡ）４に接続された、インテリジェントパワーサプ
ライを実現する電源コントローラ（ＰＳＣ）であり、シ
ステム電源のオン／オフに拘らず常時内部の状態監視を
含む電源制御処理を実行するもので、ここでは８ビット
処理単位の電源制御ＣＰＵ７１を中心に、ＲＯＭ７２、
ＲＡＭ７３、Ａ／Ｄポート７４、入力ポート７５、入出
力ポート７６、出力ポート７７等で構成される。
（ＧＡ）４に接続された、インテリジェントパワーサプ
ライを実現する電源コントローラ（ＰＳＣ）であり、シ
ステム電源のオン／オフに拘らず常時内部の状態監視を
含む電源制御処理を実行するもので、ここでは８ビット
処理単位の電源制御ＣＰＵ７１を中心に、ＲＯＭ７２、
ＲＡＭ７３、Ａ／Ｄポート７４、入力ポート７５、入出
力ポート７６、出力ポート７７等で構成される。
【００２０】この電源コントローラ（ＰＳＣ）７に設け
られた電源制御ＣＰＵ７１は、ＲＯＭ７２に格納された
マイクロプログラムに従う処理機能の一部として、図６
に示すような、パワースイッチ（ＰＳ）１３、及びリセ
ットスイッチ（ＲＳ）１４の操作状態監視を含む監視処
理を実行する。又、Ａ／Ｄポート７４は、ＡＣアダプタ
（ＡＣーＡＤＰ）８、及びバッテリィ（ＢＡＴＴ）９の
各電圧（ｖ）、バッテリィ（ＢＡＴＴ）９の消費電流
（ｉ）等をそれぞれサンプリング入力しディジタル化す
る。このディジタル化された上記各電圧及び電流値は内
部のバス経由で電源制御ＣＰＵ７１に読み込まれる。
又、入力ポート７５は、パワースイッチ（ＰＳ）１３、
及びリセットスイッチ（ＲＳ）１４の各操作信号等を入
力しラッチして電源制御ＣＰＵ７１に受渡す。又、入出
力ポート７６は、ＰＳＣバス２２を介してゲートアレイ
（ＧＡ）４との間でデータ（コマンド／パラメータ）を
送受する。又、出力ポート７７は、電源供給スイッチＳ
ａ、及び充電スイッチＳｂ等にオン／オフ信号を出力
し、システム本体（ポータブルコンピュータ本体）に実
装のフラットパネルディスプレイ（ＤＩＳＰ）１２に、
輝度制御信号（ＢＣＳ）、コントラスト制御信号（ＣＣ
Ｓ）等を出力する。
られた電源制御ＣＰＵ７１は、ＲＯＭ７２に格納された
マイクロプログラムに従う処理機能の一部として、図６
に示すような、パワースイッチ（ＰＳ）１３、及びリセ
ットスイッチ（ＲＳ）１４の操作状態監視を含む監視処
理を実行する。又、Ａ／Ｄポート７４は、ＡＣアダプタ
（ＡＣーＡＤＰ）８、及びバッテリィ（ＢＡＴＴ）９の
各電圧（ｖ）、バッテリィ（ＢＡＴＴ）９の消費電流
（ｉ）等をそれぞれサンプリング入力しディジタル化す
る。このディジタル化された上記各電圧及び電流値は内
部のバス経由で電源制御ＣＰＵ７１に読み込まれる。
又、入力ポート７５は、パワースイッチ（ＰＳ）１３、
及びリセットスイッチ（ＲＳ）１４の各操作信号等を入
力しラッチして電源制御ＣＰＵ７１に受渡す。又、入出
力ポート７６は、ＰＳＣバス２２を介してゲートアレイ
（ＧＡ）４との間でデータ（コマンド／パラメータ）を
送受する。又、出力ポート７７は、電源供給スイッチＳ
ａ、及び充電スイッチＳｂ等にオン／オフ信号を出力
し、システム本体（ポータブルコンピュータ本体）に実
装のフラットパネルディスプレイ（ＤＩＳＰ）１２に、
輝度制御信号（ＢＣＳ）、コントラスト制御信号（ＣＣ
Ｓ）等を出力する。
【００２１】８は外部商用電源を一次電源としてシステ
ム動作用の二次電源を生成し、そのシステム動作用電源
をプラグイン接続によりシステム本体に供給するＡＣア
ダプタ（ＡＣーＡＤＰ）である。このＡＣアダプタ（Ａ
ＣーＡＤＰ）８のシステムへの接続／未接続の状態は電
源コントローラ（ＰＳＣ）７によって監視され、システ
ム動作中に於いてＡＣアダプタ（ＡＣーＡＤＰ）８が未
接続状態から接続状態となったとき、ＡＣアダプタ接続
コマンドが、又、ＡＣアダプタ（ＡＣーＡＤＰ）８が接
続状態から未接続状態となったとき、ＡＣアダプタ未接
続コマンドが、それぞれゲートアレイ（ＧＡ）４の電源
コマンドレジスタ（３８ｈ）にセットされる。
ム動作用の二次電源を生成し、そのシステム動作用電源
をプラグイン接続によりシステム本体に供給するＡＣア
ダプタ（ＡＣーＡＤＰ）である。このＡＣアダプタ（Ａ
ＣーＡＤＰ）８のシステムへの接続／未接続の状態は電
源コントローラ（ＰＳＣ）７によって監視され、システ
ム動作中に於いてＡＣアダプタ（ＡＣーＡＤＰ）８が未
接続状態から接続状態となったとき、ＡＣアダプタ接続
コマンドが、又、ＡＣアダプタ（ＡＣーＡＤＰ）８が接
続状態から未接続状態となったとき、ＡＣアダプタ未接
続コマンドが、それぞれゲートアレイ（ＧＡ）４の電源
コマンドレジスタ（３８ｈ）にセットされる。
【００２２】９はシステムのバッテリィ駆動電源とな
る、充電可能なバッテリィ（ＢＡＴＴ）であり、ＡＣア
ダプタ（ＡＣーＡＤＰ）８が未接続のとき、システム内
の各コンポーネントに動作電源を供給する。
る、充電可能なバッテリィ（ＢＡＴＴ）であり、ＡＣア
ダプタ（ＡＣーＡＤＰ）８が未接続のとき、システム内
の各コンポーネントに動作電源を供給する。
【００２３】１０は抵抗Ｒ1 両端の電位差をもとにバッ
テリィ（ＢＡＴＴ）９の消費電流をアナログ値として得
る増幅回路（Ａ）である。この消費電流（ｉ）は、ＡＣ
アダプタ（ＡＣーＡＤＰ）８、及びバッテリィ（ＢＡＴ
Ｔ）９の各出力電圧（ｖ）とともに、電源コントローラ
（ＰＳＣ）７のＡ／Ｄポート７４に入力される。
テリィ（ＢＡＴＴ）９の消費電流をアナログ値として得
る増幅回路（Ａ）である。この消費電流（ｉ）は、ＡＣ
アダプタ（ＡＣーＡＤＰ）８、及びバッテリィ（ＢＡＴ
Ｔ）９の各出力電圧（ｖ）とともに、電源コントローラ
（ＰＳＣ）７のＡ／Ｄポート７４に入力される。
【００２４】１１はシステムを構成する各コンポーネン
トの動作用電源を生成するＤＣ／ＤＣコンバータであ
り、上記ＡＣアダプタ（ＡＣーＡＤＰ）８の出力電源、
またはバッテリィ（ＢＡＴＴ）９の出力電源から、シス
テム内の各コンポーネントで必要とされる電源を生成す
る。
トの動作用電源を生成するＤＣ／ＤＣコンバータであ
り、上記ＡＣアダプタ（ＡＣーＡＤＰ）８の出力電源、
またはバッテリィ（ＢＡＴＴ）９の出力電源から、シス
テム内の各コンポーネントで必要とされる電源を生成す
る。
【００２５】１２はシステム本体に固定又は取外し可能
に設けられるフラットパネルディスプレイ（ＤＩＳＰ）
１２であり、ここでは、電源コントローラ（ＰＳＣ）７
の出力ポート７７より、ホットキーの操作指示に従う輝
度制御信号（ＢＣＳ）、及びコントラスト制御信号（Ｃ
ＣＳ）が供給される。
に設けられるフラットパネルディスプレイ（ＤＩＳＰ）
１２であり、ここでは、電源コントローラ（ＰＳＣ）７
の出力ポート７７より、ホットキーの操作指示に従う輝
度制御信号（ＢＣＳ）、及びコントラスト制御信号（Ｃ
ＣＳ）が供給される。
【００２６】１３，１４はそれぞれオペレータにより操
作されるスイッチであり、このうち１３はシステム電源
のオン／オフを指示するパワースイッチ（ＰＳ）、１４
はシステムリセットをかけるリセットスイッチ（ＲＳ）
である。この各スイッチ１３，１４の操作信号はそれぞ
れ電源コントローラ（ＰＳＣ）７の入力ポート７５に入
力される。尚、上記リセットスイッチ（ＲＳ）１４の操
作信号はゲートアレイ（ＧＡ）４内のゲートを介してＣ
ＰＵ１に供給されるが、ここではその回路を省略してい
る。
作されるスイッチであり、このうち１３はシステム電源
のオン／オフを指示するパワースイッチ（ＰＳ）、１４
はシステムリセットをかけるリセットスイッチ（ＲＳ）
である。この各スイッチ１３，１４の操作信号はそれぞ
れ電源コントローラ（ＰＳＣ）７の入力ポート７５に入
力される。尚、上記リセットスイッチ（ＲＳ）１４の操
作信号はゲートアレイ（ＧＡ）４内のゲートを介してＣ
ＰＵ１に供給されるが、ここではその回路を省略してい
る。
【００２７】Ｓａは電源コントローラ（ＰＳＣ）７によ
り制御される電源供給スイッチであり、パワースイッチ
（ＰＳ）１３のオン／オフ操作に従ってオン／オフ制御
されるとともに、システム異常時等に於いて強制遮断
（オフ）制御される。
り制御される電源供給スイッチであり、パワースイッチ
（ＰＳ）１３のオン／オフ操作に従ってオン／オフ制御
されるとともに、システム異常時等に於いて強制遮断
（オフ）制御される。
【００２８】Ｓｂはバッテリィ（ＢＡＴＴ）９の充電モ
ード下に於いて、電源コントローラ（ＰＳＣ）７により
スイッチオン／オフ制御される充電スイッチであり、ス
イッチオンのとき、ＡＣアダプタ（ＡＣーＡＤＰ）８の
出力電源が、逆流防止ダイオードＤ1 、及び抵抗Ｒ1 を
介してバッテリィ（ＢＡＴＴ）９に供給され、充電が行
なわれる。
ード下に於いて、電源コントローラ（ＰＳＣ）７により
スイッチオン／オフ制御される充電スイッチであり、ス
イッチオンのとき、ＡＣアダプタ（ＡＣーＡＤＰ）８の
出力電源が、逆流防止ダイオードＤ1 、及び抵抗Ｒ1 を
介してバッテリィ（ＢＡＴＴ）９に供給され、充電が行
なわれる。
【００２９】Ｄ1 はＡＣアダプタ（ＡＣーＡＤＰ）８の
出力電流路に介在された逆流防止ダイオード、Ｄ2 はバ
ッテリィ（ＢＡＴＴ）９の出力電流路に介在された逆流
防止ダイオードである。
出力電流路に介在された逆流防止ダイオード、Ｄ2 はバ
ッテリィ（ＢＡＴＴ）９の出力電流路に介在された逆流
防止ダイオードである。
【００３０】図２は上記図１に示すゲートアレイ（Ｇ
Ａ）４の具体的な構成例を示すブロック図である。尚、
ここではシステムの各部状態をアイコンにより表示する
ためのステータスＬＣＤを駆動制御するステータスＬＣ
Ｄゲートアレイ（ＧＡ）に、本発明で使用するレジスタ
（専用レジスタ群）を設けた構成を例示している。
Ａ）４の具体的な構成例を示すブロック図である。尚、
ここではシステムの各部状態をアイコンにより表示する
ためのステータスＬＣＤを駆動制御するステータスＬＣ
Ｄゲートアレイ（ＧＡ）に、本発明で使用するレジスタ
（専用レジスタ群）を設けた構成を例示している。
【００３１】このゲートアレイ（ＧＡ）４には、上記し
たような電源コマンドシステムレジスタ、電源コマンド
レジスタ等々として使用される、ｎ個（例えば４８個）
の８ビットレジスタからなる専用レジスタ群４１、シス
テムバス（ＩＳＡーＢＵＳ）２１に結合されるＩＳＡ−
ＢＵＳインターフェスロジック４２、ＫＢＣバス２３に
結合されるＫＢＣ−ＢＵＳインターフェースロジック４
３、ＰＳＣバス２２に結合されるＰＳＣーＢＵＳインタ
ーフェースロジック４４、ステータスＬＣＤを制御する
ステータスＬＣＤインターフェースロジック４５、ＳＭ
Ｉ信号をＣＰＵ１に送出するためのＳＭＩ信号出力ロジ
ック（ＳＭＩ・Ｇ）４６等から構成されている。
たような電源コマンドシステムレジスタ、電源コマンド
レジスタ等々として使用される、ｎ個（例えば４８個）
の８ビットレジスタからなる専用レジスタ群４１、シス
テムバス（ＩＳＡーＢＵＳ）２１に結合されるＩＳＡ−
ＢＵＳインターフェスロジック４２、ＫＢＣバス２３に
結合されるＫＢＣ−ＢＵＳインターフェースロジック４
３、ＰＳＣバス２２に結合されるＰＳＣーＢＵＳインタ
ーフェースロジック４４、ステータスＬＣＤを制御する
ステータスＬＣＤインターフェースロジック４５、ＳＭ
Ｉ信号をＣＰＵ１に送出するためのＳＭＩ信号出力ロジ
ック（ＳＭＩ・Ｇ）４６等から構成されている。
【００３２】専用レジスタ群４１は、ここでは４８個の
レジスタ群からなり、各レジスタ毎に固有のアドレスが
割り付けられるもので、その一部のレジスタが、電源コ
ントローラ（ＰＳＣ）７とＣＰＵ１との間のデータ送受
に供される。この専用レジスタ群４１に於ける各レジス
タのアドレス、名称、ビット構成等は、図３乃至図５に
示される。
レジスタ群からなり、各レジスタ毎に固有のアドレスが
割り付けられるもので、その一部のレジスタが、電源コ
ントローラ（ＰＳＣ）７とＣＰＵ１との間のデータ送受
に供される。この専用レジスタ群４１に於ける各レジス
タのアドレス、名称、ビット構成等は、図３乃至図５に
示される。
【００３３】ＩＳＡ−ＢＵＳインターフェースロジック
４２は、システムバス（ＩＳＡ−ＢＵＳ）２１とのイン
ターフェースを司り、ＣＰＵ１からの要求に応じて専用
レジスタ群４１をリード／ライト制御するもので、シス
テムバス２１を介してＣＰＵ１から供給されるアドレス
イネーブル信号（ＡＥＮ）、専用レジスタ指定信号（Ｓ
ＰＲＥＧ）、システムアドレス信号（ＳＡ０）、Ｉ／Ｏ
リード信号（ＩＯＲＤ）、Ｉ／Ｏライト信号（ＩＯＷ
Ｒ）、及びシステムバス２１内の８ビットのシステムデ
ータバス（ＳＤ）のデータ等により、専用レジスタ群４
１のうちの任意のレジスタをリード／ライト制御する。
４２は、システムバス（ＩＳＡ−ＢＵＳ）２１とのイン
ターフェースを司り、ＣＰＵ１からの要求に応じて専用
レジスタ群４１をリード／ライト制御するもので、シス
テムバス２１を介してＣＰＵ１から供給されるアドレス
イネーブル信号（ＡＥＮ）、専用レジスタ指定信号（Ｓ
ＰＲＥＧ）、システムアドレス信号（ＳＡ０）、Ｉ／Ｏ
リード信号（ＩＯＲＤ）、Ｉ／Ｏライト信号（ＩＯＷ
Ｒ）、及びシステムバス２１内の８ビットのシステムデ
ータバス（ＳＤ）のデータ等により、専用レジスタ群４
１のうちの任意のレジスタをリード／ライト制御する。
【００３４】ＫＢＣ−ＢＵＳインターフェースロジック
４３は、キーボードコントローラ（ＫＢＣ）３０からの
要求に応じて専用レジスタ群４１をリード／ライト制御
するもので、ＫＢＣバス２３を介してキーボードコント
ローラ（ＫＢＣ）５から供給されるリード／ライト信号
（Ｒ／Ｗ）、ストローブ信号（ＳＴＲＯＢ）、及びＫＢ
Ｃバス２３内の８ビットのＫＢＣデータ線（ＫＢＳ−Ｄ
ＡＴＡ）上のアドレス／データ等により、専用レジスタ
群４１のうちの任意のレジスタをリード／ライト制御す
る。又、ＫＢＣ−ＢＵＳインターフェースロジック４３
は、ＣＰＵ１によって設定されたレジスタのデータ内容
をキーボードコントローラ（ＫＢＣ）５に通知するため
に、ＫＢＣバス２３を介してキーボードコントローラ
（ＫＢＣ）５にリクエスト信号（ＲＥＱＵＥＳＴ）を出
力する。
４３は、キーボードコントローラ（ＫＢＣ）３０からの
要求に応じて専用レジスタ群４１をリード／ライト制御
するもので、ＫＢＣバス２３を介してキーボードコント
ローラ（ＫＢＣ）５から供給されるリード／ライト信号
（Ｒ／Ｗ）、ストローブ信号（ＳＴＲＯＢ）、及びＫＢ
Ｃバス２３内の８ビットのＫＢＣデータ線（ＫＢＳ−Ｄ
ＡＴＡ）上のアドレス／データ等により、専用レジスタ
群４１のうちの任意のレジスタをリード／ライト制御す
る。又、ＫＢＣ−ＢＵＳインターフェースロジック４３
は、ＣＰＵ１によって設定されたレジスタのデータ内容
をキーボードコントローラ（ＫＢＣ）５に通知するため
に、ＫＢＣバス２３を介してキーボードコントローラ
（ＫＢＣ）５にリクエスト信号（ＲＥＱＵＥＳＴ）を出
力する。
【００３５】ＰＳＣ−ＢＵＳインターフェースロジック
４４は、電源コントローラ（ＰＳＣ）７からの要求に応
じて専用レジスタ群４１をリード／ライト制御するもの
で、ＰＳＣバス２２を介して電源コントローラ（ＰＳ
Ｃ）７から供給されるリード／ライト信号（Ｒ／Ｗ）、
ストローブ信号（ＳＴＲＯＢ）、及びＰＳＣバス２２内
の８ビットのＰＳＣデータ線上のアドレス／データ等に
より、専用レジスタ群４１のうちの任意のレジスタをリ
ード／ライト制御する。
４４は、電源コントローラ（ＰＳＣ）７からの要求に応
じて専用レジスタ群４１をリード／ライト制御するもの
で、ＰＳＣバス２２を介して電源コントローラ（ＰＳ
Ｃ）７から供給されるリード／ライト信号（Ｒ／Ｗ）、
ストローブ信号（ＳＴＲＯＢ）、及びＰＳＣバス２２内
の８ビットのＰＳＣデータ線上のアドレス／データ等に
より、専用レジスタ群４１のうちの任意のレジスタをリ
ード／ライト制御する。
【００３６】又、ＰＳＣ−ＢＵＳインターフェースロジ
ック４４は、電源コントローラ（ＰＳＣ）７との通信の
ために使用されるシステムコマンドステータスレジスタ
（図４の３０ｈ、及び図５（ａ）参照）の所定ビット位
置（ビットＢ7 ）の信号を受け、そのビット位置にＣＰ
Ｕ１によりセットされるデータ“１”（＝ＣＯＭＲＱ）
に応答して電源コントローラ（ＰＳＣ）７にリクエスト
信号（ＲＥＱＵＥＳＴ）を出力する。
ック４４は、電源コントローラ（ＰＳＣ）７との通信の
ために使用されるシステムコマンドステータスレジスタ
（図４の３０ｈ、及び図５（ａ）参照）の所定ビット位
置（ビットＢ7 ）の信号を受け、そのビット位置にＣＰ
Ｕ１によりセットされるデータ“１”（＝ＣＯＭＲＱ）
に応答して電源コントローラ（ＰＳＣ）７にリクエスト
信号（ＲＥＱＵＥＳＴ）を出力する。
【００３７】この実施例に於いては、上記リクエスト信
号（ＲＥＱＵＥＳＴ）を受けると、システムコマンドレ
ジスタ（３１ｈ）よりコマンド（この実施例に於いて
は、操作スイッチの操作入力を無効化するための、フリ
ーズモードの実行中を示すコマンド）を読込み、そのコ
マンド処理を実行する。
号（ＲＥＱＵＥＳＴ）を受けると、システムコマンドレ
ジスタ（３１ｈ）よりコマンド（この実施例に於いて
は、操作スイッチの操作入力を無効化するための、フリ
ーズモードの実行中を示すコマンド）を読込み、そのコ
マンド処理を実行する。
【００３８】ステータスＬＣＤインターフェースロジッ
ク４５は、専用レジスタ群４１内に設けられた表示制御
用レジスタ群の内容に従ってステータスＬＣＤを制御す
るためのものであり、ここではその説明を省略する。
ク４５は、専用レジスタ群４１内に設けられた表示制御
用レジスタ群の内容に従ってステータスＬＣＤを制御す
るためのものであり、ここではその説明を省略する。
【００３９】ＳＭＩ信号出力ロジック４６は、電源コン
トローラ（ＰＳＣ）７が使用する電源コマンドステータ
スレジスタ（図４の３Ｆｈ、及び図５（ｆ）参照）の所
定ビット位置（ビットＢ7 ）の信号を受け、上記ビット
に“１”がセットされたとき、ローレベルのＳＭＩ信号
を発生する。このＳＭＩ信号は、ＣＰＵ１のＳＭＩ割り
込み要求入力端に供給される。
トローラ（ＰＳＣ）７が使用する電源コマンドステータ
スレジスタ（図４の３Ｆｈ、及び図５（ｆ）参照）の所
定ビット位置（ビットＢ7 ）の信号を受け、上記ビット
に“１”がセットされたとき、ローレベルのＳＭＩ信号
を発生する。このＳＭＩ信号は、ＣＰＵ１のＳＭＩ割り
込み要求入力端に供給される。
【００４０】図３乃至図５はそれぞれ上記ゲートアレイ
（ＧＡ）４に設けられた専用レジスタ群４１の各レジス
タのアドレス、名称、ビット構成等を説明するための図
であり、図３は専用レジスタ群４１のレジスタ内容を示
す図、図４は電源コントローラ（ＰＳＣ）７とＣＰＵ１
との間のデータ送受に供されるレジスタとそのアドレス
を示す図、図５は図４に示すレジスタのデータ構造を示
す図である。図５（ａ）乃至（ｈ）を参照して各レジス
タの内容を説明する。 （ａ）．システムコマンドステータスレジスタ（３０
ｈ） （Ｂ7 ＝ＣＰＵ→ＰＳＣ，Ｂ0 ＝ＣＰＵ←ＰＳＣ）
（ＧＡ）４に設けられた専用レジスタ群４１の各レジス
タのアドレス、名称、ビット構成等を説明するための図
であり、図３は専用レジスタ群４１のレジスタ内容を示
す図、図４は電源コントローラ（ＰＳＣ）７とＣＰＵ１
との間のデータ送受に供されるレジスタとそのアドレス
を示す図、図５は図４に示すレジスタのデータ構造を示
す図である。図５（ａ）乃至（ｈ）を参照して各レジス
タの内容を説明する。 （ａ）．システムコマンドステータスレジスタ（３０
ｈ） （Ｂ7 ＝ＣＰＵ→ＰＳＣ，Ｂ0 ＝ＣＰＵ←ＰＳＣ）
【００４１】このレジスタ（３０ｈ）のＣＯＭＲＱ（ビ
ットＢ7 ）は、ＣＰＵ１が電源コントローラ（ＰＳＣ）
７にコマンドを送る際に、ＣＰＵ１によりセット（＝
“１”）される。
ットＢ7 ）は、ＣＰＵ１が電源コントローラ（ＰＳＣ）
７にコマンドを送る際に、ＣＰＵ１によりセット（＝
“１”）される。
【００４２】この実施例では、ＣＰＵ１が電源コントロ
ーラ（ＰＳＣ）７に、操作スイッチの操作入力を無効化
するための、フリーズモードの実行中を示すコマンドを
送る際に、ＣＰＵ１によりセット（＝“１”）される。
ーラ（ＰＳＣ）７に、操作スイッチの操作入力を無効化
するための、フリーズモードの実行中を示すコマンドを
送る際に、ＣＰＵ１によりセット（＝“１”）される。
【００４３】電源コントローラ（ＰＳＣ）７は、このレ
ジスタ（３０ｈ）の内容をポーリングで読み、このビッ
ト（Ｂ7 ）が“１”のとき、システムコマンドレジスタ
（３１ｈ）、及びシステムコマンドパラメータレジスタ
（３２ｈ）の内容（コマンド／パラメータ）に従うコマ
ンド処理を実行する。
ジスタ（３０ｈ）の内容をポーリングで読み、このビッ
ト（Ｂ7 ）が“１”のとき、システムコマンドレジスタ
（３１ｈ）、及びシステムコマンドパラメータレジスタ
（３２ｈ）の内容（コマンド／パラメータ）に従うコマ
ンド処理を実行する。
【００４４】この実施例では、フリーズモード処理の実
行期間中、パワースイッチ（ＰＳ）１３、及びリセット
スイッチ（ＲＳ）１４を監視対象から外したシステム電
源の監視処理を行なう。又、電源コントローラ（ＰＳ
Ｃ）７はＣＰＵ１からのコマンドを受け付けられる状態
にあるとき、このビット（Ｂ7 ）をクリア（＝“０”）
する。
行期間中、パワースイッチ（ＰＳ）１３、及びリセット
スイッチ（ＲＳ）１４を監視対象から外したシステム電
源の監視処理を行なう。又、電源コントローラ（ＰＳ
Ｃ）７はＣＰＵ１からのコマンドを受け付けられる状態
にあるとき、このビット（Ｂ7 ）をクリア（＝“０”）
する。
【００４５】ＡＣＫ（Ｂ0 ）は、電源コントローラ（Ｐ
ＳＣ）７がコマンドを実行したことをＣＰＵ１に通知す
るために、電源コントローラ（ＰＳＣ）７によりセット
される。ＣＰＵ１はこのＡＣＫ（Ｂ0 ＝“１”）により
コマンドが実行されたことを確認し、その後、このビッ
ト（Ｂ0 ）をクリアする。 （ｂ）．システムコマンドレジスタ（３１ｈ） （ＣＰＵ→ＰＳＣ） このレジスタ（３１ｈ）には、ＣＰＵ１が電源コントロ
ーラ（ＰＳＣ）７にコマンドを発送する際に、その発送
コマンドがＣＰＵ１によりセットされる。
ＳＣ）７がコマンドを実行したことをＣＰＵ１に通知す
るために、電源コントローラ（ＰＳＣ）７によりセット
される。ＣＰＵ１はこのＡＣＫ（Ｂ0 ＝“１”）により
コマンドが実行されたことを確認し、その後、このビッ
ト（Ｂ0 ）をクリアする。 （ｂ）．システムコマンドレジスタ（３１ｈ） （ＣＰＵ→ＰＳＣ） このレジスタ（３１ｈ）には、ＣＰＵ１が電源コントロ
ーラ（ＰＳＣ）７にコマンドを発送する際に、その発送
コマンドがＣＰＵ１によりセットされる。
【００４６】この実施例では、電源コントローラ（ＰＳ
Ｃ）７に操作スイッチの操作入力を無効化するための、
フリーズモードの実行中を示すコマンドがＣＰＵ１によ
りセットされる。 （ｃ）．システムコマンドパラメータレジスタ（３２
ｈ） （ＣＰＵ→ＰＳＣ）
Ｃ）７に操作スイッチの操作入力を無効化するための、
フリーズモードの実行中を示すコマンドがＣＰＵ１によ
りセットされる。 （ｃ）．システムコマンドパラメータレジスタ（３２
ｈ） （ＣＰＵ→ＰＳＣ）
【００４７】このレジスタ（３２ｈ）には、ＣＰＵ１
が、電源コントローラ（ＰＳＣ）７にコマンドを発送す
る際に、そのコマンドにパラメータが付加されるとき、
そのパラメータがＣＰＵ１によりセットされる。 （ｄ）．応答コマンドレジスタ（３４ｈ） （ＣＰＵ←ＰＳＣ）
が、電源コントローラ（ＰＳＣ）７にコマンドを発送す
る際に、そのコマンドにパラメータが付加されるとき、
そのパラメータがＣＰＵ１によりセットされる。 （ｄ）．応答コマンドレジスタ（３４ｈ） （ＣＰＵ←ＰＳＣ）
【００４８】このレジスタ（３４ｈ）には、電源コント
ローラ（ＰＳＣ）７が、ＣＰＵ１からのコマンドに対す
る応答コマンドをＣＰＵ１に返す際に、その応答コマン
ドが電源コントローラ（ＰＳＣ）７によりセットされ
る。 （ｅ）．応答コマンドパラメータレジスタ（３５ｈ〜３
７ｈ） （ＣＰＵ←ＰＳＣ）
ローラ（ＰＳＣ）７が、ＣＰＵ１からのコマンドに対す
る応答コマンドをＣＰＵ１に返す際に、その応答コマン
ドが電源コントローラ（ＰＳＣ）７によりセットされ
る。 （ｅ）．応答コマンドパラメータレジスタ（３５ｈ〜３
７ｈ） （ＣＰＵ←ＰＳＣ）
【００４９】このレジスタ（３５ｈ〜３７ｈ）には、応
答コマンドにパラメータが付加される際に、その応答コ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。 （ｆ）．電源コマンドステータスレジスタ（３Ｆｈ） （ＣＰＵ←ＰＳＣ）
答コマンドにパラメータが付加される際に、その応答コ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。 （ｆ）．電源コマンドステータスレジスタ（３Ｆｈ） （ＣＰＵ←ＰＳＣ）
【００５０】このレジスタ（３Ｆｈ）には、電源コント
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、電源コントローラ（ＰＳＣ）７により、ＳＭＩ
ＲＱビット（Ｂ7 ）がセット（＝“１”）される。この
ビット（Ｂ7 ）に“１”が立つと、ＣＰＵ１に対し、Ｓ
ＭＩ（又はＮＭＩ）割込みがかかる。ＣＰＵ１は電源コ
ントローラ（ＰＳＣ）７からコマンドを受け取ると、こ
のビット（Ｂ7 ）をクリアする。 （ｇ）．電源コマンドレジスタ（３８ｈ） （ＣＰＵ←ＰＳＣ）
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、電源コントローラ（ＰＳＣ）７により、ＳＭＩ
ＲＱビット（Ｂ7 ）がセット（＝“１”）される。この
ビット（Ｂ7 ）に“１”が立つと、ＣＰＵ１に対し、Ｓ
ＭＩ（又はＮＭＩ）割込みがかかる。ＣＰＵ１は電源コ
ントローラ（ＰＳＣ）７からコマンドを受け取ると、こ
のビット（Ｂ7 ）をクリアする。 （ｇ）．電源コマンドレジスタ（３８ｈ） （ＣＰＵ←ＰＳＣ）
【００５１】このレジスタ（３８ｈ）には、電源コント
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、そのコマンドが電源コントローラ（ＰＳＣ）７
によりセットされる。 （ｈ）．電源コマンドパラメータレジスタ（３９ｈ） （ＣＰＵ←ＰＳＣ）
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、そのコマンドが電源コントローラ（ＰＳＣ）７
によりセットされる。 （ｈ）．電源コマンドパラメータレジスタ（３９ｈ） （ＣＰＵ←ＰＳＣ）
【００５２】このレジスタ（３９ｈ）には、ＣＰＵ１に
対するコマンドにパラメータが付加される際に、そのコ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。
対するコマンドにパラメータが付加される際に、そのコ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。
【００５３】図６は上記実施例の動作を説明するための
処理手順を示すフローチャートであり、電源コントロー
ラ（ＰＳＣ）７が、ＣＰＵ１より、専用レジスタ群４１
を介して、操作スイッチの操作入力を無効化するための
指示コマンドを受けることによって実行される。
処理手順を示すフローチャートであり、電源コントロー
ラ（ＰＳＣ）７が、ＣＰＵ１より、専用レジスタ群４１
を介して、操作スイッチの操作入力を無効化するための
指示コマンドを受けることによって実行される。
【００５４】即ち、電源コントローラ（ＰＳＣ）７は、
専用レジスタ群４１内のシステムコマンドステータスレ
ジスタ（図４の３０ｈ、及び図５（ａ）参照）のビット
Ｂ7の信号ＣＯＭＲＱ（＝“１”）に従うリクエスト信
号（ＲＥＱＵＥＳＴ）を受けると、ＣＰＵ１よりコマン
ドが送付されていることを認識して、システムコマンド
レジスタ（３１ｈ）の内容を読み、その内容が操作スイ
ッチの操作入力を無効化するための、フリーズモードの
実行中を示すコマンドであるか否かを判断する（図６ス
テップＳ1 ）。
専用レジスタ群４１内のシステムコマンドステータスレ
ジスタ（図４の３０ｈ、及び図５（ａ）参照）のビット
Ｂ7の信号ＣＯＭＲＱ（＝“１”）に従うリクエスト信
号（ＲＥＱＵＥＳＴ）を受けると、ＣＰＵ１よりコマン
ドが送付されていることを認識して、システムコマンド
レジスタ（３１ｈ）の内容を読み、その内容が操作スイ
ッチの操作入力を無効化するための、フリーズモードの
実行中を示すコマンドであるか否かを判断する（図６ス
テップＳ1 ）。
【００５５】ここで、フリーズモードの実行中であると
きは、監視対象にあるパワースイッチ（ＰＳ）１３、及
びリセットスイッチ（ＲＳ）１４を監視対象から外して
その操作を無効化し、他の監視処理を含む電源制御処理
を継続する（図６ステップＳ8 ）。
きは、監視対象にあるパワースイッチ（ＰＳ）１３、及
びリセットスイッチ（ＲＳ）１４を監視対象から外して
その操作を無効化し、他の監視処理を含む電源制御処理
を継続する（図６ステップＳ8 ）。
【００５６】このようなパワースイッチ（ＰＳ）１３、
及びリセットスイッチ（ＲＳ）１４を監視対象から外し
てその操作を無効化する監視処理は、システムコマンド
レジスタ（３１ｈ）に、フリーズモードの終了を示すコ
マンドがセットされ、そのコマンドを電源コントローラ
（ＰＳＣ）７が解読するまで継続して実行される。
及びリセットスイッチ（ＲＳ）１４を監視対象から外し
てその操作を無効化する監視処理は、システムコマンド
レジスタ（３１ｈ）に、フリーズモードの終了を示すコ
マンドがセットされ、そのコマンドを電源コントローラ
（ＰＳＣ）７が解読するまで継続して実行される。
【００５７】又、フリーズモード実行中でないときは、
パワースイッチ（ＰＳ）１３が押下されたか否かを判断
し（図６ステップＳ2 ）、押下されたときは、現在パワ
ーオン状態であれば、パワーオフ処理を実行し（図６ス
テップＳ3 ，Ｓ6 ）、又、現在パワーオフ状態であれ
ば、パワーオン処理を実行する（図６ステップＳ3 ，Ｓ
4 ）。
パワースイッチ（ＰＳ）１３が押下されたか否かを判断
し（図６ステップＳ2 ）、押下されたときは、現在パワ
ーオン状態であれば、パワーオフ処理を実行し（図６ス
テップＳ3 ，Ｓ6 ）、又、現在パワーオフ状態であれ
ば、パワーオン処理を実行する（図６ステップＳ3 ，Ｓ
4 ）。
【００５８】又、パワーオン時に於いては、リセットス
イッチ（ＲＳ）１４が押下されたか否かを判断し（図６
ステップＳ5 ）、押下されたときは、リセット処理でシ
ステムリセットをＣＰＵ１に通知して（図６ステップＳ
7 ）、他の監視処理を含む電源制御処理を継続する（図
６ステップＳ8 ）。
イッチ（ＲＳ）１４が押下されたか否かを判断し（図６
ステップＳ5 ）、押下されたときは、リセット処理でシ
ステムリセットをＣＰＵ１に通知して（図６ステップＳ
7 ）、他の監視処理を含む電源制御処理を継続する（図
６ステップＳ8 ）。
【００５９】このようにして、フリーズモードの実行中
であるときは、監視制御の対象にあるパワースイッチ
（ＰＳ）１３、及びリセットスイッチ（ＲＳ）１４を監
視対象から外し、その操作を無効化する。これにより、
フリーズモードの実行中に、パワースイッチ（ＰＳ）１
３、リセットスイッチ（ＲＳ）１４等が操作されても、
フリーズモードに於けるデータ保存処理をデータ破壊を
招くことなく高い信頼性をもって確実に実行できる。
であるときは、監視制御の対象にあるパワースイッチ
（ＰＳ）１３、及びリセットスイッチ（ＲＳ）１４を監
視対象から外し、その操作を無効化する。これにより、
フリーズモードの実行中に、パワースイッチ（ＰＳ）１
３、リセットスイッチ（ＲＳ）１４等が操作されても、
フリーズモードに於けるデータ保存処理をデータ破壊を
招くことなく高い信頼性をもって確実に実行できる。
【００６０】尚、上記した実施例では、電源コントロー
ラ（ＰＳＣ）７とＣＰＵ１との間に、専用レジスタ群４
１をもつゲートアレイ（ＧＡ）４を介在した構成として
いるが、例えば電源コントローラ（ＰＳＣ）７とＣＰＵ
１との間のデータ送受に必要なレジスタを電源コントロ
ーラ（ＰＳＣ）７のチップ内に設けた構成、又は、他の
機能回路チップ内に設けた構成であってもよい。又、電
源回路も図１の構成に限らず、他の構成であってもよ
い。
ラ（ＰＳＣ）７とＣＰＵ１との間に、専用レジスタ群４
１をもつゲートアレイ（ＧＡ）４を介在した構成として
いるが、例えば電源コントローラ（ＰＳＣ）７とＣＰＵ
１との間のデータ送受に必要なレジスタを電源コントロ
ーラ（ＰＳＣ）７のチップ内に設けた構成、又は、他の
機能回路チップ内に設けた構成であってもよい。又、電
源回路も図１の構成に限らず、他の構成であってもよ
い。
【００６１】又、上記実施例では、操作入力無効化の監
視対象として、パワースイッチ（ＰＳ）１３と、リセッ
トスイッチ（ＲＳ）１４とを例に示したが、そのいずれ
か一方、又は他の操作機器類を対象にする場合に於いて
も本発明を適用できる。
視対象として、パワースイッチ（ＰＳ）１３と、リセッ
トスイッチ（ＲＳ）１４とを例に示したが、そのいずれ
か一方、又は他の操作機器類を対象にする場合に於いて
も本発明を適用できる。
【００６２】
【発明の効果】以上詳記したように本発明によれば、リ
ジューム処理機能をもつポータブルコンピュータに設け
られ、操作スイッチ類を監視対象に含む、専用プロセッ
サをもつ電源制御装置に於いて、フリーズモードの実行
中であるときは、監視制御の対象にある操作スイッチ類
を監視対象から外し、その操作を無効化する構成とした
ことにより、フリーズモードの実行中に、例えばパワー
スイッチ、リセットスイッチ等の操作スイッチ類が操作
されても、フリーズモードに於けるデータ保存処理をデ
ータ破壊を招くことなく高い信頼性をもって確実に実行
できる。
ジューム処理機能をもつポータブルコンピュータに設け
られ、操作スイッチ類を監視対象に含む、専用プロセッ
サをもつ電源制御装置に於いて、フリーズモードの実行
中であるときは、監視制御の対象にある操作スイッチ類
を監視対象から外し、その操作を無効化する構成とした
ことにより、フリーズモードの実行中に、例えばパワー
スイッチ、リセットスイッチ等の操作スイッチ類が操作
されても、フリーズモードに於けるデータ保存処理をデ
ータ破壊を招くことなく高い信頼性をもって確実に実行
できる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】図１に示すゲートアレイの内部構成を示すブロ
ック図。
ック図。
【図３】図２に示すゲートアレイに設けられた専用レジ
スタ群のレジスタ内容を示す図。
スタ群のレジスタ内容を示す図。
【図４】図３に示すレジスタの一部のレジスタ内容とレ
ジスタアドレスを示す図。
ジスタアドレスを示す図。
【図５】図４に示すレジスタのデータ構造を示す図。
【図６】上記実施例の動作を説明するための、電源コン
トローラ（ＰＳＣ）により実行される処理手順を示すフ
ローチャート。
トローラ（ＰＳＣ）により実行される処理手順を示すフ
ローチャート。
１…ＣＰＵ、２…ＲＡＭ、３…ＲＯＭ、４…ゲートアレ
イ（ＧＡ）、５…キーボードコントローラ（ＫＢＣ）、
６…キーボード（ＫＢ）、７…電源コントローラ（ＰＳ
Ｃ）、８…ＡＣアダプタ（ＡＣーＡＤＰ）、９…バッテ
リィ（ＢＡＴＴ）、１０…増幅回路（Ａ）、１１…ＤＣ
／ＤＣコンバータ、１２…フラットパネルディスプレイ
（ＤＩＳＰ）、１３…パワースイッチ（ＰＳ）、１４…
リセットスイッチ（ＲＳ）、２１…システムバス、２２
…ＰＳＣバス、２３…ＫＢＣバス、４１…専用レジスタ
群、４２…ＩＳＡ−ＢＵＳインターフェスロジック、４
３…ＫＢＣ−ＢＵＳインターフェースロジック、４４…
ＰＳＣーＢＵＳインターフェースロジック、４５…ステ
ータスＬＣＤインターフェースロジック、４６…ＳＭＩ
信号出力ロジック（ＳＭＩ・Ｇ）、７１…電源制御ＣＰ
Ｕ、７２…ＲＯＭ、７３…ＲＡＭ、７４…Ａ／Ｄポー
ト、７５…入力ポート、７６…入出力ポート、７７…出
力ポート。Ｓａ…電源供給スイッチ、Ｓｂ…充電スイッ
チ、Ｄ1 ，Ｄ2…逆流防止ダイオード。
イ（ＧＡ）、５…キーボードコントローラ（ＫＢＣ）、
６…キーボード（ＫＢ）、７…電源コントローラ（ＰＳ
Ｃ）、８…ＡＣアダプタ（ＡＣーＡＤＰ）、９…バッテ
リィ（ＢＡＴＴ）、１０…増幅回路（Ａ）、１１…ＤＣ
／ＤＣコンバータ、１２…フラットパネルディスプレイ
（ＤＩＳＰ）、１３…パワースイッチ（ＰＳ）、１４…
リセットスイッチ（ＲＳ）、２１…システムバス、２２
…ＰＳＣバス、２３…ＫＢＣバス、４１…専用レジスタ
群、４２…ＩＳＡ−ＢＵＳインターフェスロジック、４
３…ＫＢＣ−ＢＵＳインターフェースロジック、４４…
ＰＳＣーＢＵＳインターフェースロジック、４５…ステ
ータスＬＣＤインターフェースロジック、４６…ＳＭＩ
信号出力ロジック（ＳＭＩ・Ｇ）、７１…電源制御ＣＰ
Ｕ、７２…ＲＯＭ、７３…ＲＡＭ、７４…Ａ／Ｄポー
ト、７５…入力ポート、７６…入出力ポート、７７…出
力ポート。Ｓａ…電源供給スイッチ、Ｓｂ…充電スイッ
チ、Ｄ1 ，Ｄ2…逆流防止ダイオード。
Claims (3)
- 【請求項１】 リジューム処理機能をもつポータブルコ
ンピュータの電源制御装置に於いて、システムのフリー
ズモードの実行を監視する手段と、フリーズモードの実
行期間に制御対象にあるオペレータ操作ハードウェアの
操作入力を無効化する処理手段とを具備してなることを
特徴とする電源制御装置。 - 【請求項２】 リジューム処理機能をもつポータブルコ
ンピュータに設けられ、システム電源のオン／オフを指
示するパワースイッチと、システムの初期化を指示する
リセットスイッチとを監視対象に含む、専用プロセッサ
をもつ電源制御装置に於いて、リジューム処理を実行す
る処理装置よりフリーズモードの実行に伴う特定コマン
ドを受ける手段と、上記処理装置より特定コマンドを受
けたとき、上記パワースイッチとリセットスイッチとを
監視対象から外してその操作を無効化する監視処理手段
とを具備してなることを特徴とする電源制御装置。 - 【請求項３】 リジューム処理を実行する処理装置と電
源制御装置との間に、複数個の通信用レジスタをもつゲ
ートアレイを設け、このゲートアレイを介して電源制御
装置がフリーズモードの実行に伴う特定コマンドを受け
る請求項２記載の電源制御装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255000A JPH06102955A (ja) | 1992-09-24 | 1992-09-24 | ポータブルコンピュータの電源制御装置 |
| US08/106,724 US5613135A (en) | 1992-09-17 | 1993-08-16 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| DE1993634089 DE69334089T2 (de) | 1992-09-17 | 1993-08-17 | Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung |
| DE1993633717 DE69333717T2 (de) | 1992-09-17 | 1993-08-17 | Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung |
| EP02019010A EP1265126B1 (en) | 1992-09-17 | 1993-08-17 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| EP02019011A EP1262863B1 (en) | 1992-09-17 | 1993-08-17 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| DE1993632813 DE69332813T2 (de) | 1992-09-17 | 1993-08-17 | Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung |
| EP99116638A EP0973087B1 (en) | 1992-09-17 | 1993-08-17 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| EP93113168A EP0588084A3 (en) | 1992-09-17 | 1993-08-17 | Portable computer with assigned register group and peripheral control bus between system bus and peripheral control. |
| US08/753,792 US5905914A (en) | 1992-09-17 | 1996-11-26 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| US08/757,412 US5884085A (en) | 1992-09-17 | 1996-11-27 | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255000A JPH06102955A (ja) | 1992-09-24 | 1992-09-24 | ポータブルコンピュータの電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06102955A true JPH06102955A (ja) | 1994-04-15 |
Family
ID=17272812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255000A Pending JPH06102955A (ja) | 1992-09-17 | 1992-09-24 | ポータブルコンピュータの電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06102955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015780A (ja) * | 2001-07-02 | 2003-01-17 | Seiko Epson Corp | 電源制御装置及び電源制御方法 |
-
1992
- 1992-09-24 JP JP4255000A patent/JPH06102955A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015780A (ja) * | 2001-07-02 | 2003-01-17 | Seiko Epson Corp | 電源制御装置及び電源制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276890A (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
| TW470876B (en) | Launch key, low power CD-ROM player for portable computers | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| JP2007272928A (ja) | インテリジェント電源スィッチ及び制御方法 | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| JPH11161385A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
| KR20010033687A (ko) | 하이버네이션 기능 지원 정보 처리 시스템 및 그를제어하는 방법 | |
| US5832285A (en) | Battery powered computer capable of switching to a suspend mode based on the connection status of an external device | |
| JPH11194846A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
| US6658515B1 (en) | Background execution of universal serial bus transactions | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| US7502635B1 (en) | Method and computer for remote communication while operating in a power-saving mode | |
| JPH08241565A (ja) | ポータブルコンピュータ | |
| CN101281416A (zh) | 确保系统关机完成的方法 | |
| JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 | |
| US9207742B2 (en) | Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode | |
| JPH11205412A (ja) | コンピュータシステムおよびｕｓｂコントローラ | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| US10571992B2 (en) | Electronic device having a controller to enter a low power mode | |
| US6766461B1 (en) | Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock | |
| JPH06102955A (ja) | ポータブルコンピュータの電源制御装置 | |
| JP2001005547A (ja) | 情報処理装置の状態遷移制御装置及び情報処理装置の状態遷移制御方法 | |
| EP0429781B1 (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
| US20120198113A1 (en) | Time measurement of power button signal activation | |
| JPH11338640A (ja) | コンピュータシステムおよびデータ転送制御方法 |