JPH06102972A - ポータブルコンピュータの電源インターフェイス装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、電源コントローラからＣＰＵへ割込
みをかけＣＰＵに電源コントローラの各種データを読み
込ませることのできる構成として、システム性能の低下
を招くことなく、電源コントローラとＣＰＵとの間の任
意のデータ授受を可能にしたことを目的とする。 【構成】ＣＰＵ１と電源コントローラ（ＰＳＣ）７との
間に、複数の入出力ポート４２〜４５と、この各ポート
からリード／ライトできる専用レジスタ群４１と、専用
レジスタ群４１の特定レジスタセットによりＳＭＩ割込
みを発生するＳＭＩ信号出力ロジック（ＳＭＩ・Ｇ）４
６とをもつゲートアレイ４を介在して、ＣＰＵ１と電源
コントローラ（ＰＳＣ）７とがそれぞれ専用レジスタを
介してデータを送受する構成としたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はポータブルコンピュータ
の電源インターフェイス装置に係り、特にマイクロプロ
セッサを備えたインテリジェントパワーサプライをも
つ、ラップトップタイプ又はノートブックタイプのポー
タブルコンピュータに適用される電源インターフェイス
装置に関する。

【０００２】

【従来の技術】近年、ラップトップタイプ又はノートブ
ックタイプのポータブルコンピュータに於いては、ＣＰ
Ｕ処理スピードの高速化、大容量ハードディスク（ＨＤ
Ｄ）の搭載、高解像度・高輝度ディスプレイの搭載等に
伴う性能及び機能の向上と、バッテリィによる駆動時間
の延長化、小型軽量化等に伴う使用性の向上という相反
する要求に応えるべく、電源制御に専用マイクロプロセ
ッサ（電源制御プロセッサ）を用いて、バッテリィ充電
制御、各種入出力装置の電源供給制御等を含むシステム
電源制御を行なっている。

【０００３】しかしながら従来のこの種電源制御プロセ
ッサをもつポータブルコンピュータに於いては、システ
ム制御を司るＣＰＵと電源制御プロセッサとの間のイン
ターフェイスが充分でなく、従ってきめのこまかな電源
制御が行なえなかった。

【０００４】即ち、従来のこの種ポータブルコンピュー
タに於いては、電源コントローラに設けられた電源制御
プロセッサとシステム側（システム制御を司るＣＰＵ）
との間のデータのやりとりに於いて、電源制御プロセッ
サからＣＰＵに対しては電源スイッチのオフ状態を通知
する程度の手段しか持っておらず、その通知は、電源制
御プロセッサの出力データをＮＭＩ割込みの発生回路が
監視し、そのデータが特定の状態となったときシステム
側にＮＭＩ割込みを発生することにより行なわれてい
た。

【０００５】従って、例えば、パワーセーブモードの設
定機能をもち、ＡＣアダプタ電源及びバッテリィ電源の
いずれに於いても動作可能なポータブルコンピュータに
於いて、ＡＣアダプタが本体にプラグイン接続されてい
るときはパワーセーブを無効にし、ＡＣアダプタが本体
より引き抜かれたとき（プラグイン接続が解除された）
は直ちにパワーセーブを有効にする制御を行なう場合、
ＡＣアダプタの脱着時にその状態をシステム側に伝達す
る必要があるが、従来では、電源制御プロセッサからシ
ステム側のＣＰＵに割込みで伝えることができないた
め、システム側のＣＰＵでポーリングしてＡＣアダプタ
のステータスをチェックする方式を採らなければなら
ず、従ってこの際は上記ポーリングによりシステムのパ
フォーマンスが落ちてしまうという問題があった。

【０００６】

【発明が解決しようとする課題】上記したように、従来
では、電源制御プロセッサ側の各種電源状態変化等に伴
う各種のデータをシステム側のＣＰＵにその都度伝達で
きないことから、システム制御に制約を受け、電源イン
ターフェイス機能を拡張しようとすると、システム側の
ＣＰＵでポーリングして電源状態をチェックする方式を
採らざるを得ず、この際は上記ポーリングによりシステ
ムのパフォーマンスが落ちてしまい、システムの機能拡
張を効率良く実現できないという問題があった。

【０００７】本発明は上記実情に鑑みなされたもので、
電源コントローラからＣＰＵへ割込みをかけ、ＣＰＵに
電源コントローラのステータスを含む各種のデータを読
み込ませることのできる構成として、システム性能の低
下を招くことなく、電源コントローラとＣＰＵとの間で
任意のデータを授受できるポータブルコンピュータの電
源インターフェイス装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、システム制御
を司るＣＰＵと、システム電源を制御するマイクロプロ
セッサを備えた電源コントローラとの間に、割込みレジ
スタ、及びデータレジスタを設け、上記電源コントロー
ラが上記ＣＰＵにデータを送付するとき、上記電源コン
トローラが上記割込みレジスタを介して上記ＣＰＵにハ
ードウェア割込みをかけ、上記ＣＰＵが上記データレジ
スタを介して上記電源コントローラよりデータを読込む
構成として、システム性能の低下を招くことなく、電源
コントローラとＣＰＵとの間の任意のデータ授受を可能
にしたことを特徴とする。

【０００９】具体例を挙げると、システム制御を司るＣ
ＰＵと、システム電源を制御するマイクロプロセッサを
備えた電源コントローラとの間に、複数の入出力ポート
と、この各ポートからリード／ライトできるレジスタ群
とをもつゲートアレイを介在して、そのゲートアレイの
レジスタ群の一部を電源コントローラとＣＰＵとの間の
データ授受を実現するための割込みレジスタ（電源コマ
ンドステータスレジスタ（図４のアドレス３Ｆｈ，図５
（ｆ）参照））、及びデータレジスタ（電源コマンドレ
ジスタ（図４のアドレス３８ｈ，図５（ｆ）参照））と
して用い、電源コントローラが上記ＣＰＵにデータを送
付するとき、電源コントローラがデータレジスタに送信
データをセットした後、上記割込みレジスタを介して上
記ＣＰＵにＮＭＩ又はＳＭＩ等のハードウェア割込みを
かけ、ＣＰＵがこのハードウェア割込みによりデータレ
ジスタのデータを読込むことにより、システム性能の低
下を招くことなく、電源コントローラより任意のデータ
をＣＰＵに送ることができる。更に、この際、ＣＰＵが
上記レジスタ群の一つの又は複数個のレジスタ（３０
ｈ，３１ｈ，３２ｈ等、図５（ａ）〜（ｃ）参照）を用
いて、そのレジスタに、コマンド、又はコマンドとパラ
メータをセットし、電源コントローラがポーリングで上
記データがセットされたレジスタの内容を読込むことに
より、ＣＰＵから電源コントローラへコマンド及びパラ
メータを受け渡すことが可能である。尚、上記ＳＭＩ
（Ｓystem Ｍanagement Ｉnterrupt）は、システム管
理割り込みと称されるマスク不能割り込みの一種であ
り、ＮＭＩ（Ｎon−Ｍaskable Ｉnterrupt；マスク不能
割り込み）やＩＮＴＲ（Ｍaskable Ｉnterrupt；マスク
可能割り込み）よりも優先度の高い、最優先度のハード
ウェア割り込みであり、ＣＰＵのＳＭＩ割り込み要求入
力端をアクティブにすることによって起動される。

【００１０】

【作用】上記した本発明の構成により、例えば電源スイ
ッチが押下されたことをシステム側のＣＰＵに伝える場
合は、上記データレジスタに、電源スイッチが押下（オ
フ操作）されたことを示すコードを設定し、次に割り込
みレジスタに、システムへのＮＭＩ（又はＳＭＩ）割り
込みを発生するデータを設定する。システム側のＣＰＵ
は、このハードウェア割込み（ＳＭＩ又はＮＭＩ）を受
けると、上記データレジスタにセットされたデータを読
込む。このようにして電源スイッチの押下（オフ操作）
がＣＰＵに伝えられる。上記同様のデータ授受手段で、
例えば、ＡＣアダプタが接続されている場合はパワーセ
ーブモードを無効にし、ＡＣアダプタが未接続となった
ときは直ちにパワーセーブモードを有効にする場合に、
ＡＣアダプタをシステム本体にプラグイン接続し、又、
そのプラグイン接続を解除したときに、その変化の状態
（ステータス）をその都度、電源コントローラからシス
テム側のＣＰＵに伝えることができる。このような電源
インターフェイス装置をもつことにより、システムのパ
フォーマンスを落とすことなく、パワーセーブ制御機能
を含む各種のシステム制御をよりきめ細かく実行でき、
システム機能を向上できる。尚、パワーセーブそのもの
は既存の技術であり、例えば、ＣＰＵクロック周波数の
切替え制御、ハードディスクのオートパワーオフ制御、
無操作時の表示バックライトオートオフ制御等が挙げら
れる。

【００１１】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の一実施例の構成を示すブロック図
である。

【００１２】図１に於いて、１はシステム全体の制御を
司るＣＰＵ（メインＣＰＵ）であり、ここでは上記した
ＳＭＩの割り込み要求入力端をもつＣＰＵを例にとり、
後述する電源コントローラ７がＳＭＩ割り込みによりデ
ータ送信の割込みをかけるものとする。このＣＰＵ１
は、この実施例に於いて、上記ＳＭＩ割り込みが発生す
ると、ゲートアレイ（ＧＡ）４に設けられた専用レジス
タ群の中の予め決められた複数の割込みレジスタの状態
から割込み発生源を調べ、図７に示すパワーセーブモー
ドの制御処理を実行する。

【００１３】２，３はそれぞれ上記ＣＰＵ１の制御の下
にアクセスされるシステム側のメモリであり、２は実行
処理の対象となるプログラムの格納領域、ワーク領域等
として用いられるＲＡＭ（システムメモリ）であり、３
はシステムＢＩＯＳが格納されるＢＩＯＳーＲＯＭであ
る。

【００１４】４はＣＰＵ１と、後述するキーボードコン
トローラ（ＫＢＣ）５、及び電源コントローラ（ＰＳ
Ｃ）７との間に設けられたゲートアレイ（ＧＡ）であ
り、上記各コンポーネントのバスが接続される入出力ポ
ート（インターフェイスロジック）を有し、システムバ
ス２１を介してＣＰＵ１に接続され、ＰＳＣバス（専用
バス）２２を介して電源コントローラ（ＰＳＣ）７に接
続され、ＫＢＣバス２３を介してキーボードコントロー
ラ（ＫＢＣ）５に接続される。このゲートアレイ（Ｇ
Ａ）４には、上記各バスにつながる入出力ポートを介し
てリード／ライト可能なそれぞれにアドレスが割付けら
れた複数個のレジスタで構成されるレジスタ群が設けら
れ、ここではその一部のレジスタが、ＳＭＩ割込みをか
けるためのレジスタ（電源コマンドステータスレジスタ
（図４のアドレス３Ｆｈ，図５（ｆ）参照））、及びデ
ータ（コマンド／パラメータ）送受のためのレジスタ
（図４のアドレス３１ｈ，３２ｈ，３４ｈ，３５ｈ〜３
７ｈ，３８ｈ，３９ｈ，図５（ｂ）〜（ｅ），（ｇ），
（ｈ）参照）等として使用される。又、上記電源コマン
ドステータスレジスタ（３Ｆｈ）の特定ビット（ビット
７）出力はＳＭＩ信号出力ロジック（図２参照）を介し
てＣＰＵ１のＳＭＩ割り込み要求入力端に回路接続され
る。このゲートアレイ（ＧＡ）４の具体的な構成例につ
いては図２を参照して後述する。

【００１５】５はキーボード（ＫＢ）６のキー入力制御
を司るキーボードコントローラ（ＫＢＣ）５であり、専
用プロセッサを有し、システムバス２１の接続ポート、
及びＫＢＣバス２３の接続ポートをもつ。このキーボー
ドコントローラ（ＫＢＣ）５は、ここでは、キーボード
（ＫＢ）６上の特定キー（「Ｆｎ」キー）と他のキーが
同時操作されたとき、ゲートアレイ（ＧＡ）４の予め定
められたレジスタ（ホットキーレジスタ（＝アドレス８
Ｅｈ））に、その特定キー（「Ｆｎ」キー）とともに操
作されたキーのスキャンコードをセットして、そのスキ
ャンコードをホットキーデータとして、ＣＰＵ１、及び
電源コントローラ（ＰＳＣ）７等にみせる（読込ませ
る）機能をもつ。

【００１６】６はキーボードコントローラ（ＫＢＣ）５
によりキースキャン制御されるキーボード（ＫＢ）であ
り、ここでは、ホットキー入力のための［Ｆｎ］キーを
もつ。この［Ｆｎ］キー操作によるホットキー入力は、
他のキーとの組み合わせ操作により有効となる。このホ
ットキー入力によりキーボードコントローラ（ＫＢＣ）
５はホットキー入力をＣＰＵ１に知らせるため、ゲート
アレイ（ＧＡ）４の予め定められたレジスタ群の一つ
（Ｆｎステータスレジスタ）を介してＳＭＩ割込みを発
生する。

【００１７】７はＰＳＣバス２２を介してゲートアレイ
（ＧＡ）４に接続された、インテリジェントパワーサプ
ライを実現する電源コントローラ（ＰＳＣ）であり、こ
こでは８ビット処理単位の電源制御ＣＰＵ７１を中心
に、ＲＯＭ７２、ＲＡＭ７３、Ａ／Ｄポート７４、入力
ポート７５、入出力ポート７６、出力ポート７７等で構
成される。

【００１８】この電源コントローラ（ＰＳＣ）７に設け
られた電源制御ＣＰＵ７１は、ＲＯＭ７２に格納された
マイクロプログラムに従う処理機能の一部として、図６
に示すような、ＡＣアダプタ（ＡＣーＡＤＰ）８の接続
有無検出に従うパワーセーブ制御のためのＳＭＩによる
データ送出処理を実行する。又、Ａ／Ｄポート７４は、
ＡＣアダプタ（ＡＣーＡＤＰ）８、及びバッテリィ（Ｂ
ＡＴＴ）９の各電圧（ｖ）、バッテリィ（ＢＡＴＴ）９
の消費電流（ｉ）等をそれぞれサンプリング入力しディ
ジタル化する。このディジタル化された上記各電圧及び
電流値は内部のバス経由で電源制御ＣＰＵ７１に読み込
まれる。又、入力ポート７５は、パワースイッチ（Ｐ
Ｓ）１３、及びリセットスイッチ（ＲＳ）１４の各操作
信号等を入力しラッチして電源制御ＣＰＵ７１に受渡
す。又、入出力ポート７６は、ＰＳＣバス２２を介して
ゲートアレイ（ＧＡ）４との間でデータ（コマンド／パ
ラメータ）を送受する。又、出力ポート７７は、電源供
給スイッチＳａ、及び充電スイッチＳｂ等にオン／オフ
信号を出力し、システム本体（ポータブルコンピュータ
本体）に実装のフラットパネルディスプレイ（ＤＩＳ
Ｐ）１２に、輝度制御信号（ＢＣＳ）、コントラスト制
御信号（ＣＣＳ）等を出力する。

【００１９】８は外部商用電源を一次電源としてシステ
ム動作用の二次電源を生成し、そのシステム動作用電源
をプラグイン接続によりシステム本体に供給するＡＣア
ダプタ（ＡＣーＡＤＰ）である。

【００２０】本実施例では、このＡＣアダプタ（ＡＣー
ＡＤＰ）８のシステムへの接続／未接続の状態が、電源
コントローラ（ＰＳＣ）７によって判定され、システム
動作中に於いて、ＡＣアダプタ（ＡＣーＡＤＰ）８が未
接続状態から接続状態となったとき、ＡＣアダプタ接続
情報（ＡＣアダプタ接続コマンド（Ａ１ｈ））が、又、
ＡＣアダプタ（ＡＣーＡＤＰ）８が接続状態から未接続
状態となったとき、ＡＣアダプタ未接続情報（ＡＣアダ
プタ未接続コマンド（Ａ２ｈ））が、それぞれゲートア
レイ（ＧＡ）４の電源コマンドレジスタ（３８ｈ）にセ
ットされる。

【００２１】９はシステムのバッテリィ駆動電源とな
る、充電可能なバッテリィ（ＢＡＴＴ）であり、ＡＣア
ダプタ（ＡＣーＡＤＰ）８が未接続のとき、システム内
の各コンポーネントに動作電源を供給する。

【００２２】１０は抵抗Ｒ1 両端の電位差をもとにバッ
テリィ（ＢＡＴＴ）９の消費電流をアナログ値として得
る増幅回路（Ａ）である。この消費電流（ｉ）は、ＡＣ
アダプタ（ＡＣーＡＤＰ）８、及びバッテリィ（ＢＡＴ
Ｔ）９の各出力電圧（ｖ）とともに、電源コントローラ
（ＰＳＣ）７のＡ／Ｄポート７４に入力される。

【００２３】１１はシステムを構成する各コンポーネン
トの動作用電源を生成するＤＣ／ＤＣコンバータであ
り、上記ＡＣアダプタ（ＡＣーＡＤＰ）８の出力電源、
またはバッテリィ（ＢＡＴＴ）９の出力電源から、シス
テム内の各コンポーネントで必要とされる電源を生成す
る。

【００２４】１２はシステム本体に固定又は取外し可能
に設けられるフラットパネルディスプレイ（ＤＩＳＰ）
１２であり、ここでは、電源コントローラ（ＰＳＣ）７
の出力ポート７７より、ホットキーの操作指示に従う輝
度制御信号（ＢＣＳ）、及びコントラスト制御信号（Ｃ
ＣＳ）が供給される。

【００２５】１３，１４はそれぞれオペレータにより操
作されるスイッチであり、このうち１３はシステム電源
のオン／オフを指示するパワースイッチ（ＰＳ）、１４
はシステムリセットをかけるリセットスイッチ（ＲＳ）
である。この各スイッチ１３，１４の操作信号はそれぞ
れ電源コントローラ（ＰＳＣ）７の入力ポート７５に入
力される。尚、上記リセットスイッチ（ＲＳ）１４の操
作信号はゲートアレイ（ＧＡ）４内のゲートを介してＣ
ＰＵ１に供給されるが、ここではその回路を省略してい
る。

【００２６】Ｓａは電源コントローラ（ＰＳＣ）７によ
り制御される電源供給スイッチであり、パワースイッチ
（ＰＳ）１３のオン／オフ操作に従ってオン／オフ制御
されるとともに、システム異常時等に於いて強制遮断
（オフ）制御される。

【００２７】Ｓｂはバッテリィ（ＢＡＴＴ）９の充電モ
ード下に於いて、電源コントローラ（ＰＳＣ）７により
スイッチオン／オフ制御される充電スイッチであり、ス
イッチオンのとき、ＡＣアダプタ（ＡＣーＡＤＰ）８の
出力電源が、逆流防止ダイオードＤ1 、及び抵抗Ｒ1 を
介してバッテリィ（ＢＡＴＴ）９に供給され、充電が行
なわれる。

【００２８】Ｄ1 はＡＣアダプタ（ＡＣーＡＤＰ）８の
出力電流路に介在された逆流防止ダイオード、Ｄ2 はバ
ッテリィ（ＢＡＴＴ）９の出力電流路に介在された逆流
防止ダイオードである。

【００２９】図２は上記図１に示すゲートアレイ（Ｇ
Ａ）４の具体的な構成例を示すブロック図である。尚、
ここではシステムの各部状態をアイコンにより表示する
ためのステータスＬＣＤを駆動制御するステータスＬＣ
Ｄゲートアレイ（ＧＡ）に、本発明で使用するレジスタ
（専用レジスタ群）を設けた構成を例示している。

【００３０】このゲートアレイ（ＧＡ）４には、上記し
たような電源コマンドシステムレジスタ、電源コマンド
レジスタ等々として使用される、ｎ個（例えば４８個）
の８ビットレジスタからなる専用レジスタ群４１、シス
テムバス（ＩＳＡーＢＵＳ）２１に結合されるＩＳＡ−
ＢＵＳインターフェスロジック４２、ＫＢＣバス２３に
結合されるＫＢＣ−ＢＵＳインターフェースロジック４
３、ＰＳＣバス２２に結合されるＰＳＣーＢＵＳインタ
ーフェースロジック４４、ステータスＬＣＤを制御する
ステータスＬＣＤインターフェースロジック４５、ＳＭ
Ｉ信号をＣＰＵ１に送出するためのＳＭＩ信号出力ロジ
ック（ＳＭＩ・Ｇ）４６等から構成されている。

【００３１】専用レジスタ群４１は、ここでは４８個の
レジスタ群からなり、各レジスタ毎に固有のアドレスが
割り付けられるもので、その一部のレジスタが、電源コ
ントローラ（ＰＳＣ）７とＣＰＵ１との間のデータ送受
に供される。この専用レジスタ群４１に於ける各レジス
タのアドレス、名称、ビット構成等は、図３乃至図５に
示される。ここでは、電源コントローラ（ＰＳＣ）７に
よりＳＭＩ発生コードがセットされる電源コマンドステ
ータスレジスタ（３Ｆｈ）、電源コントローラ（ＰＳ
Ｃ）７により値がセットされ、ＣＰＵ１により読込まれ
る各種のコマンド／パラメータレジスタ（３４ｈ，３５
ｈ〜３７ｈ，３８ｈ，３９ｈ）、ＣＰＵ１によりコマン
ド／パラメータがセットされ、電源コントローラ（ＰＳ
Ｃ）７によりポーリングで読込まれるコマンド／パラメ
ータレジスタ（３１ｈ，３２ｈ）等が使用対象となり、
それぞれアドレスを指定してリード／ライトされる。

【００３２】ＩＳＡ−ＢＵＳインターフェースロジック
４２は、システムバス（ＩＳＡ−ＢＵＳ）２１とのイン
ターフェースを司り、ＣＰＵ１からの要求に応じて専用
レジスタ群４１をリード／ライト制御するもので、シス
テムバス２１を介してＣＰＵ１から供給されるアドレス
イネーブル信号（ＡＥＮ）、専用レジスタ指定信号（Ｓ
ＰＲＥＧ）、システムアドレス信号（ＳＡ０）、Ｉ／Ｏ
リード信号（ＩＯＲＤ）、Ｉ／Ｏライト信号（ＩＯＷ
Ｒ）、及びシステムバス２１内の８ビットのシステムデ
ータバス（ＳＤ）のデータ等により、専用レジスタ群４
１のうちの任意のレジスタをリード／ライト制御する。

【００３３】ＫＢＣ−ＢＵＳインターフェースロジック
４３は、キーボードコントローラ（ＫＢＣ）３０からの
要求に応じて専用レジスタ群４１をリード／ライト制御
するもので、ＫＢＣバス２３を介してキーボードコント
ローラ（ＫＢＣ）５から供給されるリード／ライト信号
（Ｒ／Ｗ）、ストローブ信号（ＳＴＲＯＢ）、及びＫＢ
Ｃバス２３内の８ビットのＫＢＣデータ線（ＫＢＳ−Ｄ
ＡＴＡ）上のアドレス／データ等により、専用レジスタ
群４１のうちの任意のレジスタをリード／ライト制御す
る。又、ＫＢＣ−ＢＵＳインターフェースロジック４３
は、ＣＰＵ１によって設定されたレジスタのデータ内容
をキーボードコントローラ（ＫＢＣ）５に通知するため
に、ＫＢＣバス２３を介してキーボードコントローラ
（ＫＢＣ）５にリクエスト信号（ＲＥＱＵＥＳＴ）を出
力する。

【００３４】ＰＳＣ−ＢＵＳインターフェースロジック
４４は、電源コントローラ（ＰＳＣ）７からの要求に応
じて専用レジスタ群４１をリード／ライト制御するもの
で、ＰＳＣバス２２を介して電源コントローラ（ＰＳ
Ｃ）７から供給されるリード／ライト信号（Ｒ／Ｗ）、
ストローブ信号（ＳＴＲＯＢ）、及びＰＳＣバス２２内
の８ビットのＰＳＣデータ線上のアドレス／データ等に
より、専用レジスタ群４１のうちの任意のレジスタをリ
ード／ライト制御する。

【００３５】又、ＰＳＣ−ＢＵＳインターフェースロジ
ック４４は、電源コントローラ（ＰＳＣ）７との通信の
ために使用されるシステムコマンドステータスレジスタ
（図４の３０ｈ、及び図５（ａ）参照）の所定ビット位
置（ビットＢ7 ）の信号を受け、そのビット位置にＣＰ
Ｕ１によりセットされるデータ“１”（＝ＣＯＭＲＱ）
に応答して電源コントローラ（ＰＳＣ）７にリクエスト
信号（ＲＥＱＵＥＳＴ）を出力する。

【００３６】ステータスＬＣＤインターフェースロジッ
ク４５は、専用レジスタ群４１内に設けられた表示制御
用レジスタ群の内容に従ってステータスＬＣＤを制御す
るためのものであり、ここではその説明を省略する。

【００３７】ＳＭＩ信号出力ロジック４６は、電源コン
トローラ（ＰＳＣ）７が使用する電源コマンドステータ
スレジスタ（図４の３Ｆｈ、及び図５（ｆ）参照）の所
定ビット位置（ビットＢ7 ）の信号を受け、上記ビット
に“１”がセットされたとき、ローレベルのＳＭＩ信号
を発生する。このＳＭＩ信号は、ＣＰＵ１のＳＭＩ割り
込み要求入力端に供給される。

【００３８】図３乃至図５はそれぞれ上記ゲートアレイ
（ＧＡ）４に設けられた専用レジスタ群４１の各レジス
タのアドレス、名称、ビット構成等を説明するための図
であり、図３は専用レジスタ群４１のレジスタ内容を示
す図、図４は電源コントローラ（ＰＳＣ）７とＣＰＵ１
との間のデータ送受に供されるレジスタとそのアドレス
を示す図、図５は図４に示すレジスタのデータ構造を示
す図である。図５（ａ）乃至（ｈ）を参照して各レジス
タの内容を説明する。 （ａ）．システムコマンドステータスレジスタ（３０
ｈ） （Ｂ7 ＝ＣＰＵ→ＰＳＣ，Ｂ0 ＝ＣＰＵ←ＰＳＣ）

【００３９】このレジスタ（３０ｈ）のＣＯＭＲＱ（ビ
ットＢ7 ）は、ＣＰＵ１が電源コントローラ（ＰＳＣ）
７にコマンドを送る際に、ＣＰＵ１によりセット（＝
“１”）される。

【００４０】電源コントローラ（ＰＳＣ）７は、このレ
ジスタ（３０ｈ）の内容をポーリングで読み、このビッ
ト（Ｂ7 ）が“１”のとき、コマンドを実行する。又、
電源コントローラ（ＰＳＣ）７はＣＰＵ１からのコマン
ドを受け付けられる状態にあるとき、このビット（Ｂ7
）をクリア（＝“０”）する。

【００４１】ＡＣＫ（Ｂ0 ）は、電源コントローラ（Ｐ
ＳＣ）７がコマンドを実行したことをＣＰＵ１に通知す
るために、電源コントローラ（ＰＳＣ）７によりセット
される。ＣＰＵ１はこのＡＣＫ（Ｂ0 ＝“１”）により
コマンドが実行されたことを確認し、その後、このビッ
ト（Ｂ0 ）をクリアする。 （ｂ）．システムコマンドレジスタ（３１ｈ） （ＣＰＵ→ＰＳＣ） このレジスタ（３１ｈ）には、ＣＰＵ１が電源コントロ
ーラ（ＰＳＣ）７にコマンドを発送する際に、その発送
コマンドがＣＰＵ１によりセットされる。 （ｃ）．システムコマンドパラメータレジスタ（３２
ｈ） （ＣＰＵ→ＰＳＣ）

【００４２】このレジスタ（３２ｈ）には、ＣＰＵ１
が、電源コントローラ（ＰＳＣ）７にコマンドを発送す
る際に、そのコマンドにパラメータが付加されるとき、
そのパラメータがＣＰＵ１によりセットされる。 （ｄ）．応答コマンドレジスタ（３４ｈ） （ＣＰＵ←ＰＳＣ）

【００４３】このレジスタ（３４ｈ）には、電源コント
ローラ（ＰＳＣ）７が、ＣＰＵ１からのコマンドに対す
る応答コマンドをＣＰＵ１に返す際に、その応答コマン
ドが電源コントローラ（ＰＳＣ）７によりセットされ
る。 （ｅ）．応答コマンドパラメータレジスタ（３５ｈ〜３
７ｈ） （ＣＰＵ←ＰＳＣ）

【００４４】このレジスタ（３５ｈ〜３７ｈ）には、応
答コマンドにパラメータが付加される際に、その応答コ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。 （ｆ）．電源コマンドステータスレジスタ（３Ｆｈ） （ＣＰＵ←ＰＳＣ）

【００４５】このレジスタ（３Ｆｈ）には、電源コント
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、電源コントローラ（ＰＳＣ）７により、ＳＭＩ
ＲＱビット（Ｂ7 ）がセット（＝“１”）される。この
ビット（Ｂ7 ）に“１”が立つと、ＣＰＵ１に対し、Ｓ
ＭＩ（又はＮＭＩ）割込みがかかる。ＣＰＵ１は電源コ
ントローラ（ＰＳＣ）７からコマンドを受け取ると、こ
のビット（Ｂ7 ）をクリアする。 （ｇ）．電源コマンドレジスタ（３８ｈ） （ＣＰＵ←ＰＳＣ）

【００４６】このレジスタ（３８ｈ）には、電源コント
ローラ（ＰＳＣ）７がＣＰＵ１に対しコマンドを送付す
る際に、そのコマンドが電源コントローラ（ＰＳＣ）７
によりセットされる。 （ｈ）．電源コマンドパラメータレジスタ（３９ｈ） （ＣＰＵ←ＰＳＣ）

【００４７】このレジスタ（３９ｈ）には、ＣＰＵ１に
対するコマンドにパラメータが付加される際に、そのコ
マンドに付加されるパラメータが電源コントローラ（Ｐ
ＳＣ）７によりセットされる。

【００４８】図６及び図７はそれぞれ上記実施例の動作
を説明するための処理手順を示すフローチャートであ
り、図６は電源コントローラ（ＰＳＣ）７により実行さ
れる処理フロー、図７はＣＰＵ１により実行される処理
フローである。ここでは、実施例に於ける処理の一例と
して、ＡＣアダプタ（ＡＣーＡＤＰ）８のプラグイン接
続状態変化（接続→未接続／未接続→接続）に応じてパ
ワーセーブモードを制御（無効／有効）する処理を例に
示している。

【００４９】ここで上記各図を参照して本発明の実施例
に於ける動作を説明する。尚、ここでは、ＡＣアダプタ
（ＡＣーＡＤＰ）８の接続／未接続状態変化（接続→未
接続／未接続→接続）に応じてパワーセーブモードを制
御（無効／有効）する処理を例に動作を説明する。

【００５０】電源コントローラ（ＰＳＣ）７の電源制御
ＣＰＵ７１は、ＲＯＭ７２に格納された電源制御プログ
ラムに従う状態監視処理に於いて、Ａ／Ｄポート７４、
入力ポート７５、入出力ポート７６をポーリングにより
一定周期でスキャンし、その処理内でＡ／Ｄポート７４
の情報から、ＡＣアダプタ（ＡＣーＡＤＰ）８の接続状
態（接続／未接続）を判断し、図６に示す処理を実行す
る。即ち、電源制御ＣＰＵ７１は、ＡＣアダプタ（ＡＣ
ーＡＤＰ）８の接続状態（接続／未接続）を判断し、前
回チェック時の判断結果と比較して、ＡＣアダプタ（Ａ
ＣーＡＤＰ）８がプラグイン接続されたか、又は引き抜
かれたかを判定する（図６ステップＳ1〜Ｓ3 ）。即
ち、今回のチェックでＡＣアダプタ（ＡＣーＡＤＰ）８
がプラグイン接続されており、前回のチェックでプラグ
イン接続されていないときは、ＡＣアダプタ（ＡＣーＡ
ＤＰ）８が本体にプラグイン接続されたと判定し（図６
ステップＳ1(Yes)，Ｓ2(No) ）、又、今回のチェックで
プラグイン接続されておらず、前回のチェックでプラグ
イン接続されていたときは、ＡＣアダプタ（ＡＣーＡＤ
Ｐ）８が本体より引き抜かれた（接続解除された）と判
定する（図６ステップＳ1(No) ，Ｓ3(Yes)）。

【００５１】ここで、ＡＣアダプタ（ＡＣーＡＤＰ）８
がプラグイン接続されたことを検出したとき（図６ステ
ップＳ1(Yes)，Ｓ2(No) ）は、ゲートアレイ（ＧＡ）４
に設けられた専用レジスタ群４１の中の図５（ｇ）に示
す電源コマンドレジスタ（３８ｈ）に、ＡＣアダプタ
（ＡＣーＡＤＰ）８がプラグイン接続されたことを示
す、ＡＣアダプタ接続コマンド（Ａ１ｈ）をセットする
（図６ステップＳ4 ）。

【００５２】又、ＡＣアダプタ（ＡＣーＡＤＰ）８が本
体より引き抜かれた（プラグイン接続が解除された）こ
とを検出したとき（図６ステップＳ1(No) ，Ｓ3(Yes)）
は、上記電源コマンドレジスタ（３８ｈ）に、ＡＣアダ
プタ（ＡＣーＡＤＰ）８が本体より引き抜かれたことを
示す、ＡＣアダプタ未接続コマンド（Ａ２ｈ）をセット
する（図６ステップＳ5 ）。

【００５３】その後、ゲートアレイ（ＧＡ）４に設けら
れた専用レジスタ群４１の中の図５（ｆ）に示す電源コ
マンドステータスレジスタ（３Ｆｈ）に、ＳＭＩＲＱ
（Ｂ7）ビットをセットして、即ち、ＳＭＩＲＱ（Ｂ7
）ビットに“１”を立てて、ＳＭＩを発行し、通常の
電源処理に戻る（図６ステップＳ6 ）。

【００５４】上記電源コマンドステータスレジスタ（３
Ｆｈ）のＳＭＩＲＱ（＝“１”）ビットはＳＭＩ信号出
力ロジック（ＳＭＩ・Ｇ）４６を介し、ローレベル（＝
“０”）のＳＭＩ信号としてゲートアレイ（ＧＡ）４の
外部に出力され、更にＳＭＩ信号路を介してＣＰＵ１の
ＳＭＩ割り込み要求入力端に供給されて、ＣＰＵ１にＳ
ＭＩ割込みがかかる。

【００５５】ＣＰＵ１は、ＳＭＩ割り込み要求入力端に
ローレベル（＝“０”）のＳＭＩ信号を受けると、ＲＯ
Ｍ３に格納されたＳＭＩ処理プログラムに従うＳＭＩ処
理を実行し、ゲートアレイ（ＧＡ）４の専用レジスタ群
４１をスキャンして、ＳＭＩを発生したコマンドステー
タスレジスタを調べ、そのコマンドステータスレジスタ
に対応するコマンドレジスタの内容を読込む。即ち、こ
の例では、電源コマンドステータスレジスタ（３Ｆｈ）
よりＳＭＩが発行された（ＳＭＩＲＱ＝“１”）ことを
認識して、そのレジスタと対をなす電源コマンドレジス
タ（３８ｈ）の内容を読込み、そのレジスタ内容を調べ
る（図７ステップＳ11〜Ｓ13）。

【００５６】この際、電源コマンドレジスタ（３８ｈ）
より読込んだデータの内容が、「ＡＣアダプタ（ＡＣー
ＡＤＰ）８が本体にプラグイン接続された」ことを示
す、ＡＣアダプタ接続コマンド（Ａ１ｈ）であるとき
は、パワーセーブモードを解除すして、その割込み処理
を終了する（図７ステップＳ14）。

【００５７】又、電源コマンドレジスタ（３８ｈ）より
読込んだデータの内容が、「ＡＣアダプタ（ＡＣーＡＤ
Ｐ）８が本体より引き抜かれた」ことを示す、ＡＣアダ
プタ未接続コマンド（Ａ２ｈ）であるときは、パワーセ
ーブモードを有効にして、その割込み処理を終了する
（図７ステップＳ15）。

【００５８】このように、電源コントローラ（ＰＳＣ）
７とＣＰＵ１との間を専用レジスタ群４１をもつゲート
アレイ（ＧＡ）４を介して接続し、専用レジスタ群４１
の所定のレジスタを用いて、電源コントローラ（ＰＳ
Ｃ）７とＣＰＵ１との間でデータを授受する電源インタ
ーフェイス構成としたことにより、例えば、ＡＣアダプ
タが接続されている場合はパワーセーブを無効にし、Ａ
Ｃアダプタが未接続となったときは直ちにパワーセーブ
を有効にする場合に、システム本体にＡＣアダプタが抜
かれたり、差されたりしたときに、その変化の状態をそ
の都度、電源コントローラ（ＰＳＣ）７からシステム側
のＣＰＵ１に伝えることができる。このような電源イン
ターフェイス機構を実現したことにより、システムのパ
フォーマンスを落とすことなく、パワーセーブ機能を含
めた各種のシステム制御をよりきめ細かく実行でき、シ
ステム機能を向上できる。

【００５９】尚、上記した実施例では、パワーセーブコ
ントロールを例に本発明の電源インターフェイス機構を
説明したが、本発明の電源インターフェイス機構はパワ
ーセーブコントロールに限らず、他のシステム制御にも
容易に適用可能である。

【００６０】又、上記実施例では、電源コントローラ
（ＰＳＣ）７とＣＰＵ１との間に、専用レジスタ群４１
をもつゲートアレイ（ＧＡ）４を介在した構成としてい
るが、例えば電源コントローラ（ＰＳＣ）７とＣＰＵ１
との間のデータ送受に必要なレジスタを電源コントロー
ラ（ＰＳＣ）７のチップ内に設けた構成、又は、他の機
能回路チップ内に設けた構成であってもよい。又、電源
回路も図１の構成に限らず、他の構成であってもよい。

【００６１】

【発明の効果】以上詳記したように本発明の電源インタ
ーフェイス装置によれば、システム制御を司るＣＰＵと
システム電源を制御する電源コントローラとの間に、割
込みレジスタ及びデータレジスタを設け、上記電源コン
トローラが上記ＣＰＵにデータを送付するとき、上記電
源コントローラが上記割込みレジスタを介して上記ＣＰ
Ｕにハードウェア割込みをかけ、上記ＣＰＵが上記デー
タレジスタを介して上記電源コントローラよりデータを
受取る構成としたことにより、システムのパフォーマン
スを落とすことなく、パワーセーブ機能等を含めたシス
テム制御をよりきめ細かく実行でき、システム機能を向
上できる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図。

【図２】図１に示すゲートアレイの内部構成を示すブロ
ック図。

【図３】図２に示すゲートアレイに設けられた専用レジ
スタ群のレジスタ内容を示す図。

【図４】図３に示すレジスタの一部のレジスタ内容とレ
ジスタアドレスを示す図。

【図５】図４に示すレジスタのデータ構造を示す図。

【図６】上記実施例の動作を説明するための、電源コン
トローラ（ＰＳＣ）により実行される処理手順を示すフ
ローチャート。

【図７】上記実施例の動作を説明するための、ＣＰＵに
より実行される処理手順を示すフローチャート。

【符号の説明】

１…ＣＰＵ、２…ＲＡＭ、３…ＲＯＭ、４…ゲートアレ
イ（ＧＡ）、５…キーボードコントローラ（ＫＢＣ）、
６…キーボード（ＫＢ）、７…電源コントローラ（ＰＳ
Ｃ）、８…ＡＣアダプタ（ＡＣーＡＤＰ）、９…バッテ
リィ（ＢＡＴＴ）、１０…増幅回路（Ａ）、１１…ＤＣ
／ＤＣコンバータ、１２…フラットパネルディスプレイ
（ＤＩＳＰ）、１３…パワースイッチ（ＰＳ）、１４…
リセットスイッチ（ＲＳ）、２１…システムバス、２２
…ＰＳＣバス、２３…ＫＢＣバス、４１…専用レジスタ
群、４２…ＩＳＡ−ＢＵＳインターフェスロジック、４
３…ＫＢＣ−ＢＵＳインターフェースロジック、４４…
ＰＳＣーＢＵＳインターフェースロジック、４５…ステ
ータスＬＣＤインターフェースロジック、４６…ＳＭＩ
信号出力ロジック（ＳＭＩ・Ｇ）、７１…電源制御ＣＰ
Ｕ、７２…ＲＯＭ、７３…ＲＡＭ、７４…Ａ／Ｄポー
ト、７５…入力ポート、７６…入出力ポート、７７…出
力ポート。Ｓａ…電源供給スイッチ、Ｓｂ…充電スイッ
チ、Ｄ1 ，Ｄ2…逆流防止ダイオード。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 システム制御を司るＣＰＵと、システム
   電源を制御するマイクロプロセッサを備えた電源コント
   ローラとの間に、上記電源コントローラから上記ＣＰＵ
   にデータを送付するための割込みレジスタ及びデータレ
   ジスタを設け、上記電源コントローラが上記ＣＰＵにデ
   ータを送付するとき、上記電源コントローラが上記割込
   みレジスタを介して上記ＣＰＵにハードウェア割込みを
   かけ、上記ＣＰＵが上記データレジスタを介して上記電
   源コントローラよりデータを受取ることを特徴としたポ
   ータブルコンピュータの電源インターフェイス装置。
2. 【請求項２】 システム制御を司るＣＰＵと、システム
   電源を制御するマイクロプロセッサを備えた電源コント
   ローラと、上記ＣＰＵと電源コントローラとの間に介在
   され、上記電源コントローラとＣＰＵとの間で授受され
   るデータを保持する第１のレジスタと、上記電源コント
   ローラより割込み信号が書込まれる第２のレジスタと、
   上記第２のレジスタの割込み信号を上記ＣＰＵの割込み
   信号入力端に供給する信号路とを具備してなることを特
   徴とするポータブルコンピュータの電源インターフェイ
   ス装置。
3. 【請求項３】 レジスタを特定の機能回路を構成するゲ
   ートアレイに設けた請求項１又は２記載の電源インター
   フェイス装置。
4. 【請求項４】 レジスタを電源コントローラ又は他の機
   能回路を構成するチップ内に設けた請求項１又は２記載
   の電源インターフェイス装置。
5. 【請求項５】 電源コントローラが複数ビット幅の専用
   信号路を介して割込み信号及びデータをレジスタにセッ
   トし、ＣＰＵがシステムバスを介してレジスタにデータ
   を読み書きする請求項１又は２又は３記載の電源インタ
   ーフェイス装置。
6. 【請求項６】 システム制御を司るＣＰＵと、システム
   電源を制御する電源コントローラとの間に、ＣＰＵと電
   源コントローラとの間で相互にデータを読み書きできる
   レジスタ群をもつゲートアレイを介在し、上記レジスタ
   群に、電源コントローラからメインコントローラにハー
   ドウェア割込みをかけるレジスタと、電源コントローラ
   からメインコントローラに送付するデータを保持するレ
   ジスタと、メインコントローラから電源コントローラに
   送付するコマンド及びデータを保持するレジスタとを設
   けてなることを特徴としたポータブルコンピュータの電
   源インターフェイス装置。
7. 【請求項７】 電源コントローラからＣＰＵに送出され
   るデータにはＡＣアダプタの接続有無、電源スイッチの
   オン／オフ、ローバッテリィ状態の全て又は一部を含む
   電源ステータス情報が含まれ、ＣＰＵから電源コントロ
   ーラに送出されるデータにはコマンド及びパラメータの
   双方又はいずれかが含まれる請求項２又は３又は６記載
   の電源インターフェイス装置。