JPH02293948A - マイクロコンピュータｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャッシュメモリ内蔵型のマイクロコンピュ
ータＬＳＩに関し、特にプログラムの任意の位置での実
行中断及び実行経過の記録を容易に実現できるマイクロ
コンピュータＬＳＩに関する． 〔従来の技術〕 従来のキャッシュメモリ内蔵型のマイクロコンピュータ
ＬＳＩの棟準的楕成は第３図に示すようになっている。

中央処理装置１は、メモリに対する入出力要求があると
、入出力動作に必要なメモリアドレス及び制御信号から
成るメモリ要求信号群２を制御信号発生回路３に出力す
る。制御信号発生回路３は、自分自身の中に蓄えた過去
のメモリ入出力情報からキャッシュメモリ４にすでに求
めるデータがあるかどうかを調べ、データがすでにある
場合はキャッシュメモリ４ヘキャッシュメモリのアドレ
ス及び制御信号から成るキャッシュメモリ制御信号５を
出力し、キャッシュメモリ４の内容を直接データバス８
経出で中央処理装置へ送る。求めるデータがない場合は
、メモリ要求信号群２の該当部分を外部メモリ要求信号
群６として外部接続用のメモリ要求信号端子群７に出力
し、データバス８経出で主記憶装置のデータを中央処理
装置１に送ると同時にキャッシュメモリ４へも書き込む
。なお、参照符号９は中央処理装置１への制御信号群で
ある。この構成の場合、メモリ要求信号群２はマイクロ
コンピュータＬＳＩの外部で必要がないため出力されな
い。

〔発明が解決しようとする課題〕

上述した従来の構成のマイクロコンピュータＬＳＩは、
通常の使用に対しては問題ないが、これを使用したコン
ピュータのソフトウエア開発を行うに際しては、ソフト
ウェアの実際の実行状態を外部でほとんど検出できない
ため、マイクロコンピュータ用エミュレー夕を実現する
場合に、プログラムの任意の位置で実行を中断するブレ
イク機能及び実行経過の記録をとるトレース機能を実現
できないという欠点がある． なお内部のメモリ要求信号群を直接出力する端子を別途
設ければその問題は解決するが、現在のマイクロコンピ
ュータＬＳＩは集積度の向上と高性能化により極めて多
端子となっており、その時点で産業的に実現可能な端子
数の最大数を使用しているのが実状でそり、直接通常の
動作に必要のない多数の信号を出力するために専用の出
力端子を設けるのは現実的でない。

〔課題を解決するための手段〕

本発明のマイクロコンピュータＬＳＩは、キャッシュメ
モリを内蔵するマイクロコンピュータＬＳＩにおいて、
中央処理装置から送出されるアドレス及び制御信号であ
るメモリ要求信号群と、前記キャッシュメモリ内に求め
るデータがない時に外部の主記憶装置に対してデータを
要求するためのアドレス及び制御信号である外部メモリ
要求信号群とのどちらか一方を選択して外部接続用のメ
モリ要求信号端子群に出力する制御信号選択回路と、前
記制御信号選択回路にどちらを選択するかを指定する選
択信号を入力するための信号選択端子とを備えて構成さ
れている。

〔実施例〕

次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例のブロック図である．第３図
に示した従来のマイクロプロセッサＬＳＩに対して制御
信号選択回路１０と信号選択端子１１とが追加されてい
るのみで他は同じである。

次に本実施例の動作について説明する。まず、信号選択
端子１１の状態が制御信号選択回路１０がメモリ要求信
号端子群７に対して外部メモリ要求信号群６を出力する
ように指定されている場合は、従来のマイクロコンピュ
ータＬＳＩと同じように動作する。すなわち、キャッシ
ュメモリ４にデータがすでにある場合はキャッシュメモ
リ４ヘキャッシュメモリ制御信号群５を出力し、キャッ
シュメモリ４の内容を直接中央処理装置１へ送る．求め
るデータがない場合は、外部メモリ要求信号群６をメモ
リ要求信号端子群７に出力し、データバス８より主記憶
装置のデータを中央処理装置１に送ると同時にキャッシ
ュメモリ４へも書き込む。

次に信号選択端子１１の状態が制御信号選択回路１０が
メモリ要求信号端子群７にメモリ要求信号群２を出力す
るように指定されている場合、キャッシュメモリ４に求
めるデータが有る無しにかかわらず内部のメモリ要求信
号群２がメモリ要求信号端子群７に出力される。この場
合、本発明のマイクロコンピュータＬＳＩ単体ではキャ
ッシュメモリ４に求めるデータがないときに、制御信号
発生回路３から発生する外部メモリ要求信号群６はマイ
クロコンピュータＬＳＩの外部に出力されず、正常の動
作は期待できない。しかし、この動作を可能としたこと
により本発明のマイクロコンピュータＬＳＩを２個使用
し、ブレーク機能及びトレース機能を有するエミュレー
夕を容易に構成することができる． 第２図は上述の手法により実現した、エミュレー夕のブ
ロック図である。まず、マイクロコンピュータＬＳＩ２
１に選択信号２７を入力し、メモリ要求信号端子群から
外部メモリ要求信号群２９を出力させて外部メモリ２５
に供給する。次に、マイクロコンピュータＬＳＩ２２に
対し、インバータ２６を通して反転した選択信号２８を
入力し、メモリ要求信号端子群からメモリ要求信号群３
０を出力させる。双方のマイクロコンピュータＬＳＩに
対し同じ制御信号群３１を入力し、マイクロコンピュー
タＬＳＩ２１．２２及び外部メモリ２５は共通のデータ
バス３２に接続されている．マイクロコンピュータＬＳ
Ｉ２２のメモリ要求信号群３０はエミュレー夕のブレー
ク機能及びトレース機能を実現させるためブレーク制御
回路２３及びトレース制御回路２４に接続されている。

このエミュレータでは、マイクロコンピュータＬＳＩ２
１とマイクロコンピュータＬＳＩ２２に同じ制御信号群
３１が入力され、データバス３２で相互に接続されてい
るため、起動時に同期して動作を開始し、二つのＬＳＩ
には同じデータが読み込まれるため内部的には全く同じ
動作を行う．そのため、マイクロコンピュータＬＳ　Ｉ
　２２のメモリ要求信号群３０をエミュレータのブレー
ク制御回路２３に入力することにより、プログラムの任
意の位置でブレークが可能になる．また、トレース制御
回路２４に入力することにより、プログラムの実行経過
のトレースが可能となる． 〔発明の効果〕 以上説明したように、本発明は、キャッシュメモリ内蔵
のマイクロコンピュータＬＳＩに外部からの選択信号に
より動作する信号選択回路を設け、端子数を増加させず
にマイクロコンピュータ内部の動作情報を直接外部に出
力することを可能としたので、２個を組合わせることに
より、任意のアドレスでのブレイクを可能とすると同時
にトレース機能を有するエミュレー夕を容易に構成でき
る効果がある．

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明のマイクロコンピュータＬＳＩを用いたエミュレー夕
のブロック図、第３図は従来のマイク口コンピュータＬ
ＳＩの一例のブロック図である． １・・・中央処理装置、２．３０・・・メモリ要求信号
群、３・・・制御信号発生回路、４・・・キャッシュメ
モリ、５・・・キャッシュメモリ要求信号群、６．２９
・・・外部メモリ要求信号群、７・・・メモリ要求信号
端子群、８．３２・・・データパス、９．３１・・・制
御信号群、１０・・・信号選択回路、１１・・・信号選
択端子、２１．２２・・・マイクロコンピュータＬＳＩ
、２３・・・ブレイク制御回路、２４・・・トレース制
御回路、２５・・・外部メモリ、２６・・・インバータ
、２７．２８・・・選択信号。

Claims (1)

【特許請求の範囲】
1. キャッシュメモリを内蔵するマイクロコンピュータＬＳ
   Ｉにおいて、中央処理装置から送出されるアドレス及び
   制御信号であるメモリ要求信号群と、前記キャッシュメ
   モリ内に求めるデータがない時に外部の主記憶装置に対
   してデータを要求するためのアドレス及び制御信号であ
   る外部メモリ要求信号群とのどちらか一方を選択して外
   部接続用のメモリ要求信号端子群に出力する制御信号選
   択回路と、前記制御信号選択回路にどちらを選択するか
   を指定する選択信号を入力するための信号選択端子とを
   有することを特徴とするマイクロコンピュータＬＳＩ。