KR920004966A - 에뮬레이션 마이크로 컴퓨터 - Google Patents
에뮬레이션 마이크로 컴퓨터 Download PDFInfo
- Publication number
- KR920004966A KR920004966A KR1019910013157A KR910013157A KR920004966A KR 920004966 A KR920004966 A KR 920004966A KR 1019910013157 A KR1019910013157 A KR 1019910013157A KR 910013157 A KR910013157 A KR 910013157A KR 920004966 A KR920004966 A KR 920004966A
- Authority
- KR
- South Korea
- Prior art keywords
- emulation
- emulator
- microcomputer
- processing core
- core unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 타겟시스템과 에뮬레이터시스템 또는 스테이션에 접속된 본 발명을 적용한 에뮬레이션 마이크로 컴퓨터의 블럭도.
제4도는 에뮬레이션시스템 인터페이스회로와 타겟시스템 인터페이스회로의 부분적인 논리회로도.
제5도는 트레이스회로의 일예를 도시한 블럭도.
제8도는 본 발명의 실시예의 에뮬레이터 시스템, 타겟시스템, 호스트시스템, 에뮬레이션 마이크로 컴퓨터의 전체적인 사시도.
Claims (48)
- 메모리를 갖는 평가대상 타겟 시스템과 명령을 갖는 에뮬레이터 시스템을 사용하는 에뮬레이션 마이크로 컴퓨터에 있어서, 상기 타겟시스템과 상기 에뮬레이터 시스템에 결합되고, 상기 에뮬레이터 시스템으로 부터의 명령에 따라서 타겟시스템의 컴퓨터에 의한 제어와 메모리 공간의 제어를 대행하는 수단을 구비한 프로세싱 코어 유닛, 상기 프로세싱 코어 유닛이 대행 제어할 때 상기 타겟시스템의 메모리 대신에 사용할 수 있는 에뮬레이션 메모리, 상기 프로세싱 코어 유닛에 의해 제어된 메모리 공간에서 상기 에뮬레이션 메모리의 드레스를 프로그램 가능하게 맵핑하고, 맵핑된 어드레스로의 어드레스 액세스를 타겟 시스템과 상기 에뮬레이션 메모리 사이에서 전환 제어하는 제어수단과 에뮬레이션 마이크로 컴퓨터내의 상기 에뮬레이션 메모리, 상기 제어수단 및 상기 프로세싱 코어 유닛 사이에서 데이타 신호, 제어신호 및 어드레스 신호를 전송하는 내부버스를 포함하며, 적어도 상기 에뮬레이션 마이크로 컴퓨터는 싱글 반도체 집적회로 포맷인 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제1항에 있어서, 또 평가대상 시스템의 대행 제어를 마련하는 상기 프로세싱 코어 유닛에 의해 발생된 데이타를 기억하는 기억수단과 상기 기억수단에 대해 발생된 데이타의 기억을 제어하는 데이타 기억 제어 수단을 갖는 트레이스 수단, 평가대상 시스템의 대행 제어를 마련하는 상기 프로세싱 코어 유닛에 의해 발생된 데이타와 에뮬레이터 시스템으로 부터 받은 데이타인 두 종류의 데이타를 비교하는 비교수단과 상기 비교수단에 의해 상기 두 종류의 데이타가 일치된 것이 검출되면, 상기 프로세싱코어 유닛에 의한 평가대상시스템의 대행 제어를 정지시키기 위한 브레이크 인터럽트를 발생하는 브레이크 제어수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제2항에 있어서, 또 상기 평가대상 타겟 시스템에 접속되는 단자를 갖는 타겟 시스템 인터페이스 회로, 상기 에뮬레이션 시스템에 접속되는 단자를 갖는 에뮬레이터 시스템 인터페이스회로, 상기 타겟 시스템 인터페이스 회로와 상기 에뮬레이터 시스템 인터페이스 회로를 데이타 신호, 제어신호 및 어드레스 신호를 전송하기 위해 상기 프로세싱 코어 유닛에 접속되는 내부버스와 상기 타겟 시스템 인터페이스 회로와 상기 에뮬레이터 인터페이스 회로 사이에서 상기 신호중의 소정의 하나를 입출력으로써 전송하는 상기 내부 버스를 배타적으로 전환하는 전환수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제1항에 있어서, 또 상기 평가대상 타겟 시스템에 접속되는 단자를 갖는 타겟 시스템 인터페이스 회로, 상기 에뮬레이터 시스템에 접속되는 단자를 갖는 에뮬레이터 시스템 인터페이스 회로, 상기 타겟 시스템 인터페이스 회로와 상기 에뮬레이터 시스템 인터페이스 회로를 데이타 신호, 제어신호 및 어드레스 내부버스와 상기 타겟시스템 인터페이스 회로와 상기 에뮬레이터 인터페이스 회로 사이에서 상기 신호중의 소정의 하나를 입출력으로써 전송하는 상기 내부버스를 배타적으로 전환하는 전환수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제3항에 있어서,상기 브레이크 제어수단은 브레이크 제어신호를 생성하고, 상기 브레이크 제어신호를 내부버스를 거쳐서 상기 전환수단으로 전송하여 브레이크 인터럽트의 발생에 따라서 상기 타겟시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제4항에 있어서, 상기 브레이크 제어수단은 브레이크 제어신호를 생성하고, 상기 브레이크 제어신호를 내부버스를 거쳐서 상기 전환수단으로 전송하여 브레이크 인터럽트의 발생에 따라서 상기 타겟시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제3항에 있어서, 상기 브레이크 제어수단은 브레이크 정보 신호를 생성하고, 내부 버스를 거쳐서 외부에 대한 상기 단자중의 하나에 상기 브레이크 정보 신호를 전송하며, 브레이크 인터럽트의 발생에 따라서 상기 타겟 시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로의 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제4항에 있어서, 상기 브레이크 제어수단은 브레이크 정보 신호를 생성하고, 내부 버스를 거쳐서 외부에 대한 상기 단자중의 하나에 상기 브레이크 정보 신호를 전송하며, 브레이크 인터럽트의 발생에 따라서 상기 타겟 시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로의 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 호스트 시스템을 사용하며, 특허청구의 범위 제1항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또한 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제2항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또한 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제3항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션과 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제4항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제5항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이션 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제6항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제7항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 호스트 시스템을 사용하며, 특허청구의 범위 제8항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 시스템에 있어서, 또 상기 호스트 시스템에 결합되어 적어도 에뮬레이터 시스템을 부분적으로 구성하고 상기 에뮬레이션 마이크로 컴퓨터에 결합되어 있는 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템으로 부터의 코멘드에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 수단을 갖는 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 프로세싱 코어 유닛은 프로그램 카운터, 명령레지스터, 명령 디코더, 시퀀스 제어회로, 연산유닛, 범용레지스터, 어드레스 레지스터 및 스택 레지스터를 포함하는 CPU를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제2항에 있어서, 상기 프로세싱 코어 유닛은 프로그램 카운터, 명령레지스터, 명령 디코더, 시퀀스 제어회로, 연산유닛, 범용 레지스터, 어드레스 레지스터 및 스택 레지스터를 포함하는 CPU를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제2항에 있어서, 상기 트레이스 수단의 상기 기억 수단은 RAM이고, 상기 트레이스 수단의 상기 데이타 기억 제어 수단은 버스 사이클마다 메모리 어드레스를 갱신하는 어드레스 카운터, 라이트어드레스와 리드 어드레스 중의 하나를 선택하는 어드레스 멀티플렉서, 트레이스 데이타의 라이트 경로 또는 트레이스 데이타의 리드 경로를 상기 RAM에 선택적으로 접속하는 데이타 멀트플렉서와 에뮬레이터 시스템으로부터 받은 데이타와 발생된 데이타중의 하나를 선택하는 설렉터를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제19항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어 유닛이 대행 제어를 위해 선택될 때, 상기 어드레스 멀티플렉서가 라이트 어드레스를 선택하고, 상기 어드레스 카운터가 인에이블 되며, 상기 데이타 멀티플렉서가 상기 데이타 라이트 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 발생된 데이타가 에뮬레이션에 의한 대기 사이클의 삽입을 요구하지 않고 상기 타겟시스템의 리얼 타임 버스 사이클 단위로 상기 RAM에 순차적으로 축적되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제20항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어 유닛이 대행 제어 대신에 에뮬레이터 시스템용으로 선택될 때, 상기 어드레스 멀티플렉서가 리드 어드레스를 선택하고, 상기 어드레스 카운터가 디스에이블 되며, 상기 데이타 멀티플렉서가 상기 데이타 리드 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 상기 RAM에 축적된 데이타가 리얼 타임 버스 사이클 단위로 상기 에뮬레이터 시스템으로 출력되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제19항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어 유닛이 대행 제어 대신에 에뮬레이터 시스템으로 선택될 때, 상기 어드레스 멀티플렉서가 리드 어드레스를 선택하고, 상기 어드레스 카운터가 디스에이블 되며, 상기 데이타 멀티플렉서가 상기 데이타 리드 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 상기 RAM에 축적된 데이타가 리얼 타임버스 사이클 단위로 상기 에뮬레이터 시스템으로 출력되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제3항에 있어서, 상기 비교수단은 상기 전환수단이 타겟시스템을 상기 내부 버스에 접속시킬 때만 동작하고, 에뮬레이션에 의한 대기 사이클의 삽입을 요구하지 않고 상기 타겟시스템의 리얼 타임버스 사이클에서만 비교를 실행하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제2항에 있어서, 상기 브레이크 제어수단은 브레이크 레지스터를 갖고, 상기 비교수단은 비교기를 가지며, 상기 브레이크 레지스터와 상기 비교기의 각각은 칩내 배선을 거쳐서만 상기 프로세싱 코어 유닛에 접속되는 에뮬레이션 마이크로 컴퓨터.
- 평가 대상 타겟 시스템과 명령을 갖는 에뮬레이터 시스템을 사용하는 에뮬레이션 마이크로 컴퓨터에 있어서, 상기 타겟 시스템에 접속되는 타겟 시스템 인터페이스 회로, 상기 에뮬레이터 시스템에 접속되는 에뮬레이터 시스템 인터페이스 회로, 데이타를 발생하기 위해 상기 타겟 시스템의 컴퓨터 제어를 대행하는 수단을 구시하는 프로세싱 코어 유닛, 상기 타겟 시스템 인터페이스 회로 및 상기 에뮬레이터 시스템 인터페이스 회로에 상기 프로세싱 코어 유닛을 접속하는 내부버스, 상기 타겟 시스템 인터페이스와 상기 에뮬레이션 시스템 인터페이스 회로 사이에서 소정의 신호 입출력 기능을 배타적으로 전환하는 전환수단과 비교수단이 2종류의 데이타가 일치한 것을 검출하면, 브레이크 인터럽트를 발생하여 상기 프로세싱 코어 유닛에 의한 상기 타겟 시스템의 대행 제어를 정지시키는 브레이크 제어수단을 포함하며, 상기 에뮬레이션 마이크로 컴퓨터는 적어도 싱글반도체 집적회로 포맷인 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제25항에 있어서, 또 타겟 시스템에 대해서 대행 제어를 마련하는 상기 프로세싱 코어 유닛에 의해 발생된 데이타를 기억하는 기억수단과 상기 기억수단에 대해서 상기 발생된 데이타의 기억을 제어하는 데이타 기억 제어수단을 갖는 트레이스 수단과 상기 에뮬레이션 시스템 인터페이스를 경유해서 주어진 데이타와 상기 타겟 시스템에 대해서 대행 제어를 마련하는 상기 프로세싱 코어 유닛에 의해 발생된 데이타인 상기 2종류의 데이타를 비교하는 비교수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제26항에 있어서, 상기 브레이크 제어 수단은 브레이크 제어 신호를 발생하고, 상기 브레이크 제어신호를 내부 버스를 거쳐서 상기 전환 수단으로 전송하며, 브레이크 인터럽트의 발생에 따라서 상기 타겟 시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로의 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제25항에 있어서, 상기 브레이크 제어 수단은 브레이크 제어 신호를 발생하고, 상기 브레이크 제어신호를 내부버스를 거쳐서 상기 전환수단으로 전송하며, 브레이크 인터럽트의 발생에 따라서 상기 타겟 시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로의 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제25항에 있어서, 상기 브레이크 제어 수단은 브레이크 정보신호를 발생하고, 내부버스를 거쳐서 외부에 대한 상기 단자중의 하나에 상기 브레이크 정보신호를 전송하며, 브레이크 인터럽트의 발생에 따라서 상기 타겟 시스템 인터페이스 회로에서 상기 에뮬레이터 시스템 인터페이스 회로로의 상기 신호중의 하나의 전환을 지시하는 에뮬레이션 시스템.
- 특허청구의 범위 제25항에 있어서, 또 상기 프로세싱 코어 유닛이 상기 타겟시스템에 대해서 대행 제어를 마련할 때, 상기 타겟 시스템에 의해 대용 가능한 에뮬레이션 메모리와 상기 프로세싱 코어 유닛에 의해 제어된 메모리 공간에 상기 에뮬레이션 메모리를 프로그램 가능하게 맵핑하고, 상기 내부 버스 및 상기 에뮬레이션 메모리 접속되어 상기 맵핑된 어드레스로의 액세스를 위해 상기 프로세싱 코어 유닛에 의한 제어를 상기 타겟 시스템의 메모리에서 상기 에뮬레이션 메모리로 전환하는 메모리 맵핑 제어 수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제26항에 있어서, 또 상기 프로세싱 코어 유닛이 상기 타겟시스템에 대해서 대행 제어를 마련할 때, 상기 타겟 시스템에 의해 대용 가능한 에뮬레이션 메모리와 상기 프로세싱 코어 유닛에 의해 제어된 메모리공간에 상기 에뮬레이션 메모리를 프로그램 가능하게 맵핑하고, 상기 내부 버스 및 상기 에뮬레이션 메모리 접속되어 상기 맵핑된 어드레스로의 액세스를 위해 상기 프로세싱 코어 유닛에 의한 제어를 타겟 시스템의 메모리에서 상기 에뮬레이션 메모리로 전환하는 메모리 맵핑 제어 수단을 포함하는 에뮬레이션 마이크로 컴퓨터.
- 호스트 시스템을 사용하며, 특허청구의 범위 제25항에 따른 에뮬레이션 마이크로 컴퓨터를 포함하는 에뮬레이터에 있어서, 또 상기 호스트 시스템 및 상기 에뮬레이션 마이크로 컴퓨터에 결합된 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 에뮬레이터.
- 호스트 시스템을 사용하며, 특허청구의 범위 제26항에 따른 에뮬레이터 마이크로 컴퓨터를 포함하는 에물레이터에 있어서, 또 상기 호스트 시스템 및 상기 에뮬레이션 마이크로 컴퓨터에 결합된 에뮬레이터 스테이션을 포함하며, 상기 에뮬레이터 스테이션은 상기 호스트 시스템에 따라서 상기 에뮬레이션 마이크로 컴퓨터에 명령을 공급하는 에뮬레이터.
- 특허청구의 범위 제25항에 있어서, 상기 프로세싱 코어 유닛은 프로그램 카운터, 명령 레지스터, 명령 디코더, 시퀀스 제어회로, 연산유닛, 범용 레지스터, 어드레스 레지스터 및 스택 레지스터를 포함하는 CPU를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제26항에 있어서, 상기 프로세싱 코어 유닛은 프로그램 카운터, 명령 레지스터, 명령 디코더, 시퀀스 제어회로, 연산유닛, 범용 레지스터, 어드레스 레지스터 및 스택 레지스터를 포함하는 CPU를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제25항에 있어서, 상기 트레이스 수단의 상기 기억수단은 RAM이고, 상기 트레이스 수단의 상기 데이타 기억 제어 수단은 버스 사이클마다 메모리 어드레스를 갱신하는 어드레스 카운터, 라이트 어드레스와 리드 어드레스중의 하나를 선택하는 어드레스 멀티플렉서, 트레이스 데이타의 라이트 경로 또는 트레이스 데이타의 리드 경로를 상기 RAM에 선택적으로 접속하는 데이타 멀티플렉서와 에뮬레이터 시스템으로 부터 받은 데이타와 발생된 데이타중의 하나를 선택하는 셀렉터를 갖는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제36항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어 유닛이 대행 제어를 위해 선택될 때, 상기 어드레스 멀티플렉서가 라이트 어드레스를 선택하고 상기 어드레스 카운터가 인에이블 되며, 상기 데이타 멀티플렉서가 상기 데이타 라이트 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 상기 발생된 데이타가 에뮬레이션에 의한 대기 사이클의 삽입을 요구하지 않고 리얼 타임버스 사이클 단위로 상기 RAM에 순차적으로 축적되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제37항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어유닛이 대행제어 대신에 에뮬레이터 시스템용으로 선택될 때, 상기 어드레스 멀티플렉서가 리드 어드레스를 선택하고, 상기 어드레스 카운터가 디스에이블 되며, 상기 데이타 멀티플렉서가 상기 데이타 리드 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 상기 RAM에 축적된 데이타가 리얼 타임 버스 사이클 단위로 상기 에뮬레이션 시스템으로 출력되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제36항에 있어서, 상기 어드레스 멀티플렉서와 상기 어드레스 카운터는 상기 프로세싱 코어 유닛이 대행 제어 대신에 에뮬레이터 시스템용으로 선택될 때, 상기 어드레스 멀티플렉서가 리드 어드레스를 선택하고, 상기 어드레스 카운터가 디스 에이블되며, 상기 데이타 멀티플렉서가 상기 데이타 리드 경로를 접속하도록 브레이크 인터럽트에 의해 제어되어 상기 RAM에 축적된 데이타가 리얼 타임 비스 사이클 단위로 상기 에뮬레이터 시스템으로 출력되는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제26항에 있어서, 상기 비교수단은 상기 전환수단이 타겟시스템을 상기 내부 버스에 접속시킬 때만 동작하고, 에뮬레이션에 의한 대기 사이클의 삽입을 요구하지 않고 타겟시스테의 리얼 타임 버스 사이클에서만 비교를 실행하는 에뮬레이션 마이크로 컴퓨터.
- 특허청구의 범위 제26항에 있어서, 상기 브레이크 제어수단은 브레이크 레지스터를 갖고, 상기 비교수단은 비교기를 가지며, 상기 브레이크 레지스터와 상기 비교기의 각각은 칩내 배선을 거쳐서만 상기 프로세싱 코어유닛에 접속되는 에뮬레이션 마이크로 컴퓨터.
- 메모리 및 프로세서를 갖는 외부의 평가대상 타겟 시스템을 사용하고, 외부의 에뮬레이터 시스템을 사용하는 싱글 반도체 집적회로 포맷의 에뮬레이션 마이크로 컴퓨터에 있어서, 내부 프로세싱 코어 유닛, 상기 타겟시스템에 접속되는 제1의 외부단자군, 상기 에뮬레이터 시스템에 접속되는 제2의 외부단자군, 상기 제1 및 제2의 외부단자군 사이에서 소정의 신호 입출력 기능을 배타적으로 전환해서 내부 프로세싱 코어 유닛을 선택된 외부와 인터페이스하는 수단, 선택된 외부의 전환을 나타내는 신호를 발생하는 수단과 선택된 외부의 전환을 나타내는 신호를 출력하기 위한 출력 단자를 포함하는 에뮬레이션 마이크로 컴퓨터.
- 호스트 시스템, 제어프로그램을 실행하는 에뮬레이터 시스템과 싱글 칩 에뮬레이션 마이크로 컴퓨터를 사용하고, 타겟 메모리를 사용하는 타겟 프로그램을 실행하는 마이크로 프로세서에 따라 타겟 시스템을 에뮬레이트하는 장치에 있어서, 상기 에뮬레이션 마이크로 컴퓨터는 프로세싱코어유닛, 맵제어회로, 에뮬레이션메모리, 트레이스 메모리 및 비교회로를 싱글칩상에 마련하는 수단, 상기 프로세싱 코어 유닛을 초기화하고, 상기 프로세싱 코어 유닛을 상기 에뮬레이터 시스템을 거쳐서 상기 호스트 시스템으로 부터 에뮬레이션 개시 코멘드를 받는 수단, 상기 비교회로에 대해서 브레이크 조건을 설정하는 수단, 상기 맵 제어회로에 대해서 대용 메모리 어드레스를 확립하는 수단, 상기 타겟 프로그램의 실행을 개시하는 어드레스를 지시하는 수단, 상기 프로세싱 코어 유닛을 타겟 시스템에 결합한 후, 데이타를 발생시키도록 상기 프로세싱 코어 유닛에 의해 타겟프로그램을 실행하는 수단, 상기 프로세싱 코어 유닛에 의해 발생된 데이타를 상기 트레이스 메모리에 기억하는 수단, 상기 프로세싱 코어유닛으로부터의 어드레스 신호가 상기 대용 메모리 어드레스와 동일할 때, 상기 타겟 시스템의 타겟 메모리에서 에뮬레이션 메모리로 전환하는 수단, 상기 프로세싱 코어 유닛에 의해 발생된 데이타가 상기 비교회로에 의해 결정된 바와 같은 브레이크 조건과 일치할 때, 상기 프로세싱 코어 유닛에 의한 실행을 인터럽트 하는 수단, 상기 프로세싱 코어 유닛의 상태를 메모리에 선택하는 수단과, 상기 프로세싱 코어 유닛을 에뮬레이터 시스템에 결합하고, 상기 에뮬레이터 시스템의 제어 프로그램에 의해 싱글 칩 에뮬레이션 마이크로 컴퓨터를 제어하는 수단을 포함하는 에뮬레이션 장치.
- 호스트 시스템, 제어프로그램을 실행하는 에뮬레이터 시스템과 싱글 칩 에뮬레이션 마이크로 컴퓨터를 사용하고, 타겟 메모리를 사용하는 타겟 프로그램을 실행하는 마이크로 프로세서에 따라서 타겟 시스템을 에뮬레이트하는 방법에 있어서, 프로세싱 코어 유닛, 맵 제어 회로, 에뮬레이션 메모리, 트레이스 메모리와 비교회로를 싱글칩 에뮬레이션 마이크로 컴퓨터에 마련하는 스텝, 상기 프로세싱 코어 유닛을 초기화하고, 상기 에뮬레이터 시스템에 프로세싱 코어 유닛을 결합시키는 스템, 상기 에뮬레이터 시스템을 거쳐서 상기 호스트 시스템으로 부터 에뮬레이션 개시 코멘드를 받는 스텝, 상기 비교회로에 대해서 브레이크 조건을 설정하는 스텝, 상기 맵 제어회로의 제어 대상 타겟 시스템 대신에 상기 타겟 시스템에 의해 대용 가능한 에뮬레이션 메모리에 대해서 메모리 어드레스를 확립하는 스텝, 상기 타겟 프로그램의 실행을 개시하는 어드레스를 지시하는 스텝, 상기 프로세싱 코어 유닛을 타겟 시스템에 결합한 후, 데이타를 발생시키도록 상기 프로세싱 코어 유닛에 의해 타겟 프로그램을 실행하는 스텝, 상기 프로세싱 코어 유닛에 의해 발생된 데이타를 트레이스메모리에 기억하는 스텝, 상기 프로세싱 코어유닛으로부터의 어드레스 신호가 상기 대용 메모리 어드레스와 동일할 때, 상기 타겟 시스템의 타겟 메모리에서 에뮬레이션 메모리로 전환하는 스텝, 상기 프로세싱 코어 유닛에 의해 발생된 데이타가 비교회로에 의해 결정된 바와 같은 브레이크 조건과 일치할 때, 상기 프로세싱 코어 유닛에 의한 실행을 인터럽트 하는 스텝, 상기 프로세싱 코어 유닛의 상태를 메모리에 선택하는 스텝과 상기 프로세싱 코어 유닛을 에뮬레이터 시스템에 결합시키고, 상기 에뮬레이터 시스템의 제어 프로그램에 의해 싱글 칩 에뮬레이션 마이크로 컴퓨터를 제어하는 스텝을 포함하는 에뮬레이션 방법.
- 특허청구의 범위 제44항에 있어서, 상기 타겟프로그램을 실행하고, 데이타를 트레이스 메모리에 기억하는 스텝은 상기 타겟 프로그램의 어떠한 대기 사이클에 부가해서 어떠한 대기 사이클 없이 실행되는 에뮬레이션 방법.
- 특허청구의 범위 제44항에 있어서, 또 상기 호스트 시스템으로 부터의 에뮬레이션 개시 코멘드를 입력하고, 상기 발생된 데이타를 트레이스 메모리로 부터 리드해서 상기 호스트시스템에 의해 발생된 데이타를 표시하는 스텝을 포함하는 에뮬레이션 방법.
- 특허청구의 범위 제44항에 있어서, 상기 브레이크 조건을 설정하는 스텝은 어드레스, 데이타 및 제어 신호중의 적어도 하나를 설정하는 에뮬레이션 방법.
- 특허청구의 범위 제44항에 있어서, 상기 타겟 프로그램을 실행하는 스텝은 상기 타겟 시스템으로 부터의 명령을 페치하고, 상기 페치된 명령을 디코드 하며, 상기 디코드의 결과에 따라서 상기 타겟 시스템 및 에뮬레이션 마이크로 컴퓨터의 동작을 제어하는 스텝을 포함하는 에뮬레이션 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90-208482 | 1990-08-06 | ||
| JP2208482A JPH0492932A (ja) | 1990-08-06 | 1990-08-06 | エミュレーションマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920004966A true KR920004966A (ko) | 1992-03-28 |
Family
ID=16556897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910013157A KR920004966A (ko) | 1990-08-06 | 1991-07-31 | 에뮬레이션 마이크로 컴퓨터 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0492932A (ko) |
| KR (1) | KR920004966A (ko) |
-
1990
- 1990-08-06 JP JP2208482A patent/JPH0492932A/ja active Pending
-
1991
- 1991-07-31 KR KR1019910013157A patent/KR920004966A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492932A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| US5566303A (en) | Microcomputer with multiple CPU'S on a single chip with provision for testing and emulation of sub CPU's | |
| EP0814404A1 (en) | Debugging apparatus for debugging a program | |
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| JPH0447856B2 (ko) | ||
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| KR920004966A (ko) | 에뮬레이션 마이크로 컴퓨터 | |
| US5826059A (en) | Microcomputer for emulation | |
| KR100289831B1 (ko) | 롬 데이터 확인용 회로 | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JPH0550016B2 (ko) | ||
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JP2729121B2 (ja) | 演算処理装置 | |
| JPS63291135A (ja) | マイクロコンピュ−タ開発装置 | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2859913B2 (ja) | エミュレーションテスタ | |
| JPH0863368A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPH10187494A (ja) | シミュレーション装置 | |
| JPH07219808A (ja) | エミュレータのトレース方法およびエミュレータ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH02293948A (ja) | マイクロコンピュータｌｓｉ | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH07121396A (ja) | エミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |